專利名稱：制作互補金屬氧化物半導(dǎo)體器件的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及具有雙襯里層以及雙金屬前介質(zhì)層(PMD) 的CMOS (互補金屬氧化物半導(dǎo)體)器件的方法和結(jié)構(gòu)。
背景技術(shù)：
熱載流子是具有高能量、高漂移速度的載流子，它所表現(xiàn)出來的重要效應(yīng)，S卩，熱 載流子效應(yīng)，主要有兩個方面。其一是非線性的速度-電場關(guān)系Si中的載流子在高電場 時即呈現(xiàn)出漂移速度飽和現(xiàn)象，這就是由于熱載流子發(fā)射光學(xué)波聲子(約0. 05eV)的結(jié)果； GaAs中的電子當(dāng)被電場“加熱”到能量kTe達(dá)到0. 21eV時(Te是所謂熱載流子溫度)，即 從主能谷躍遷到次能谷，從而產(chǎn)生負(fù)阻現(xiàn)象。其二是碰撞電離效應(yīng)熱電子與晶格碰撞、并 打破價鍵，即把價電子激發(fā)到導(dǎo)帶而產(chǎn)生電子-空穴對的一種作用，碰撞電離需要滿足能 量和動量守恒，所需要的能量Ei ^ 2 Eg/2，碰撞電離的程度可用所謂電離率α來表示，α 與電場 E 有指數(shù)關(guān)系α = A exp (-Ei/kTe) = A exp (-B/E)。金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件中的熱載流子效應(yīng)由接近源/漏 擴(kuò)散區(qū)的溝道端部處的高電場引起。即，在經(jīng)過高場區(qū)域時要求大能量的電子，可以由例如 碰撞電離產(chǎn)生電子空穴對，從而通過經(jīng)由柵氧化物向柵極材料層注入熱載流子而導(dǎo)致高的 柵極漏電和早期柵氧化物擊穿。作為進(jìn)一步的結(jié)果，在柵介質(zhì)中也存在著凈的負(fù)電荷密度。 被俘獲的電荷隨時間累積，導(dǎo)致NMOS晶體管中的正閾值漂移，或PMOS晶體管中的負(fù)閾值漂 移。由于熱電子比熱空穴更容易遷移，因此熱載流子效應(yīng)在NMOS晶體管中比在PMOS 晶體管中導(dǎo)致更大的閾值傾斜。雖然如此，如果PMOS晶體管的有效溝道長度小于例如0. 8 微米，PMOS晶體管仍將經(jīng)歷負(fù)閾值傾斜。目前的標(biāo)準(zhǔn)薄柵氧化物(例如大于1. 5納米)更 易受熱載流子退化影響，因為熱載流子趨向于隨時間在氧化物中累積。因而，對于專用于諸 如輸入/輸出電路的集成電路的某些應(yīng)用，在單個芯片上可以有一些器件相對于該芯片上 的其它器件形成有較厚的柵氧化物(例如邏輯或模擬電路晶體管)。已知減少熱載流子退化效應(yīng)的方法包括向柵氧化物中添加諸如氮、氟和氯的雜 質(zhì)。然而，由于雜質(zhì)(如氮)趨向于在薄膜的表面局域化，添加雜質(zhì)對較厚的柵氧化物效果 比較不明顯。而且，對柵氧化物的直接滲氮也可能伴隨著不希望的效應(yīng)，如電子遷移率的退 化。用于改善由熱載流子效應(yīng)引起的器件壽命的已經(jīng)公開的另一種技術(shù)是使用氘退 火。通過由氘置換標(biāo)準(zhǔn)界面鈍化退火步驟中的氫，NMOS器件的壽命可以改善大約10 100 倍。然而，必須在足夠高的溫度(例如500攝氏度以上)才能有效進(jìn)行氘退火，這可能引起 導(dǎo)致器件退化的摻雜劑去激活。近來，已經(jīng)引入了雙襯里技術(shù)，以在P MOS器件中提供相對于NMOS器件不同的應(yīng) 力，從而改善CMOS器件中的熱載流子效應(yīng)。例如，在COMS器件的PMOS的上方形成第一氮 氧化物襯里，而在CMOS器件的NMOS的上方形成第二氮氧化物襯里。更具體地，已經(jīng)發(fā)現(xiàn)在PMOS溝道中的壓應(yīng)力的應(yīng)用改善其中的載流子遷移率，而NMOS溝道中的張應(yīng)力的應(yīng)用 改善其中的載流子遷遷移率。因而PMOS器件上方的第一氮化物襯里按照實現(xiàn)壓應(yīng)力的 方式而形成，而NMOS器件上方的第二氮化物襯里按照實現(xiàn)張應(yīng)力的方式形成。美國專利 US7, 288, 451 B2公開了一種制作用于CMOS器件的雙應(yīng)力襯里的結(jié)構(gòu)和方法。傳統(tǒng)的制作CMOS器件的方法如圖IA至IH所示。如圖IA所示，提供一基底101，該基底101具有在其上形成并被淺溝槽102彼此 隔開的一對示例性的CMOS器件，即PMOS器件103和NMOS器件104共同構(gòu)成的CMOS器件。 PMOS器件103的柵氧化層105A以及NMOS器件104的柵氧化層105B形成于基底101上， 高k材料層106A和106B分別形成于柵氧化層105A以及柵氧化層105B之上，柵極材料層 107A以及107B分別形成于高k材料層106A和106B之上，柵極材料層可以是但不限于為 多晶硅。進(jìn)行淺注入工藝之后，在柵極材料層107A以及107B側(cè)壁分別形成間隙壁絕緣層 109A、109A，、109B、109B，以及間隙壁110A、110A，、110B、110B，。接著進(jìn)行離子注入工藝，分 別形成PMOS器件103的源/漏極111A、111A，以及NMOS器件104的源/漏極11 IB、111B，， 并對PMOS器件103的源/漏極111A、111A’進(jìn)行相應(yīng)地硅化工藝。如圖IB所示，在整個結(jié)構(gòu)上方形成張應(yīng)力氮化物層113，所述張應(yīng)力氮化物例如 采用BTBAS(雙特丁基氨硅烷)前體沉積的Si3N4，厚度可以為500 1000埃。如圖IC所示，在張應(yīng)力氮化物層113上方形成厚氧化物層114，厚度至少為1000 埃，優(yōu)選為5000埃。在厚氧化物層114上面涂敷一層光刻膠層115以覆蓋NMOS器件104 區(qū)(即露出PMOS器件103區(qū))。如圖ID所示，以厚氧化物層114為刻蝕阻擋層，可采用反應(yīng)離子刻蝕(RIE)，去除 PMOS器件103區(qū)上方露出的一部分厚氧化物層114以及張應(yīng)力氮化物層113。如圖IE所示，去除光刻膠層115，然后在整個結(jié)構(gòu)上方形成壓應(yīng)力氮化物層116， 可通過在大約200 500攝氏度下高密度等離子體(HDP)沉積或者等離子體增強(qiáng)化學(xué)氣相 沉積(PECVD)，以例如SiH4、NH2, N2的混合氣體作為源氣體來形成壓應(yīng)力氮化物層116。如圖IF所示，在整個結(jié)構(gòu)上方形成氧化物層117，其厚度可以為50 100埃。如圖IG所示，在氧化物層117上方涂敷一層光刻膠層118，以覆蓋PMOS器件103 區(qū)。接著，先通過反應(yīng)離子刻蝕方法去除覆蓋在NMOS器件104區(qū)上方的氧化物層117，然后 采用各向同性地刻蝕，以厚氧化物層114為刻蝕停止層去除覆蓋在NMOS器件104區(qū)上面的 壓應(yīng)力氮化物層116。如圖IH所示，以灰化方式去除光刻膠層118，接著采用反應(yīng)離子刻蝕法去除剩余 的氧化物層117以及剩余的厚氧化物層114。接下來進(jìn)行后續(xù)的CMOS工藝。通過上述工藝步驟可以看到，在CMOS器件的不同區(qū)域沉積了作為襯里層的張應(yīng) 力氮化物層以及壓應(yīng)力氮化物層。對于這種采用雙襯里層的CMOS器件，常規(guī)的方法是采用 獨立的光刻圖案化步驟形成兩種不同的氮化物。即，例如在PMOS和NMOS器件上方形成第 一類型的氮化物襯里層，例如張應(yīng)力氮化物層，隨后在PMOS器件上方的第一類型的氮化物 襯里層的一部分被圖案化和去除。在可選的氧化物層形成之后，在兩個區(qū)域上方形成第二 氮化物襯里，例如壓應(yīng)力氮化物層，使用第二圖案化步驟隨后去除NMOS器件上方的第二氮 化物襯里部分。一般情況下，兩種不同的氮化物層之間要沉積一層氧化層，而對該層氧化層 刻蝕時，通常用到的是反應(yīng)離子刻蝕，而反應(yīng)離子刻蝕技術(shù)會增加制作的成本。并且，在后續(xù)的工藝中，通常會在整個結(jié)構(gòu)上沉積層間介質(zhì)層，例如金屬前介質(zhì)層(PMD)。由于整個結(jié) 構(gòu)采用的是具有相同壓力的層間介質(zhì)層，這會減弱具有應(yīng)力的氮化物層的效力。即，若整個 結(jié)構(gòu)采用的是張應(yīng)力層間介質(zhì)層，會減弱PMOS器件區(qū)的壓應(yīng)力氮化物層的作用；若整個結(jié) 構(gòu)采用的是壓應(yīng)力層間介質(zhì)層，會減弱NMOS器件區(qū)的張應(yīng)力氮化物層的作用。這樣的結(jié)果 會導(dǎo)致改善載流子遷移率的效果不明顯。另外，上述工藝還會帶來另一個問題。在制作半導(dǎo)體器件時，通常會在整個結(jié)構(gòu)的
器件上的不同部位沉積不同的膜層。例如，需要在A部位沉積SpS2A2......&層膜結(jié)構(gòu)，
而在B部位需要沉積1\、T2, T2......Tn層結(jié)構(gòu)時，最簡單的辦法是用光刻膠覆蓋不需要沉
積膜層的部位，然后在需要沉積膜層的部位進(jìn)行依次沉積，但是這在實際工藝上是受到限 制的。這是由于在實際工藝中，薄膜的沉積一般發(fā)生在400攝氏度的條件下，而光刻膠并不 能長時間地承受這種溫度。即，如果將不需要用具有圖案的光刻膠覆蓋不需要沉積膜層的 部位，然后在需要沉積膜層的部位進(jìn)行依次沉積，如果此時沉積的膜層過多，時間過長，具 有圖案的光刻膠會發(fā)生變形，這可能會使不需要沉積膜層的地方沉積上膜層，而需要沉積 膜層的地方卻沒有膜層，這就降低了半導(dǎo)體器件的良品率。另外，覆蓋在光刻膠膜上面的膜 層很不容易去除，這會增加生產(chǎn)成本。因此，需要一種方法，能夠在不同的區(qū)域沉積具有所需要應(yīng)力的層間介質(zhì)層，降低 制作成本，提高器件的良品率。
發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進(jìn) 一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的 關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為了解決現(xiàn)有的制作互補金屬氧化物半導(dǎo)體器件時出現(xiàn)的問題，本發(fā)明提供了一 種制作互補金屬氧化物半導(dǎo)體器件的方法，所述風(fēng)發(fā)包括下列步驟a:提供第一器件和與所述第一器件極性類型相反的第二器件，所述第一器件具有 第一柵極材料層，所述第二器件具有第二柵極材料層，且所述第一柵極材料層與所述第二 柵極材料層的頂部平齊；b 在所述第一器件和所述第二器件上形成第一應(yīng)力層；c 在所述第一應(yīng)力層上形成第一金屬前介質(zhì)層；d 去除部分所述第一應(yīng)力層和部分所述第一金屬前介質(zhì)層，直至暴露出所述第一 柵極材料層和所述第二柵極材料層為止，使剩余的所述第一應(yīng)力層和剩余的所述第一金屬 前介質(zhì)層的頂部與所述第一柵極材料層和所述第二柵極材料層的頂部平齊；e 圖案化并去除所述第二器件上方的部分所述第一應(yīng)力層和所述第二器件上方 的部分所述第一金屬前介質(zhì)層；f:在所述剩余的所述第一金屬前介質(zhì)層、所述第一應(yīng)力層、所述第一柵極材料層 和所述第二器件上方形成第二應(yīng)力層；g 在所述第二應(yīng)力層上形成第二金屬前介質(zhì)層；h 圖案化并去除所述第一器件上方的部分所述第二應(yīng)力層和所述第一器件上方 的部分所述第二金屬前介質(zhì)層，去除所述第二器件上方的部分所述第二金屬前介質(zhì)層和部分所述第二應(yīng)力層，直至暴露出所述第一柵極材料層和所述第二柵極材料層為止，使剩余 的所述第二金屬前介質(zhì)層和剩余的所述第二應(yīng)力層的頂部與所述第二柵極材料層的頂部 平齊。優(yōu)選地，還包括下列步驟，i 去除所述第一柵極材料層和所述第二柵極材料層；j 在去除所述第一柵極材料層的第一器件和去除所述第二柵極材料層的第二器 件上面形成第一金屬層；k:圖案化并去除所述去除所述第一柵極材料層的第一器件上面的部分所述第一
金屬層；1 在剩余的所述第一金屬層和所述去除所述第一柵極材料層的第一器件的上面
形成第二金屬層；m 在所述第二金屬層上面形成金屬電極層；η:去除部分所述金屬電極層、所述去除所述第一柵極材料層的第一器件上方的部 分所述第二金屬層、所述去除所述第二柵極材料層的第二器件上方的部分所述第二金屬層 和部分所述剩余的所述第一金屬層，使剩余的所述金屬電極層的頂部、所述剩余的所述第 一金屬層的頂部、所述剩余的第二金屬層的頂部均與所述剩余的所述的第一金屬前介質(zhì)層 和所述剩余的所述的第二金屬前介質(zhì)層平齊。優(yōu)選地，所述第一金屬前介質(zhì)層和第二金屬前介質(zhì)層選自張應(yīng)力金屬前介質(zhì)層或 壓應(yīng)力金屬前介質(zhì)層。優(yōu)選地，所述第一應(yīng)力層和第二應(yīng)力層選自張應(yīng)力氮化物層或壓應(yīng)力氮化物層， 例如氮化硅。優(yōu)選地，所述第一器件和第二器件選自NMOS器件或PMOS器件。優(yōu)選地，所述第一金屬層和第二金屬層選自功函數(shù)適用于NMOS的金屬或功函數(shù) 適用于PMOS的金屬。優(yōu)選地，所述金屬電極層的材料選擇為鋁或鋁合金。本發(fā)明的另一方面提供了一種互補金屬氧化物半導(dǎo)體器件，包括，第一器件和與所述第一器件極性類型相反的第二器件，所述第一器件具有第一柵 極材料層，所述第二器件具有第二柵極材料層，且所述第一柵極材料層與所述第二柵極材 料層的頂部平齊；形成所述于第一器件之上且頂部與所述第一柵極材料層的頂部平齊的第 一應(yīng)力層；形成于所述第一應(yīng)力層之上的第一金屬前介質(zhì)層，所述第一金屬前介質(zhì)層的頂 部與所述第一柵極材料層的頂部平齊；形成所述于第二器件之上且頂部與所述第二柵極材 料層的頂部平齊的第二應(yīng)力層；形成于所述第二應(yīng)力層之上的第二金屬前介質(zhì)層，所述第 二金屬前介質(zhì)層的頂部與所述第二柵極材料層的頂部平齊。優(yōu)選地，還包括，在去除了所述第二柵極材料層的位置上形成的第一金屬層，所述第一金屬層的頂 部與所述第二金屬前介質(zhì)層的頂部平齊；在所述第一金屬層的上面形成的第二金屬層，所述第二金屬層的頂部與第一金屬 層的頂部平齊；在所述第二金屬層上面形成的第一金屬電極層，所述第一金屬電極層的頂部與第二金屬層的頂部平齊；在去除了所述第一柵極材料層的位置上形成的所述第二金屬層，所述第二金屬層 的頂部與所述第一金屬前介質(zhì)層的頂部平齊；在所述第二金屬層上面形成的所述第二金屬電極層，所述二金屬電極層與第一金 屬前介質(zhì)層的頂部平齊。優(yōu)選地，所述第一金屬前介質(zhì)層和所述第二金屬前介質(zhì)層選自張應(yīng)力金屬前介質(zhì) 層或壓應(yīng)力金屬前介質(zhì)層。優(yōu)選地，所述第一應(yīng)力層和所述第二應(yīng)力層選自張應(yīng)力氮化物層或壓應(yīng)力氮化物 層，例如氮化硅。優(yōu)選地，所述第一器件和所述第二器件選自NMOS器件或PMOS器件。優(yōu)選地，所述第一金屬層和所述第二金屬層選自功函數(shù)適用于NMOS的金屬或功 函數(shù)適用于PMOS的金屬。優(yōu)選地，所述第一金屬電極層和所述第二金屬電極層的材料選擇為鋁或鋁合金。
本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA至圖IH是傳統(tǒng)制作具有雙襯里層的CMOS器件的剖面示意圖；圖2A至I根據(jù)本發(fā)明的制作具有雙襯里層以及雙金屬前介質(zhì)層的CMOS器件的 剖面結(jié)構(gòu)示意圖；圖3A至3C是制作根據(jù)本發(fā)明的具有雙襯里層以及雙金屬前介質(zhì)層的CMOS器件 的剖面結(jié)構(gòu)工藝流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如 何制作具有雙襯里層以及雙金屬前介質(zhì)層的CMOS器件。顯然，本發(fā)明的施行并不限定于半 導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這 些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。CMOS器件包括第一器件上方形成的第一應(yīng)力層以及第一金屬前介質(zhì)層，和在第二 器件上方形成的第二應(yīng)力層和第二金屬前介質(zhì)層，第一應(yīng)力層和第二應(yīng)力層構(gòu)成了雙襯里 層，第一金屬前介質(zhì)層和第二金屬前介質(zhì)層構(gòu)成了雙金屬前介質(zhì)層。參照圖2A至圖2K，示 出了根據(jù)本發(fā)明的制作具有雙襯里層以及雙金屬前介質(zhì)層的CMOS器件200的剖面結(jié)構(gòu)示 意圖。如圖2A所示，提供一基底201，該基底201具有在其上形成并被淺溝槽202彼此隔 開的一對由PMOS器件203和NMOS器件204共同構(gòu)成的CMOS器件200。在基底201上以CVD方法形成一層?xùn)烹娊橘|(zhì)層205，材料可以選擇但不限于含氮氧化硅，例如SiON，厚度為 4 8埃。然后，在柵電介質(zhì)層205上以CVD方式形成一層高k材料層206，材料可以選擇 為但不限于Hf0x、HfSi0x、HfSiN0x、HfZr0x，厚度大于為5 25埃。接著，在高k材料層206 上以CVD方式沉積一層薄金屬氮化物層207，材料可以選擇但不限于TiN，厚度大約為5 50埃。薄金屬氮化物層207可以減少高k材料層206與接下來要沉積的柵極材料層208的 堆疊結(jié)構(gòu)的使用過程中發(fā)生的柵極耗盡的問題。然后，在薄金屬氮化物層207上以CVD方 式沉積一層?xùn)艠O材料層208，厚度大約為400 1000埃。如圖2B所示，在柵極材料層208上面涂敷一層光刻膠(未示出)，通過曝光顯影 等手段后形成具有圖案的光刻膠(未示出)，采用反應(yīng)離子刻蝕或濕刻蝕法對柵電介質(zhì)層 205、高k材料層206、薄金屬氮化物層207以及柵極材料層208進(jìn)行刻蝕，形成PMOS器件 203區(qū)域的第一柵極^OA以及NMOS器件204區(qū)域的第二柵極^0B。第一柵極^OA包括 第一柵電介質(zhì)層205A、第一高k材料層206A、第一薄金屬氮化物層207A以及第一柵極材料 層208A ；同樣，第二柵極^OB包括第二柵電介質(zhì)層205B、第二高k材料層206B、第二薄金屬 氮化物層207B以及第二柵極材料層208B。第一柵極材料層208A與第二柵極材料層208B 的頂部平齊。如圖2C所示，在第一柵極^OA的側(cè)壁上形成第一間隙壁絕緣層209A和209A，，在 第二柵極^OB的側(cè)壁上形成第二間隙壁絕緣層209B和209B，。接著，以CVD方式在第一間 隙壁絕緣層209A和209A，的側(cè)壁上分別形成第一間隙壁層210A和210A，，在第二間隙壁絕 緣層209B和209B，的側(cè)壁上分別形成第二間隙壁層210B和210B，。接著進(jìn)行離子注入工 藝，分別形成PMOS器件203的源/漏極211A、211A’以及NMOS器件204的源/漏極211B、 211B’，并進(jìn)行退火激活等工藝?？蛇x地，可將硅鍺材料(未示出)有選擇性的外延生長進(jìn) PMOS器件203區(qū)域的源/漏極21IA以及211A’，并且保持NMOS器件204區(qū)域的源/漏極 211B以及211B’不含硅鍺?？蛇x地，還可以進(jìn)行金屬硅化物的形成等工藝(未示出)，例如 NiSi的形成。如圖2D所示，接著以PECVD方式沉積一層張應(yīng)力氮化物層212，例如氮化硅或采用 BTBAS雙特丁基氨硅烷前體沉積的Si3N4，厚度可以為300 1000埃。然后，在張應(yīng)力氮化 物層212上面以CVD方式沉積金屬前介質(zhì)層(PMD) 213，材料選擇為張應(yīng)力金屬前介質(zhì)層，厚 度大約為500 8000埃。選用高密度等離子體化學(xué)氣相沉積(HDPCVD)或次大氣壓化學(xué)氣 相沉積(SACVD)方式形成張應(yīng)力金屬前介質(zhì)層，所用張應(yīng)力金屬前介質(zhì)層材料包括但不限 于磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。如圖2E所示，以CMP方式去除多余的金屬前介質(zhì)層213和張應(yīng)力氮化物層212直 至露出第一柵極^OA以及第二柵極^OB,形成第一張應(yīng)力金屬前介質(zhì)層213’，使第一張應(yīng) 力金屬前介質(zhì)層213’、張應(yīng)力氮化物層212的頂部與第一柵極^0A、第二柵極^OB的頂部 平齊，并且暴露出第一柵極材料層208A以及第二柵極材料層208B。如圖2F所示，在第一張應(yīng)力金屬前介質(zhì)層213’上部分涂敷光刻膠層214，并進(jìn)行 曝光及顯影等工藝以使光刻膠層214覆蓋NMOS器件204區(qū)，暴露出PMOS器件203區(qū)。進(jìn) 行反應(yīng)離子刻蝕，去除PMOS器件203區(qū)上面的第一張應(yīng)力金屬前介質(zhì)層213’以及張應(yīng)力 氮化物層212。如圖2G所示，去除光刻膠層214。在整個結(jié)構(gòu)上面以PECVD方式沉積壓應(yīng)力氮化物層215，材料可以是但不限于氮化硅，厚度大約為250 600埃。在壓應(yīng)力氮化物層215 上面沉積壓應(yīng)力金屬前介質(zhì)層216，厚度大約為250 6000埃。選用HDPCVD和SACVD方法 形成壓應(yīng)力金屬前介質(zhì)層，所用壓應(yīng)力金屬前介質(zhì)層材料包括但不限于PSG及BPSG。如圖2H所示，進(jìn)行CMP工藝，去除NMOS器件204區(qū)上面的壓應(yīng)力金屬前介質(zhì)層 216以及壓應(yīng)力氮化物層215層，使壓應(yīng)力金屬前介質(zhì)層216、壓應(yīng)力氮化物層215層的頂 部與第一柵極材料層208A的頂部平齊，形成第二壓應(yīng)力金屬前介質(zhì)層216’，暴露出第一柵 極材料層208A以及第二柵極材料層208B。如圖21所示，移除第一柵極材料層208A以及第二柵極材料層208B。在整個結(jié)構(gòu) 上沉積一層第一金屬層217，材料選擇為功函數(shù)適用于PMOS的金屬層?？捎糜谛纬晒瘮?shù) 適用于PMOS的金屬層的材料包括釕、鈦、鈀、鉬、鈷、鎳和導(dǎo)電金屬氧化物，還包括例如TiN。 第一金屬層217的厚度大約為25 300埃。第一金屬層217的形成方式可以是公知的PVD 或者CVD方式。在第一金屬層217上涂敷一層光刻膠層(未示出)并進(jìn)行曝光及顯影等工 藝以使光刻膠層(未示出)覆蓋PMOS器件。用反應(yīng)離子刻蝕的方法去除NMOS器件204區(qū) 上面的第一金屬層217。如圖2J所示，在整個結(jié)構(gòu)上沉積第二金屬層218，材料選擇為功函數(shù)適用于NMOS 的金屬層。功函數(shù)適用于NMOS的金屬層的材料可包括但不限于鉿、鋯、鈦、鉭、鋁及其合 金，例如包括這些元素的金屬碳化物，即碳化鉿、碳化鋯、碳化鈦、碳化鉭和碳化鋁，還可以 包括例如是TiAlN以及TaC。第二金屬層218可用公知的PVD (物理氣相沉積)或CVD法形 成。接著在第二金屬層218的上面以CVD或PVD方式沉積一層金屬電極層219，材料可以是 但不限于鋁或鋁合金。如圖I所示，進(jìn)行CMP工藝，去除多余的金屬電極層219、第二金屬層218以及第 一金屬層217，使第一金屬電極層219A和第一金屬層217的頂部與第二壓應(yīng)力金屬前介質(zhì) 層216’的頂部平齊，使第二金屬電極層219B和第二金屬層218的頂部與第一張應(yīng)力金屬 前介質(zhì)層213’的頂部平齊，完成整個CMOS器件結(jié)構(gòu)的制作。根據(jù)本發(fā)明制作的CMOS器件，將雙襯里層、高k材料以及“柵最后”工藝結(jié)合起來， 并且具有不同應(yīng)力的金屬前介質(zhì)層。傳統(tǒng)的制作CMOS的方法在NMOS以及PMOS上所沉積 的PMD都是同一類型的PMD，即只具有張應(yīng)力或者壓應(yīng)力的PMD。而根據(jù)本發(fā)明的方法制作 的CMOS，在NMOS區(qū)具有張應(yīng)力金屬前介質(zhì)層，在PMOS區(qū)具有壓應(yīng)力金屬前介質(zhì)層，配合各 自相對應(yīng)的張應(yīng)力氮化物層以及壓應(yīng)力氮化物層，能夠更好地改善載流子遷移率，優(yōu)化了 整體的結(jié)構(gòu)，加強(qiáng)了各部位應(yīng)力的效果。圖3的流程圖示出了制作根據(jù)本發(fā)明的具有雙襯里層(張應(yīng)力氮化物層以及壓應(yīng) 力氮化物層)以及雙金屬前介質(zhì)層(第一張應(yīng)力金屬前介質(zhì)層以及第二壓應(yīng)力金屬前介質(zhì) 層)的CMOS器件的剖面結(jié)構(gòu)工藝流程。在步驟301中，提供一基底，該基底具有在其上形 成并被淺溝槽彼此隔開的一對由PMOS器件和NMOS器件共同構(gòu)成的CMOS器件。在步驟302 中，在基底上形成一層?xùn)烹娊橘|(zhì)層，在柵電介質(zhì)層上形成一層高k材料層，在高k材料層上 形成一層薄金屬氮化物層，在薄金屬氮化物層上形成一層?xùn)艠O材料層。在步驟303中，在柵 極材料層上面涂敷一層光刻膠，通過曝光顯影等手段后形成具有圖案的光刻膠，對柵電介 質(zhì)層、高k材料層、薄金屬氮化物層以及柵極材料層進(jìn)行刻蝕，形成PMOS器件區(qū)域的第一柵 極以及NMOS器件區(qū)域的第二柵極。在步驟304中，在第一柵極的側(cè)壁上形成第一間隙壁絕緣層，在第二柵極的側(cè)壁上形成第二間隙壁絕緣層。在步驟305中，在第一間隙壁絕緣層的 側(cè)壁上形成第一間隙壁，在第二間隙壁絕緣層的側(cè)壁上形成第二間隙壁。接著進(jìn)行離子注 入工藝，分別形成PMOS器件的源/漏極和NMOS器件的源/漏極。在步驟306中，將硅鍺材 料有選擇性的填充進(jìn)PMOS器件區(qū)域的源/漏極，并且保持NMOS器件區(qū)域的源/漏極不含 硅鍺。在整個結(jié)構(gòu)上沉積一層張應(yīng)力氮化物層，然后在張應(yīng)力氮化物層的上面沉積張應(yīng)力 金屬前介質(zhì)層。在步驟307中，去除多余的金屬前介質(zhì)層和張應(yīng)力氮化物層，形成第一張應(yīng) 力金屬前介質(zhì)層，使其頂部與第一柵極以及第二柵極的頂部平齊，并且暴露出第一柵極材 料層以及第二柵極材料層。在步驟308中，在第一張應(yīng)力金屬前介質(zhì)層上部分涂敷光刻膠 層，即覆蓋NMOS器件區(qū)，暴露出PMOS器件區(qū)，去除PMOS器件區(qū)上面的第一張應(yīng)力金屬前介 質(zhì)層以及張應(yīng)力氮化物層。在步驟309中，去除光刻膠層。在整個結(jié)構(gòu)上面沉積壓應(yīng)力氮 化物層，在壓應(yīng)力氮化物層上面沉積壓應(yīng)力金屬層。在步驟310中，形成第二壓應(yīng)力金屬前 介質(zhì)層，暴露出第一柵極材料層以及第二柵極材料層。在步驟311中，移除第一柵極材料層 以及第二柵極材料層。在步驟312中，在整個結(jié)構(gòu)上沉積第一金屬層，在PMOS器件區(qū)上面 的第一金屬層上涂敷一層光刻膠層并去除NMOS器件區(qū)上面的第一金屬層。在步驟313中， 在整個結(jié)構(gòu)上沉積一層第二金屬層，并在第二金屬層上面沉積一層金屬電極層。在步驟314 中，去除多余的金屬電極層、第二金屬層以及第一金屬層，使第一金屬電極層、第二金屬層、 第一金屬層以及第二壓應(yīng)力金屬前介質(zhì)層四者的頂部平齊，使第二金屬電極層、第二金屬 層、第一張應(yīng)力金屬前介質(zhì)層三者的頂部平齊，完成整個CMOS器件結(jié)構(gòu)的制作。根據(jù)如上所述的實施例制造的具有雙襯里層以及雙金屬前介質(zhì)層的CMOS器件的 半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是邏輯器件，如可編程 邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)或任 意其他電路器件。根據(jù)本發(fā)明的IC還可以是存儲器電路，如隨機(jī)存取存儲器(RAM)、動態(tài) RAM(DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的 IC芯片可用于例如用戶電子產(chǎn)品，如個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人 數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于 舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人 員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由 附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制作互補金屬氧化物半導(dǎo)體器件的方法，包括下列步驟a 提供第一器件和與所述第一器件極性類型相反的第二器件，所述第一器件具有第一 柵極材料層，所述第二器件具有第二柵極材料層，且所述第一柵極材料層與所述第二柵極 材料層的頂部平齊；b 在所述第一器件和所述第二器件上形成第一應(yīng)力層； c 在所述第一應(yīng)力層上形成第一金屬前介質(zhì)層；d:去除部分所述第一應(yīng)力層和部分所述第一金屬前介質(zhì)層，直至暴露出所述第一柵極 材料層和所述第二柵極材料層為止，使剩余的所述第一應(yīng)力層和剩余的所述第一金屬前介 質(zhì)層的頂部與所述第一柵極材料層和所述第二柵極材料層的頂部平齊；e 圖案化并去除所述第二器件上方的部分所述第一應(yīng)力層和所述第二器件上方的部 分所述第一金屬前介質(zhì)層；f:在所述剩余的所述第一金屬前介質(zhì)層、所述第一應(yīng)力層、所述第一柵極材料層和所 述第二器件上方形成第二應(yīng)力層；g 在所述第二應(yīng)力層上形成第二金屬前介質(zhì)層；h:圖案化并去除所述第一器件上方的部分所述第二應(yīng)力層和所述第一器件上方的部 分所述第二金屬前介質(zhì)層，去除所述第二器件上方的部分所述第二金屬前介質(zhì)層和部分所 述第二應(yīng)力層，直至暴露出所述第一柵極材料層和所述第二柵極材料層為止，使剩余的所 述第二金屬前介質(zhì)層和剩余的所述第二應(yīng)力層的頂部與所述第二柵極材料層的頂部平齊。
2.如權(quán)利要求1所述的方法，還包括下列步驟，i 去除所述第一柵極材料層和所述第二柵極材料層；j 在去除所述第一柵極材料層的第一器件和去除所述第二柵極材料層的第二器件上面形成第一金屬層；k 圖案化并去除所述去除所述第一柵極材料層的第一器件上面的部分所述第一金屬層；1 在剩余的所述第一金屬層和所述去除所述第一柵極材料層的第一器件的上面形成 第二金屬層；m 在所述第二金屬層上面形成金屬電極層；η:去除部分所述金屬電極層、所述去除所述第一柵極材料層的第一器件上方的部分所 述第二金屬層、所述去除所述第二柵極材料層的第二器件上方的部分所述第二金屬層和部 分所述剩余的所述第一金屬層，使剩余的所述金屬電極層的頂部、所述剩余的所述第一金 屬層的頂部、所述剩余的第二金屬層的頂部均與所述剩余的所述的第一金屬前介質(zhì)層和所 述剩余的所述的第二金屬前介質(zhì)層平齊。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述第一金屬前介質(zhì)層和第二金屬前 介質(zhì)層選自張應(yīng)力金屬前介質(zhì)層或壓應(yīng)力金屬前介質(zhì)層。
4.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述第一應(yīng)力層和第二應(yīng)力層選自張 應(yīng)力氮化物層或壓應(yīng)力氮化物層。
5.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述第一器件和第二器件選自NMOS 器件或PMOS器件。
6.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第一金屬層和第二金屬層選自功函數(shù)適用于NMOS的金屬或功函數(shù)適用于PMOS的金屬。
7.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述金屬電極層的材料選擇為鋁或鋁合^^ ο
8.—種互補金屬氧化物半導(dǎo)體器件，包括，第一器件和與所述第一器件極性類型相反的第二器件，所述第一器件具有第一柵極材 料層，所述第二器件具有第二柵極材料層，且所述第一柵極材料層與所述第二柵極材料層 的頂部平齊；形成所述于第一器件之上且頂部與所述第一柵極材料層的頂部平齊的第一應(yīng) 力層；形成于所述第一應(yīng)力層之上的第一金屬前介質(zhì)層，所述第一金屬前介質(zhì)層的頂部與 所述第一柵極材料層的頂部平齊；形成所述于第二器件之上且頂部與所述第二柵極材料層 的頂部平齊的第二應(yīng)力層；形成于所述第二應(yīng)力層之上的第二金屬前介質(zhì)層，所述第二金 屬前介質(zhì)層的頂部與所述第二柵極材料層的頂部平齊。
9.如權(quán)利要求8所述的器件，還包括，在去除了所述第二柵極材料層的位置上形成的第一金屬層，所述第一金屬層的頂部與 所述第二金屬前介質(zhì)層的頂部平齊；在所述第一金屬層的上面形成的第二金屬層，所述第二金屬層的頂部與第一金屬層的 頂部平齊；在所述第二金屬層上面形成的第一金屬電極層，所述第一金屬電極層的頂部與第二金 屬層的頂部平齊；在去除了所述第一柵極材料層的位置上形成的所述第二金屬層，所述第二金屬層的頂 部與所述第一金屬前介質(zhì)層的頂部平齊；在所述第二金屬層上面形成的所述第二金屬電極層，所述二金屬電極層與第一金屬前 介質(zhì)層的頂部平齊。
10.根據(jù)權(quán)利要求8或9所述的器件，其特征在于，所述第一金屬前介質(zhì)層和所述第二 金屬前介質(zhì)層選自張應(yīng)力金屬前介質(zhì)層或壓應(yīng)力金屬前介質(zhì)層。
11.根據(jù)權(quán)利要求8或9所述的器件，其特征在于，所述第一應(yīng)力層和所述第二應(yīng)力層 選自張應(yīng)力氮化物層或壓應(yīng)力氮化物層。
12.根據(jù)權(quán)利要求8或9所述的器件，其特征在于，所述第一器件和所述第二器件選自 NMOS器件或PMOS器件。
13.根據(jù)權(quán)利要求9所述的器件，其特征在于，所述第一金屬層和所述第二金屬層選自 功函數(shù)適用于NMOS的金屬或功函數(shù)適用于PMOS的金屬。
14.根據(jù)權(quán)利要求9所述的器件，其特征在于，所述第一金屬電極層和所述第二金屬電 極層的材料選擇為鋁或鋁合金。
15.一種包含如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的集成電路，所述集成電路 選自隨機(jī)存取存儲器、動態(tài)隨機(jī)存取存儲器、同步隨機(jī)存取存儲器、靜態(tài)隨機(jī)存取存儲器、 只讀存儲器、可編程邏輯陣列、專用集成電路和掩埋式DRAM、射頻器件。
16.一種包含如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的電子設(shè)備，其中所述電子 設(shè)備選自個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)和數(shù)碼相 機(jī)。
全文摘要
本發(fā)明公開了一種制作互補金屬氧化物半導(dǎo)體器件的方法，制作出具有雙襯里層以及雙金屬前介質(zhì)層的互補金屬氧化物半導(dǎo)體器件，優(yōu)化了半導(dǎo)體器件的整體性能。本發(fā)明還提供了一種互補金屬氧化物半導(dǎo)體器件，具有雙襯里層以及雙金屬前介質(zhì)層，改善載流子遷移率的效果明顯。
文檔編號H01L27/092GK102130057SQ201010022890
公開日2011年7月20日 申請日期2010年1月14日 優(yōu)先權(quán)日2010年1月14日
發(fā)明者寧先捷 申請人:中芯國際集成電路制造(上海)有限公司