專利名稱：一種高密度低寄生的電容裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別是一種高密度低寄生的電容裝置，可應(yīng)用于 集成電路下面的多個(gè)子領(lǐng)域，如存儲(chǔ)器、RFID、電荷泵等。
背景技術(shù)：
如何最大限度的利用集成電路工藝制造出高密度、低寄生、高精度的電容對(duì)集成 電路設(shè)計(jì)各領(lǐng)域是至關(guān)重要的。高密度的電容能大大減小芯片的面積，降低成本；而低寄生 的電容可以減小芯片的額外功耗；高精度的電容又能夠大大提升芯片的性能；而與M0S工 藝相兼容的高性能的電容又能大大的降低芯片所帶來(lái)的額外的制造費(fèi)用。
目前與MOS工藝兼容的電容主要有MOS電容、MM電容以及金屬互聯(lián)層之間形成 的電容。傳統(tǒng)的M0S電容是由多晶硅柵，柵氧及半導(dǎo)體襯底構(gòu)成的，具有較大的單位面積電 容。對(duì)于由NMOS管實(shí)現(xiàn)的電容，電容的一端必須接地，限制了其應(yīng)用。而對(duì)于由PMOS管實(shí) 現(xiàn)的電容，由于N阱到P襯底之間的寄生電容較大，寄生電容通常約為有效電容的10% 20%，它會(huì)使電路產(chǎn)生額外的功耗，影響電路的性能。然而，在深亞微米工藝中，光刻精度 的提高，使得金屬層與金屬層，通孔與通孔的距離可以大大的減小，因此我們可以考慮利用 M0S電容的上層空間實(shí)現(xiàn)較大的金屬互聯(lián)線電容、通孔電容和MM電容，從而實(shí)現(xiàn)更大的電 容密度。

發(fā)明內(nèi)容
( — )要解決的技術(shù)問(wèn)題 針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明的主要目的在于提供一種高密度低寄生的電容裝
置，以實(shí)現(xiàn)更大的電容密度，非常適合于低功耗，小面積要求的芯片設(shè)計(jì)。
( 二 )技術(shù)方案 為達(dá)到上述目的，本發(fā)明提供了一種高密度低寄生的電容裝置，具有A端口和B端 口，該電容裝置還包括 —個(gè)由多晶硅柵10、柵氧及連接到一起的源17、漏18和N阱19構(gòu)成的PMOS電容 16，其中源17、漏18和N阱19連接到電容裝置的A端口 ，多晶硅柵10連接到電容裝置的B 端口 ； 多晶硅柵10與第一層金屬11之間的第一電容，其中第一層金屬11連接到電容裝
置的A端口； 同一層金屬12之間的第二電容，其中該同一層金屬12由金屬方塊陣列構(gòu)成，每一
個(gè)金屬方塊與其相鄰的金屬方塊分別通過(guò)通孔連接到電容裝置的A端口和B端口 ； 通孔與通孔之間的第三電容，其中每個(gè)通孔與其相鄰的通孔分別連接到電容裝置
的A端口和B端口； MIM電容，其中MM電容具有上極板15和下極板14，上極板15和下極板14分別 連接到電容裝置的A端口和B端口 。
3
上述方案中，所述多晶硅柵IO與第一層金屬11之間的第一電容、同一層金屬12 之間的第二電容、通孔與通孔之間的第三電容，以及MM電容都制作在PM0S電容16之上。
上述方案中，所述MM電容的下極板14是完整的金屬面，所述第一層金屬11是完 整的金屬面，而中間各層金屬層由金屬方塊陣列構(gòu)成。 上述方案中，所述PMOS電容16由NM0S電容36代替，該NM0S電容36由多晶硅柵 30、柵氧及連接到一起的源37、漏38構(gòu)成。 上述方案中，所述PMOS電容16由第四電容46代替，該第四電容46由多晶硅柵
40、柵氧及N阱47構(gòu)成。(三)有益效果 從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果 1、本發(fā)明在同一面積上集成了M0S電容，多晶硅與金屬層之間的電容，相同金屬 層之間的電容，通孔與通孔之間的電容及MM電容，而且也將各金屬層到襯底的寄生電容 轉(zhuǎn)化為有效電容，因此減小了寄生電容所占有效電容的比例，而且也增加了單位面積上的 有效電容。 2、本發(fā)明可以減小PM0S電容中N阱到P襯底之間的寄生電容所占有效電容的比 例，降低電路的額外功耗，提高電路的性能。 3、由于中間各層金屬層由金屬方塊陣列組成，每一個(gè)方塊通過(guò)通孔連接到第一層 金屬或者M(jìn)IM電容的下極板，且每一個(gè)金屬塊四周的金屬塊都是連接與這個(gè)金屬塊相反的 端口。這樣在每一個(gè)金屬方塊及通孔的四周都存在相應(yīng)的有效電容。 4、隨著工藝特征尺寸的下降，光刻精度的提高，金屬層數(shù)的增加，金屬層與金屬 層，通孔與通孔之間的間距可以進(jìn)一步縮小，有效電容可以進(jìn)一步增加，可以預(yù)見(jiàn)該技術(shù)方 案的效果會(huì)更加顯著。


圖1為本發(fā)明提供的高密度低寄生的電容裝置的剖面圖；
圖2是圖1中電容裝置的中間層金屬的俯視圖。
圖3是圖1中電容裝置的第一種替代方式的剖面圖。
圖4是圖1中電容裝置的第二種替代方式的剖面圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照 附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。 本發(fā)明提出的這種高密度低寄生的電容裝置，首先在單位面積上實(shí)現(xiàn)了電容的最 大化，其次可以有效的降低PMOS電容中N阱到P襯底的寄生電容，另外，本發(fā)明中采用的特 殊的中間層金屬互聯(lián)結(jié)構(gòu)能夠使相同金屬層之間的電容，通孔與通孔之間的電容最大化， 隨著工藝特征尺寸的下降，光刻精度的提高，金屬層數(shù)的增加，金屬層與金屬層，通孔與通 孔之間的間距可以進(jìn)一步縮小，有效電容可以進(jìn)一步增加，可以預(yù)見(jiàn)該技術(shù)方案的效果會(huì) 更加顯著。 圖1是本發(fā)明提出的高密度低寄生的電容裝置的剖面圖。該電容裝置具有A端口和B端口，該電容裝置包括一個(gè)由多晶硅柵10、柵氧及連接到一起的源17、漏18和N阱19 構(gòu)成的P型金屬氧化物半導(dǎo)體(PMOS)電容16，其中源17、漏18和N阱19連接到電容裝置 的A端口，多晶硅柵IO連接到電容裝置的B端口 ；多晶硅柵10與第一層金屬ll之間的第 一電容，其中第一層金屬ll連接到電容裝置的A端口 ；同一層金屬12之間的第二電容，其 中該層金屬12由金屬方塊陣列構(gòu)成，每一個(gè)金屬方塊與其相鄰的金屬方塊分別通過(guò)通孔 連接到電容裝置的A端口和B端口 ；通孔與通孔之間的第三電容，其中每個(gè)通孔與其相鄰 的通孔分別連接到電容裝置的A端口和B端口 ；金屬-絕緣體-金屬(MM)電容，其中MIM 電容具有上極板15和下極板14，上極板15和下極板14分別連接到電容裝置的A端口和B 端口。在這種結(jié)構(gòu)中，利用了通孔與通孔之間的電容，因?yàn)樯舷孪噜徑饘賹拥拈g距往往大于 金屬層的厚度，對(duì)于同樣大小的金屬方塊，通孔與通孔之間的電容會(huì)比金屬與金屬之間的 電容大。對(duì)于不支持MM電容的集成電路工藝，則該電容裝置則不包含MM電容的上極板 15。 圖2是圖1中電容裝置的中間層金屬的俯視圖。MIM電容的下極板14是完整的金 屬面，多晶硅柵之上的第一層金屬11是完整的金屬面。而中間各層金屬由金屬方塊陣列組 成，每一個(gè)方塊通過(guò)通孔連接到第一層金屬或者M(jìn)IM電容的下極板，且每一個(gè)金屬塊四周 的金屬塊都是連接與這個(gè)金屬塊相反的端口。這樣在每一個(gè)金屬方塊及通孔的四周都存在 相應(yīng)的有效電容?？梢钥闯觯饘俜綁K越小越好，而方塊之間的間距也是越小越好，通孔則 越大越好。 另外，所述多晶硅柵10與第一層金屬11之間的第一電容、同一層金屬12之間的 第二電容、通孔與通孔之間的第三電容，以及MM電容都制作在PMOS電容16之上，以使單 位面積的電容最大化。 圖3是圖1中電容裝置的第一種替代方式的剖面圖。與圖1中的電容裝置的主要 區(qū)別在于，用N型金屬氧化物半導(dǎo)體(NMOS)電容36替代了圖1中的PMOS電容16，該NM0S 電容36由多晶硅柵30、柵氧及連接到一起的源37、漏38構(gòu)成。 圖4是圖1中電容裝置的第二種替代方式的剖面圖。與圖1中的電容裝置的主要 區(qū)別在于，用多晶硅柵與N阱之間的第四電容46替代了圖l中的PMOS電容16，該第四電容 46由多晶硅柵40、柵氧及N阱47構(gòu)成。 本發(fā)明利用0. 13 ii M 1P8M CMOS工藝的仿真模型，對(duì)本發(fā)明提出的高密度低寄生 的電容裝置進(jìn)行了驗(yàn)證。對(duì)于100 iiM2的芯片面積，利用3.3V的PM0S管實(shí)現(xiàn)的電容其有 效電容約為500fF，而N阱到P襯底的寄生電容約為75fF。 采用圖1所示的結(jié)構(gòu)實(shí)現(xiàn)的電容其有效電容約為748fF，其中包含金屬層之間的 電容148fF， MIM電容100fF，由于仿真器的原因，通孔與通孔之間的電容未能在仿真中體 現(xiàn)，根據(jù)計(jì)算約為金屬層之間電容的50% ，也就是74fF，所以采用圖1所示結(jié)構(gòu)實(shí)現(xiàn)的電容 其有效電容約為822fF，這大約是PM0S電容的1. 65倍。而N阱到P襯底的寄生電容占有效 電容的比例由約15%降為約9. 1%。 由此可見(jiàn)，相比于現(xiàn)有MOS電容，本發(fā)明提出的電容器件的能夠在單位面積上實(shí) 現(xiàn)更大的有效電容，并且具有更小的寄生電容，從而能夠降低電路的額外功耗，提高電路的 性能。 以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳
5細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
權(quán)利要求
一種高密度低寄生的電容裝置，具有A端口和B端口，其特征在于，該電容裝置還包括一個(gè)由多晶硅柵(10)、柵氧及連接到一起的源(17)、漏(18)和N阱(19)構(gòu)成的PMOS電容(16)，其中源(17)、漏(18)和N阱(19)連接到電容裝置的A端口，多晶硅柵(10)連接到電容裝置的B端口；多晶硅柵(10)與第一層金屬(11)之間的第一電容，其中第一層金屬(11)連接到電容裝置的A端口；同一層金屬(12)之間的第二電容，其中該同一層金屬(12)由金屬方塊陣列構(gòu)成，每一個(gè)金屬方塊與其相鄰的金屬方塊分別通過(guò)通孔連接到電容裝置的A端口和B端口；通孔與通孔之間的第三電容，其中每個(gè)通孔與其相鄰的通孔分別連接到電容裝置的A端口和B端口；MIM電容，其中MIM電容具有上極板(15)和下極板(14)，上極板(15)和下極板(14)分別連接到電容裝置的A端口和B端口。
2. 根據(jù)權(quán)利l所述的高密度低寄生的電容裝置，其特征在于，所述多晶硅柵(10)與第 一層金屬(11)之間的第一電容、同一層金屬(12)之間的第二電容、通孔與通孔之間的第三 電容，以及MM電容都制作在PMOS電容(16)之上。
3. 根據(jù)權(quán)利2所述的高密度低寄生的電容裝置，其特征在于，所述MIM電容的下極板 (14)是完整的金屬面，所述第一層金屬(11)是完整的金屬面，而中間各層金屬層由金屬方 塊陣列構(gòu)成。
4. 根據(jù)權(quán)利1所述的高密度低寄生的電容裝置，其特征在于，所述PMOS電容(16)由 NMOS電容(36)代替，該NMOS電容(36)由多晶硅柵(30)、柵氧及連接到一起的源(37)、漏 (38)構(gòu)成。
5. 根據(jù)權(quán)利1所述的高密度低寄生的電容裝置，其特征在于，所述PM0S電容(16)由第 四電容(46)代替，該第四電容(46)由多晶硅柵(40)、柵氧及N阱(47)構(gòu)成。
全文摘要
本發(fā)明公開(kāi)了一種高密度低寄生的電容裝置，包括一個(gè)由多晶硅柵、柵氧及連接到一起的源、漏和N阱構(gòu)成的PMOS電容；多晶硅柵與第一層金屬之間的第一電容；同一層金屬之間的第二電容，其中該同一層金屬由金屬方塊陣列構(gòu)成，且每一個(gè)金屬方塊與其相鄰的金屬方塊分別連接到電容裝置的A端口和B端口；通孔與通孔之間的第三電容，其中每個(gè)通孔與其相鄰的通孔分別連接到電容裝置的A端口和B端口；MIM電容，具有上極板和下極板，上極板和下極板分別連接到電容裝置的A端口和B端口。本發(fā)明通過(guò)在MOS電容上實(shí)現(xiàn)多晶硅柵與金屬層之間的電容、同層金屬之間的電容、通孔與通孔之間的電容、MIM電容等，最大限度的實(shí)現(xiàn)了單位面積上的電容。
文檔編號(hào)H01L29/94GK101789430SQ20101012302
公開(kāi)日2010年7月28日 申請(qǐng)日期2010年3月11日 優(yōu)先權(quán)日2010年3月11日
發(fā)明者馮鵬, 吳南健 申請(qǐng)人:中國(guó)科學(xué)院半導(dǎo)體研究所