專利名稱：一種閃存的制作方法
技術領域：
本發(fā)明涉及一種半導體存儲器件，且特別涉及一種閃存。
背景技術：
閃存以其便捷，存儲密度高，可靠性好等優(yōu)點成為非揮發(fā)性存儲器中研究的熱點。 從二十世紀八十年代第一個閃存產(chǎn)品問世以來，隨著技術的發(fā)展和各類電子產(chǎn)品對存儲的 需求，閃存被廣泛用于手機，筆記本，掌上電腦和U盤等移動和通訊設備中，閃存為一種非 易變性存儲器，其運作原理是通過改變晶體管或存儲單元的臨界電壓來控制門極通道的開 關以達到存儲數(shù)據(jù)的目的，使存儲在存儲器中的數(shù)據(jù)不會因電源中斷而消失，而閃存為電 可擦除且可編程的只讀存儲器的一種特殊結構。如今閃存已經(jīng)占據(jù)了非揮發(fā)性半導體存儲器的大部分市場份額，成為發(fā)展最快的 非揮發(fā)性半導體存儲器，然而現(xiàn)有的閃存在邁向更高存儲密度的時候，通過縮小器件尺寸 來提高存儲密度將會面臨很大的挑戰(zhàn)。浮柵在向65nm以下縮小時，由于浮柵周圍絕緣層尺寸縮小會遇到多晶硅材料浮 柵內電子容易流失的問題，只要多晶硅某一處漏電，整個多晶硅材料的浮柵內電子就會全 部流失，另外，現(xiàn)有技術中閃存的結構設計也不利于閃存器件尺寸的縮小，因此，選用新的 材料來制作閃存的柵極以及優(yōu)化閃存的結構越來越受到廠家和研發(fā)人員的重視。

發(fā)明內容
為了克服現(xiàn)有技術中通過縮小器件尺寸來提高存儲密度遇到的問題，本發(fā)明提供 了 一種體積小、存儲容量大的閃存。為了實現(xiàn)上述目的，本發(fā)明提出一種閃存，包括襯底和形成于所述襯底內的第一 漏極區(qū)、源極區(qū)和第二漏極區(qū)，所述源極區(qū)位于所述第一漏極區(qū)和所述第二漏極區(qū)之間；分 別從所述第一漏極區(qū)、所述源極區(qū)和所述第二漏極區(qū)引出的第一漏極、源極和第二漏極；控 制柵，位于所述第一漏極區(qū)和所述第二漏極區(qū)之間；浮柵，位于所述所述源極區(qū)之上，所述 浮柵包括第一浮柵和第二浮柵，所述第一浮柵和所述第二浮柵之間用所述控制柵隔離；第 一選擇柵，位于所述第一漏極和所述源極之間；第二選擇柵，位于所述源極和所述第二漏極 之間。可選的，所述浮柵的材料為納米硅?？蛇x的，所述源極通過金屬引線分別和所述第一漏極、所述第二漏極相連接?？蛇x的，所述閃存還包括填充氧化物，所述填充氧化物覆蓋于所述第一漏極、所述 源極、所述第二漏極、所述控制柵、所述浮柵、所述第一選擇柵和所述第二選擇柵之上?？蛇x的，在對所述閃存進行寫入操作時，所述第一選擇柵和所述第二選擇柵上施 加的電壓的范圍均是0V至20V，所述控制柵上施加的電壓的范圍是4V至20V，所述源極上 施加的電壓的范圍是2至20V，所述第一漏極和所述第二漏極上施加的電壓的范圍均是0V 至 19V。
可選的，在對所述閃存進行清零操作時，所述第一選擇柵和所述第二選擇柵上電 壓懸空，所述控制柵上施加的電壓的范圍是4V至20V，所述源極上施加的電壓的范圍是0至 10V，所述第一漏極和所述第二漏極上施加的電壓的范圍均是0V至10V?？蛇x的，在對所述閃存進行讀入操作時，所述第一選擇柵和所述第二選擇柵上施 加的電壓的范圍是IV至10V，所述控制柵上施加的電壓的范圍是IV至10V，所述源極上施 加的電壓的范圍是0至10V，所述第一漏極和所述第二漏極上施加的電壓的范圍均是0V至 10V。由于采用了上述技術方案，與現(xiàn)有技術相比，本發(fā)明一種閃存具有以下優(yōu)點本發(fā) 明提供的閃存結構中兩個漏極共用一個源極，與通用的CMOS工藝兼容，能夠在不改變工藝 制程技術的情況下通過改變閃存的內部結構，減小閃存的體積；閃存的浮柵采用納米硅，相 比于多晶硅材料，增加了閃存的尺寸縮小能力，另外，由多個相互絕緣的納米硅制成的浮柵 不會因為某一處漏電而導致浮柵內電子全部流失，從而提高了制成的器件的穩(wěn)定性。


圖1為本發(fā)明一種閃存的結構示意圖；圖2為本發(fā)明一種閃存所在版面設計的結構示意圖。
具體實施例方式下面，結合附圖對本發(fā)明做進一步的說明。首先，請參考圖1，圖1為本發(fā)明一種閃存的結構示意圖，從圖上可以看出，本發(fā)明 一種閃存包括襯底10和形成于所述襯底內的第一漏極區(qū)21、源極區(qū)25和第二漏極區(qū)18， 所述源極區(qū)25位于所述第一漏極區(qū)21和所述第二漏極區(qū)18之間，分別從所述第一漏極區(qū) 21、所述源極區(qū)25和所述第二漏極區(qū)18引出的第一漏極11、源極13和第二漏極17 ；控制 柵14，位于所述第一漏極區(qū)21和所述第二漏極區(qū)18之間；浮柵16，位于所述源極區(qū)25之 上，所述浮柵16的材料為納米硅，浮柵16的材料采用納米硅，相比于多晶硅，增加了閃存的 尺寸縮小能力，另外，由多個相互絕緣的納米硅制成的浮柵不會因為某一處漏電而導致浮 柵內電子全部流失，從而提高了制成的器件的穩(wěn)定性，另外，從圖上可以清晰的看出，浮柵 16包括第一浮柵和第二浮柵，第一浮柵和第二浮柵之間相互絕緣，用于第一浮柵和第二浮 柵之間隔離的為控制柵14，此外，第一浮柵和第二浮柵下方有一層氧化層22，用于隔離浮 柵和源極13 ；第一選擇柵12，位于所述第一漏極11和所述源極13之間；第二選擇柵15，位 于所述源極13和所述第二漏極17之間，所述閃存還包括填充氧化物(圖中未示)，所述填 充氧化物覆蓋于所述第一漏極11、源極13和第二漏極17、所述控制柵14、所述浮柵16、所 述第一選擇柵12和所述第二選擇柵15之上。所述源極13通過金屬引線分別和所述第一 漏極11、所述第二漏極17相連接。接著，請參考圖2，圖2為本發(fā)明一種閃存所在版面設計的結構示意圖，圖2中的虛 線框中就是圖1中所示的閃存結構，圖2中BLO、BL1、BL2、BL3分別為四個位線，閃存的源 極和漏極位于位線上，例如虛線框中的一個完整的閃存結構，其源極和漏極均位于BL1上， CGO、CGI、CG2、SGO、SG1和SG2為字線，字線和位線均垂直，其中字線CGO、CGI、CG2上均設 置控制柵，字線SG0、SG1、SG2上均設置選擇柵，SL1為位于CG1下方的基準電壓布線(即用
4作圖1中的源極13)，圖中為示意圖，在字線CG0和CG2下方，均設置有基準電壓布線，圖中 未示?；鶞孰妷翰季€和每個位線均通過金屬引線相連，例如框圖中SL1通過金屬引線和位 于閃存兩端的BL1相連。在對所述閃存進行寫入操作時，所述第一選擇柵12和所述第二選擇柵15上施加 的電壓的范圍均是0V至20V，所述控制柵14上施加的電壓的范圍是4V至20V，所述源極13 上施加的電壓的范圍是2至20V，所述第一漏極11和所述第二漏極17上施加的電壓的范 圍均是0V至19V ；在對所述閃存進行清零操作時，所述第一選擇柵12和所述第二選擇柵15 上電壓懸空，所述控制柵14上施加的電壓的范圍是4V至20V，所述源極13上施加的電壓的 范圍是0至10V，所述第一漏極11和所述第二漏極17上施加的電壓的范圍均是0V至10V ； 在對所述閃存進行讀入操作時，所述第一選擇柵12和所述第二選擇柵15上施加的電壓的 范圍是IV至10V，所述控制柵14上施加的電壓的范圍是IV至10V，所述源極13上施加的 電壓的范圍是0至10V，所述第一漏極11和所述第二漏極17上施加的電壓的范圍均是0V 至 10V。實際操作時，為了對閃存進行編程化，因此必須向浮柵16注入所存儲的電子，在 第一漏極11和第二漏極17上施加0V電壓，第一選擇柵12上施加1. 5V電壓，第二選擇柵 15上施加0V電壓，控制柵14上施加8V電壓，源極13上施加3V電壓，由于源極13上電壓 高于第一漏極11和第二漏極17的電壓，因此，之間存在電流；為了對閃存進行編程禁止，在 第一漏極11和第二漏極17均施加3V電壓，第一選擇柵12上施加1. 5V電壓，第二選擇柵 15上施加0V電壓，控制柵14上施加8V電壓，源極13上施加3V電壓，由于源極13和第一 漏極11、第二漏極17上施加的電壓均為3V，無電勢差，之間無電流存在；為了達到對閃存進 行擦除的目的，在第一漏極11、第二漏極17、源極13、第一選擇柵12和第二選擇柵15上均 施加0V電壓，在控制柵14上施加12V電壓；為了達到對閃存左側部分讀取的目的，在第一 漏極11、第二漏極17和控制柵14上施加0V電壓，在源極13上施加3V電壓，在第一選擇柵 12上施加1. 5V電壓，在第二選擇柵15上施加0V電壓。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所述技 術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾。因 此，本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
一種閃存，其特征在于包括襯底和形成于所述襯底內的第一漏極區(qū)、源極區(qū)和第二漏極區(qū)，所述源極區(qū)位于所述第一漏極區(qū)和所述第二漏極區(qū)之間；分別從所述第一漏極區(qū)、所述源極區(qū)和所述第二漏極區(qū)引出的第一漏極、源極和第二漏極；控制柵，位于所述第一漏極區(qū)和所述第二漏極區(qū)之間；浮柵，位于所述源極區(qū)之上，所述浮柵包括第一浮柵和第二浮柵，所述第一浮柵和所述第二浮柵之間用所述控制柵隔離；第一選擇柵，位于所述第一漏極和所述源極之間；第二選擇柵，位于所述源極和所述第二漏極之間。
2.根據(jù)權利要求1所述的一種閃存，其特征在于所述浮柵的材料為納米硅。
3.根據(jù)權利要求1所述的一種閃存，其特征在于所述源極通過金屬引線分別和所述 第一漏極、所述第二漏極相連接。
4.根據(jù)權利要求1所述的一種閃存，其特征在于所述閃存還包括填充氧化物，所述填 充氧化物覆蓋于所述第一漏極、所述源極、所述第二漏極、所述控制柵、所述浮柵、所述第一 選擇柵和所述第二選擇柵之上。
5.根據(jù)權利要求1所述的一種閃存，其特征在于在對所述閃存進行寫入操作時，所述 第一選擇柵和所述第二選擇柵上施加的電壓的范圍均是0V至20V，所述控制柵上施加的電 壓的范圍是4V至20V，所述源極上施加的電壓的范圍是2至20V，所述第一漏極和所述第二 漏極上施加的電壓的范圍均是0V至19V。
6.根據(jù)權利要求1所述的一種閃存，其特征在于在對所述閃存進行清零操作時，所述 第一選擇柵和所述第二選擇柵上電壓懸空，所述控制柵上施加的電壓的范圍是4V至20V， 所述源極上施加的電壓的范圍是0至10V，所述第一漏極和所述第二漏極上施加的電壓的 范圍均是0V至10V。
7.根據(jù)權利要求1所述的一種閃存，其特征在于在對所述閃存進行讀入操作時，所述 第一選擇柵和所述第二選擇柵上施加的電壓的范圍是IV至10V，所述控制柵上施加的電壓 的范圍是IV至10V，所述源極上施加的電壓的范圍是0至10V，所述第一漏極和所述第二漏 極上施加的電壓的范圍均是0V至10V。
全文摘要
本發(fā)明提供一種閃存，包括襯底和襯底內的第一漏極區(qū)、源極區(qū)和第二漏極區(qū)，源極區(qū)位于第一漏極區(qū)和第二漏極區(qū)之間；引出的第一漏極、源極和第二漏極；控制柵位于第一漏極區(qū)和第二漏極區(qū)之間；浮柵，位于所述所述源極區(qū)之上，所述浮柵包括第一浮柵和第二浮柵，所述第一浮柵和所述第二浮柵之間用所述控制柵隔離；第一選擇柵，位于第一漏極和源極之間；第二選擇柵，位于源極和第二漏極之間。本發(fā)明提供的閃存結構設計巧妙，能夠有效的減少閃存的尺寸，從而提高襯底單位面積上的使用效率。
文檔編號H01L29/49GK101800225SQ201010123688
公開日2010年8月11日 申請日期2010年3月12日 優(yōu)先權日2010年3月12日
發(fā)明者張博 申請人:上海宏力半導體制造有限公司