專利名稱：疊柵非易失性快閃存儲(chǔ)單元、存儲(chǔ)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器，特別涉及一種疊柵非易失性快閃存儲(chǔ)單元、存儲(chǔ)器件及其制造方法。
背景技術(shù)：
通常，用于存儲(chǔ)數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器分為易失性存儲(chǔ)器和非易失性存儲(chǔ)器，易失性存儲(chǔ)器易于在電中斷時(shí)丟失其數(shù)據(jù)，而非易失性存儲(chǔ)器即使在供電中斷后仍能保持片內(nèi)信息。目前可得到的非易失存儲(chǔ)器有幾種形式，包括電可編程只讀存儲(chǔ)器(EPR0M)、電可擦除編程只讀存儲(chǔ)器(EEPROM)和快閃存儲(chǔ)器(flash memory) 0與其它的非易失性存儲(chǔ)器相比，快閃存儲(chǔ)器具有存儲(chǔ)數(shù)據(jù)的非易失性、低功耗、電重寫能力以及低成本等特性，，因此， 非易失性存儲(chǔ)器已廣泛地應(yīng)用于各個(gè)領(lǐng)域，包括嵌入式系統(tǒng)，如PC及外設(shè)、電信交換機(jī)、蜂窩電話、網(wǎng)絡(luò)互聯(lián)設(shè)備、儀器儀表和汽車器件，同時(shí)還包括新興的語音、圖像、數(shù)據(jù)存儲(chǔ)類產(chǎn)品，如數(shù)字相機(jī)、數(shù)字錄音機(jī)和個(gè)人數(shù)字助理。
圖1為一種現(xiàn)有的疊柵存儲(chǔ)單元的結(jié)構(gòu)示意圖，如圖1所示，存儲(chǔ)單元包括，襯底 10，位于襯底10中的摻雜阱20，位于摻雜阱內(nèi)及其上的疊柵晶體管，疊柵晶體管包括源極區(qū)30S、漏極區(qū)30D、位于源極區(qū)和漏極區(qū)之間襯底上的浮柵結(jié)構(gòu)30G，覆蓋浮柵結(jié)構(gòu)30G的隔離層40，位于隔離層40上的控制柵結(jié)構(gòu)50。其中，該浮柵結(jié)構(gòu)30G包括柵氧層301和位于柵氧層上的多晶硅層302，另外還可以包括位于多晶硅層302上的絕緣層303。例如在公開號(hào)CN 101320735A的中國專利文獻(xiàn)中也提供了一種存儲(chǔ)單元。
現(xiàn)有的疊柵存儲(chǔ)單元在寫操作中，需要將例如+5伏的正電壓施加到源極區(qū)30S， 將接地的較低電壓施加到漏極區(qū)30D，將接地的低電壓施加到控制柵結(jié)構(gòu)50。因?yàn)樵礃O區(qū) 30S和漏極區(qū)30D之間形成導(dǎo)電溝道，于是來自源極區(qū)30S的+5伏電壓將通過導(dǎo)電溝道傳送到漏極區(qū)30D。在導(dǎo)電溝道處，根據(jù)熱載流子機(jī)理，空穴或電子將被注入到浮柵結(jié)構(gòu)30G， 完成寫操作。
在擦除操作的時(shí)候，一般的利用熱電子或者電子隧穿的原理，需要在控制柵結(jié)構(gòu) 50上施加較高電壓(例如7V 20V)，才能實(shí)現(xiàn)。因此在制造工藝中，必須包含高壓器件， 制造工藝復(fù)雜。同時(shí)擦寫過程中的熱電子及電子隧穿的反復(fù)擦寫容易造成晶體管的失效。 因此上述現(xiàn)有的疊柵非易失性快閃存儲(chǔ)單元可靠性差。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種疊柵非易失性快閃存儲(chǔ)單元及其制造方法，提高了可靠性。
為了解決上述問題，本發(fā)明提供了一種疊柵非易失性快閃存儲(chǔ)單元，包括半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括襯底、位于襯底中的摻雜阱，和位于摻雜阱內(nèi)及其上疊柵晶體管，所述疊柵晶體管包括源極區(qū)、漏極區(qū)，位于源極區(qū)和漏極區(qū)之間的浮柵結(jié)構(gòu)、覆蓋所述浮柵結(jié)構(gòu)的隔離層、位于所述隔離層上的控制柵結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)還包括浮柵結(jié)構(gòu)在襯底上的延伸結(jié)構(gòu)，即浮柵延伸結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)上具有層間介質(zhì)層； 還包括可動(dòng)開關(guān)，設(shè)置于所述浮柵延伸結(jié)構(gòu)上方，所述可動(dòng)開關(guān)對(duì)應(yīng)位置的層間介質(zhì)層中具有暴露浮柵延伸結(jié)構(gòu)的開口，所述可動(dòng)開關(guān)包括支撐部件和導(dǎo)電互連部件，所述支撐部件位于所述導(dǎo)電互連部件的外圍，且與所述層間介質(zhì)層連接，并將所述導(dǎo)電互連部件懸置在所述開口上方，當(dāng)向所述導(dǎo)電互連部件施加電壓時(shí)，則所述導(dǎo)電互連部件與所述浮柵延伸結(jié)構(gòu)電連接。
優(yōu)選的，所述浮柵延伸結(jié)構(gòu)上方具有隔離層，所述層間介質(zhì)層開口的位置對(duì)應(yīng)的所述隔離層中具有開口。
優(yōu)選的，所述摻雜阱的導(dǎo)電類型為N型，所述疊柵晶體管為PMOS晶體管。
優(yōu)選的，所述摻雜阱的導(dǎo)電類型為P型，所述疊柵晶體管為NMOS晶體管。
優(yōu)選的，所述支撐部件為絕緣材料，所述支撐部件為分布在導(dǎo)電互連部件對(duì)稱的兩側(cè)的引腳，且所述支撐部件和所述導(dǎo)電互連部件連接的一端位于導(dǎo)電互連部件下方，與層間介質(zhì)層連接的一端位于層間介質(zhì)層上方。
優(yōu)選的，所述浮柵延伸結(jié)構(gòu)包括多晶硅層和位于所述多晶硅層上的絕緣層，所述開口包括所述層間介質(zhì)層中的介質(zhì)層開口，及對(duì)應(yīng)于介質(zhì)層開口中央?yún)^(qū)域的所述絕緣層中的開口，即絕緣層開口 ；所述絕緣層開口位于所述介質(zhì)層開口的中央?yún)^(qū)域。
優(yōu)選的，所述導(dǎo)電互連部件對(duì)應(yīng)于所述絕緣層開口的位置向浮柵延伸結(jié)構(gòu)一側(cè)凸出ο 優(yōu)選的，所述導(dǎo)電互連部件對(duì)應(yīng)于所述開口的中央?yún)^(qū)域。
優(yōu)選的，所述導(dǎo)電互連部件為金屬材料。
一種包括陣列排列的上述疊柵非易失性快閃存儲(chǔ)單元的疊柵非易失性快閃存儲(chǔ)器件。
一種疊柵非易失性快閃存儲(chǔ)單元的制造方法，包括步驟 提供半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括襯底、位于襯底中的摻雜阱，和位于摻雜阱及其上的疊柵晶體管，所述疊柵晶體管包括源極區(qū)、漏極區(qū)，在源極區(qū)和漏極區(qū)之間具有浮柵結(jié)構(gòu)、在浮柵結(jié)構(gòu)上覆蓋有隔離層、在隔離層上具有控制柵結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)還包括浮柵結(jié)構(gòu)在襯底上的延伸結(jié)構(gòu)，即浮柵延伸結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)上具有層間介質(zhì)層； 對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行刻蝕，在所述浮柵延伸結(jié)構(gòu)上的層間介質(zhì)層中形成第一開 Π ； 在所述第一開口中填充犧牲介質(zhì)； 在所述層間介質(zhì)層上形成阻擋層，所述阻擋層覆蓋部分所述犧牲介質(zhì)； 刻蝕所述阻擋層，在所述阻擋層中形成暴露所述犧牲介質(zhì)的第二開口 ； 在所述犧牲介質(zhì)表面的所述阻擋層上形成導(dǎo)電層，所述導(dǎo)電層覆蓋所述第二開 Π ； 去除所述第一開口中的犧牲介質(zhì)。
優(yōu)選的，所述浮柵延伸結(jié)構(gòu)上方具有隔離層，所述浮柵延伸結(jié)構(gòu)包括多晶硅層和位于所述多晶硅層上的絕緣層，對(duì)所述半導(dǎo)體延伸結(jié)構(gòu)進(jìn)行刻蝕形成第一開口的步驟包括 對(duì)所述層間介質(zhì)層和隔離層進(jìn)行刻蝕，形成介質(zhì)層開口 ； 對(duì)所述介質(zhì)層開口內(nèi)的所述絕緣層進(jìn)行刻蝕，在介質(zhì)層開口內(nèi)的絕緣層中形成開口，即絕緣層開口。
優(yōu)選的，所述阻擋層位于第一開口的中央?yún)^(qū)域，所述第二開口位于第一開口的中央?yún)^(qū)域。
優(yōu)選的，所述絕緣層的材料為氮化硅。
優(yōu)選的，所述導(dǎo)電層的材料為金屬。
與現(xiàn)有技術(shù)相比，本發(fā)明主要具有以下優(yōu)點(diǎn) 本發(fā)明通過在浮柵延伸結(jié)構(gòu)上方設(shè)置可動(dòng)開關(guān)，所述可動(dòng)開關(guān)對(duì)應(yīng)位置的層間介質(zhì)層中具有暴露浮柵延伸結(jié)構(gòu)的開口，所述可動(dòng)開關(guān)包括支撐部件和導(dǎo)電互連部件，所述支撐部件位于所述導(dǎo)電互連部件的外圍，且與所述層間介質(zhì)層連接，并將所述導(dǎo)電互連部件懸置在所述開口上方，當(dāng)向所述導(dǎo)電互連部件施加電壓，則所述導(dǎo)電互連部件和所述浮柵延伸結(jié)構(gòu)電連接。從而在進(jìn)行寫操作和擦除造作時(shí)，只要給可動(dòng)開關(guān)加電壓，則所述導(dǎo)電互連部件和所述浮柵延伸結(jié)構(gòu)導(dǎo)電互連，從而可以通過浮柵延伸結(jié)構(gòu)就可以給浮柵結(jié)構(gòu)中存儲(chǔ)或者消除電荷，實(shí)現(xiàn)存儲(chǔ)單元的存儲(chǔ)和擦除操作。這樣就不需要通過控制柵結(jié)構(gòu)來給浮柵結(jié)構(gòu)進(jìn)行充放電，而是通過可動(dòng)開關(guān)還給浮柵充放電，可動(dòng)開關(guān)是由低壓控制(3V 6V)，因此由于不需要高壓，就不需要在控制電路中制作高壓器件，所以簡化了控制電路的結(jié)構(gòu)；并且由于不需要高壓實(shí)現(xiàn)擦寫，因此增加了器件的可靠性；并且還避免了現(xiàn)有技術(shù)中利用熱電子對(duì)浮柵進(jìn)行寫操作過程中電流產(chǎn)生的功耗；進(jìn)一步的由于直接對(duì)浮柵進(jìn)行擦寫操作，從而大大縮短了寫操作和擦除操作的時(shí)間，提高了工作效率。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其它目的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。
圖1是一種現(xiàn)有的疊柵存儲(chǔ)單元的截面圖； 圖2是本發(fā)明一實(shí)施例的疊柵非易失性快閃存儲(chǔ)單元的結(jié)構(gòu)圖； 圖3為圖2沿A-A’方向的剖面圖； 圖4為圖2沿B-B，方向的剖面圖； 圖5為圖2沿C-C’方向的剖面圖； 圖6為本發(fā)明的疊柵非易失性快閃存儲(chǔ)單元制造方法的流程圖； 圖7至圖10為疊柵非易失性快閃存儲(chǔ)單元制造方法的示意圖。
具體實(shí)施例方式由背景技術(shù)可知，現(xiàn)有的疊柵存儲(chǔ)單元，擦除操作利用熱電子或者電子隧穿的原理，需要控制柵結(jié)構(gòu)施加較高電壓才能實(shí)現(xiàn)，一般擦除的操作電壓為7V 20V。因此在制造工藝中，必須包含高壓器件，制造工藝復(fù)雜。同時(shí)擦寫過程中的熱電子及電子隧穿的反復(fù)擦寫容易造成晶體管的失效。另外，現(xiàn)有的疊柵存儲(chǔ)單元進(jìn)行寫操作的時(shí)候需要開啟器件溝道，并且溝道中流過大電流才能形成熱電子，因此增加了功耗。而擦除操作是利用柵極氧化層在高壓偏置下電子隧穿的原理，因此速度較慢。
在本發(fā)明中而本發(fā)明的存儲(chǔ)單元的擦寫由可動(dòng)開關(guān)對(duì)其進(jìn)行充放電而實(shí)現(xiàn)，可動(dòng)開關(guān)是由低壓控制(3V 6V)，避免了高壓擦除，提供了產(chǎn)品在使用過程中的可靠性。這樣可以省去控制電路中的高壓器件，從而簡化了控制電路，降低制造成本，并且寫入和擦除的速度較快，功耗較小。
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)現(xiàn)方式做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施的限制。
其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
圖2為本發(fā)明一實(shí)施例的疊柵非易失性快閃存儲(chǔ)單元的結(jié)構(gòu)圖。如圖2所示，疊柵非易失性快閃存儲(chǔ)單元包括半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括襯底100、位于襯底100 中的摻雜阱105，位于摻雜阱105內(nèi)及其上的疊柵晶體管107。所述疊柵晶體管107包括源極區(qū)107S、漏極區(qū)107D，位于源極區(qū)107S和漏極區(qū)107D之間的浮柵結(jié)構(gòu)107G，覆蓋浮柵結(jié)構(gòu)107G的隔離層(未圖示)，位于所述隔離層上的控制柵結(jié)構(gòu)(未圖示)。所述半導(dǎo)體結(jié)構(gòu)還包括浮柵結(jié)構(gòu)107G在襯底上的延伸，即浮柵延伸結(jié)構(gòu)112，所述半導(dǎo)體結(jié)構(gòu)上具有層間介質(zhì)層(未圖示)。存儲(chǔ)單元還包括可動(dòng)開關(guān)200，設(shè)置于所述浮柵延伸結(jié)構(gòu)112上方。
具體的，所述襯底100可以是單晶硅、多晶硅或非晶硅；所述襯底100也可以是硅、 鍺、砷化鎵或硅鍺化合物；該襯底100還可以具有外延層或絕緣層上硅結(jié)構(gòu)；所述襯底100 還可以是其它半導(dǎo)體材料，這里不再一一列舉。
所述摻雜阱可以為N型或者P型，下面以N型摻雜阱，疊柵晶體管為PMOS晶體管為例進(jìn)行說明。在所述襯底100中具有N阱105，所述N阱可以用本領(lǐng)域技術(shù)人員所習(xí)知的方法形成，例如，在半導(dǎo)體襯底100上先通過光刻工藝定義出形成N阱的區(qū)域，然后進(jìn)行離子注入，形成N阱，注入的離子為N型離子，例如磷離子。
圖3為圖2沿A-A’方向的剖面圖，參考圖3，在N阱中及其上具有疊柵晶體管107， 疊柵晶體管107為PMOS晶體管，當(dāng)然如果是在P阱中就為NMOS晶體管。所述疊柵晶體管 107具有源極區(qū)107S，漏極區(qū)107D，在源極區(qū)107S和漏極區(qū)107D之間的襯底上具有浮柵結(jié)構(gòu)107G，例如浮柵結(jié)構(gòu)107G可以包括襯底上的柵氧層1071和柵氧層上的多晶硅層1072。 控制柵結(jié)構(gòu)110，用于對(duì)存儲(chǔ)單元進(jìn)行讀寫操作，浮柵結(jié)構(gòu)107G，用于進(jìn)行數(shù)據(jù)存儲(chǔ)。在疊柵晶體管107和浮柵延伸結(jié)構(gòu)112上具有層間介質(zhì)層114，在所述層間介質(zhì)層114上還可以具有其它的互連層(未圖示)，所述層間介質(zhì)層114用于不同互連層之間的絕緣。
所述層間介質(zhì)層114的材料通常選自SW2或者摻雜的SiO2,例如USG(Und0ped silicon glass，沒有摻雜的硅玻璃)、BPSG (Borophosphosilicate glass，摻雜硼磷的硅玻璃)、BSG(borosilicate glass，摻雜硼的硅玻璃)、PSG (Phosphosilitcate Glass，摻雜磷的硅玻璃)等。
上述半導(dǎo)體結(jié)構(gòu)可以為本領(lǐng)域技術(shù)人員熟知的疊柵存儲(chǔ)單元中的疊柵晶體管結(jié)構(gòu)，因此不再贅述。
在本實(shí)施例中優(yōu)選的，浮柵延伸結(jié)構(gòu)還可以包括，多晶硅層1072上的絕緣層1073，例如絕緣層1073為氮化硅或者氮氧化硅及其疊層材料。所述絕緣層1073的作用是對(duì)半導(dǎo)體結(jié)構(gòu)上不需要形成金屬接觸的位置進(jìn)行保護(hù)，使得僅在半導(dǎo)體結(jié)構(gòu)上需要的位置形成金屬接觸。絕緣層1073上覆蓋有層間介質(zhì)層114。一般的，在浮柵延伸結(jié)構(gòu)上方還可以包括隔離層108。
圖4為圖2沿B-B’方向的剖面圖，參考圖4，所述存儲(chǔ)單元還包括可動(dòng)開關(guān)200， 可動(dòng)開關(guān)200設(shè)置于所述浮柵延伸結(jié)構(gòu)112上方，所述可動(dòng)開關(guān)200對(duì)應(yīng)位置的浮柵延伸結(jié)構(gòu)112中具有暴露多晶硅層1072的開口 1204。所述可動(dòng)開關(guān)200包括支撐部件210 和導(dǎo)電互連部件220，所述支撐部件210連接在所述導(dǎo)電互連部件220的外圍，且與所述層間介質(zhì)層114連接，所述導(dǎo)電互連部件220通過所述支撐部件210懸置在所述開口 1204上方，當(dāng)向所述導(dǎo)電互連部件220施加電壓，則所述導(dǎo)電互連部件220在靜電作用下可以進(jìn)入所述開口 1204和所述對(duì)多晶硅層1072電連接。
為了使得所述導(dǎo)電互連部件220在較低的電壓下(例如3V 6V)就能進(jìn)入所述開口 1204和所述多晶硅層1072電連接，所述層間介質(zhì)層114的厚度優(yōu)選的為0.2μπι 1 μ m0 圖5為圖2沿C-C’方向的剖面圖，在一具體實(shí)現(xiàn)中，參考圖5，所述支撐部件210 為絕緣材料，所述導(dǎo)電互連部件220為金屬材料。所述支撐部件210為分布在導(dǎo)電互連部件 220對(duì)稱的兩側(cè)的引腳，也可以為分布在導(dǎo)電互連部件220四周的絕緣材料層，例如氮化硅層。所述支撐部件210和所述導(dǎo)電互連部件220連接的一端位于導(dǎo)電互連部件220下方， 與層間介質(zhì)層114連接的一端位于層間介質(zhì)層114上方，這樣可以起到將所述導(dǎo)電互連部件220支撐在所述開口上方，使其懸置的作用。當(dāng)向所述導(dǎo)電互連部件220施加電壓，則所述導(dǎo)電互連部件220在靜電作用下，所述導(dǎo)電互連部件220和所述多晶硅層1072導(dǎo)電互相吸引，因此所述支撐部件210彎曲，所述導(dǎo)電互連部件220進(jìn)入所述開口 1204和所述多晶硅層1072導(dǎo)電互連。在所述導(dǎo)電互連部件220和所述多晶硅層1072導(dǎo)電互連時(shí)，所述支撐部件210起到剛性支撐作用，同時(shí)增加機(jī)械疲勞度，支撐部件還可以為除氮化硅之外還可以為其他材料，例如Si02、Si0N、Poly或者Silicon等材料。
為了使得所述導(dǎo)電互連部件220和所述多晶硅層1072導(dǎo)電互連時(shí)，所述所述支撐部件210彎曲并不斷裂，需要將所述支撐部件120的形狀、厚度、寬度以及導(dǎo)電互連部件 220的厚度結(jié)合起來。優(yōu)選的，所述支撐部件210的形狀可以為一條或者多條橫跨所述導(dǎo)電互連部件220兩側(cè)的條帶狀結(jié)構(gòu)，所述支撐部件210從所述導(dǎo)電互連部件220兩側(cè)伸出的部分和層間介質(zhì)層連接。所述支撐部件210從所述導(dǎo)電互連部件220兩側(cè)伸出的部分可以為直線型引腳，也可以為折線形引腳，也可以為布滿導(dǎo)電互連部件220側(cè)邊的塊狀引腳等等。對(duì)于上述結(jié)構(gòu)使得所述支撐部件210彎曲并不斷裂，所需的支撐部件120的厚度為 500埃 3000埃(具體的取值還和支撐部件的寬度有關(guān)，但是該厚度保證了任何寬度都不會(huì)斷裂)、導(dǎo)電互連部件220的厚度為500埃 5000埃(具體的取值還和支撐部件的寬度有關(guān)，但是該厚度保證了任何寬度都不會(huì)斷裂)。
在一優(yōu)選實(shí)施方式中，所述開口包括所述層間介質(zhì)層114中的介質(zhì)層開口及對(duì)應(yīng)介質(zhì)層開口中央?yún)^(qū)域的絕緣層中的開口，即絕緣層開口，且介質(zhì)層開口和所述絕緣層開口貫通，構(gòu)成所述開口 1204。
在一優(yōu)選實(shí)施方式中，所述導(dǎo)電互連部件220對(duì)應(yīng)于所述絕緣層開口的位置向浮柵延伸結(jié)構(gòu)112—側(cè)凸出。并且所述導(dǎo)電互連部件220對(duì)應(yīng)于所述開口的中央?yún)^(qū)域，換言之，所述導(dǎo)電互連部件220的尺寸小于所述開口尺寸，從而所述導(dǎo)電互連部件220可以與開口 1204的側(cè)壁不接觸的情況下進(jìn)入所述開口 1204，使得導(dǎo)電互連部件220的向浮柵延伸結(jié)構(gòu)112—側(cè)凸出的位置和所述絕緣層開口內(nèi)的多晶硅層1072接觸。例如還可以所述絕緣層開口位于所述介質(zhì)層開口中央?yún)^(qū)域，且所述導(dǎo)電互連部件凸出位置和所述絕緣層開口位置對(duì)應(yīng)。
為了保證所述導(dǎo)電互連部件220進(jìn)入所述開口 1204和所述浮柵極1202導(dǎo)電互連時(shí)，所述導(dǎo)電互連部件220和所述浮柵極1202之間可以形成良好的電性接觸，優(yōu)選的，所述導(dǎo)電互連部件220凸出位置相對(duì)浮柵結(jié)構(gòu)的表面正方形，且所述正方形的面積為 0·01μ 2 25μπ 2。
所述開口 1204的尺寸可以根據(jù)所述導(dǎo)電互連部件的尺寸來設(shè)置，保證所述開口側(cè)邊和所述導(dǎo)電互連部件之間的距離大于0。例如所述開口的長和寬分別為所述導(dǎo)電互連部件的長和寬的1.5倍至3倍。
另外在其它實(shí)施例中，所述浮柵延伸結(jié)構(gòu)還可以不包括絕緣層，這樣所述開口僅包括介質(zhì)層開口。
另外在其它實(shí)施例中，所述浮柵延伸結(jié)構(gòu)上也可以不包括隔離層，這樣所述層間介質(zhì)層中的開口就可以暴露浮柵延伸結(jié)構(gòu)。
本實(shí)施例中，所述導(dǎo)電互連部件懸置在所述開口 1204上方，從而在寫操作的時(shí)候?qū)?dǎo)電互連部件220施加5V的正電壓，則在靜電作用下導(dǎo)電互連部件220與開口內(nèi)的多晶硅層1072互相吸引接觸，從而導(dǎo)電互連，這樣浮柵結(jié)構(gòu)內(nèi)就被存儲(chǔ)正電荷。在擦除的時(shí)候， 對(duì)導(dǎo)電互連部件220施加-5V的負(fù)電壓，則在靜電作用下導(dǎo)電互連部件220與開口內(nèi)的多晶硅1072互相吸引接觸，從而導(dǎo)電互連，這樣浮柵結(jié)構(gòu)內(nèi)的正電荷就被擦除。
本發(fā)明通過設(shè)置可動(dòng)開關(guān)，實(shí)現(xiàn)了直接對(duì)浮柵結(jié)構(gòu)進(jìn)行寫操作和擦出操作，現(xiàn)有技術(shù)中擦除操作，一般利用熱電子或者電子隧穿的原理，需要較高電壓才能實(shí)現(xiàn)，一般擦寫的操作電壓為7V 20V。因此在制造工藝中，必須包含高壓器件，制造工藝復(fù)雜。本發(fā)明的存儲(chǔ)單元的擦寫，由可動(dòng)開關(guān)對(duì)其進(jìn)行充放電而實(shí)現(xiàn)，可動(dòng)開關(guān)是有低壓控制(3V 6V)， 因此可以省去控制電路中的高壓器件，從而簡化了控制電路，降低制造成本。
同時(shí)現(xiàn)有技術(shù)中，擦寫過程中的熱電子及電子隧穿的反復(fù)擦寫容易造成晶體管的失效，在本發(fā)明中避免了高壓擦除，因此提供了產(chǎn)品在使用過程中的可靠性。并且本發(fā)明還避免了現(xiàn)有技術(shù)中利用熱電子對(duì)浮柵進(jìn)行寫操作過程中電流產(chǎn)生的功耗。另外本發(fā)明由于直接對(duì)浮柵結(jié)構(gòu)進(jìn)行操作，從而大大縮短了寫操作和擦除操作的時(shí)間，提高了工作效率。
圖6為本發(fā)明的疊柵非易失性快閃存儲(chǔ)單元制造方法的流程圖，下面參考圖6對(duì)本發(fā)明的疊柵非易失性快閃存儲(chǔ)單元制造方法及上述實(shí)施例中的疊柵非易失性快閃存儲(chǔ)單元結(jié)構(gòu)進(jìn)行進(jìn)一步說明。
本實(shí)施例中疊柵非易失性快閃存儲(chǔ)單元包括 步驟S10，提供半導(dǎo)體結(jié)構(gòu)。
具體的參考圖7，所述半導(dǎo)體結(jié)構(gòu)包括襯底100、位于襯底100中的N型的摻雜阱 105，位于摻雜阱105及其上的疊柵晶體管(未圖示)，所述疊柵晶體管包括源極區(qū)、漏極區(qū)， 和位于源極區(qū)和漏極區(qū)之間的浮柵結(jié)構(gòu)107G，所述浮柵結(jié)構(gòu)107G上覆蓋有隔離層108、在隔離層108上覆蓋有控制柵結(jié)構(gòu)110。所述半導(dǎo)體結(jié)構(gòu)還包括浮柵結(jié)構(gòu)107G在襯底上的延伸，即浮柵延伸結(jié)構(gòu)112，所述浮柵延伸結(jié)構(gòu)112可以包括多晶硅層1072和位于多晶硅層上的絕緣層1073。所述半導(dǎo)體結(jié)構(gòu)上具有層間介質(zhì)層114。
步驟S20，對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行刻蝕，在所述浮柵延伸結(jié)構(gòu)110上的層間介質(zhì)層中形成第一開口。
具體的，繼續(xù)參考圖7，可以利用本領(lǐng)域技術(shù)人員熟知的光刻和刻蝕的方法形成第一開口 1206。例如在一具體實(shí)現(xiàn)中，可以在半導(dǎo)體結(jié)構(gòu)上利用旋涂(spin on)工藝涂布光刻膠，接著通過曝光將掩膜版上的與第一開口相對(duì)應(yīng)的圖形轉(zhuǎn)移到光刻膠上，然后利用顯影液將相應(yīng)部位的光刻膠去除，以形成光刻膠圖形。
接著，所述刻蝕層間介質(zhì)層114可以是任何常規(guī)刻蝕技術(shù)，比如化學(xué)刻蝕技術(shù)或者等離子體刻蝕技術(shù)，在本實(shí)施例中，采用等離子體刻蝕技術(shù)，采用CF4、CHF3、CH2F2, CH3F, C4F8或者C5F8中的一種或者幾種作為反應(yīng)氣體刻蝕層間介質(zhì)層114直至形成暴露浮柵延伸結(jié)構(gòu)112的第一開口 1206。
—般的，浮柵延伸結(jié)構(gòu)上具有隔離層180，所述浮柵延伸結(jié)構(gòu)可以包括多晶硅層 1072和位于多晶硅層上的絕緣層1073，例如絕緣層1073為氮化硅或者但氧化硅材料。所述絕緣1073層的作用是對(duì)半導(dǎo)體結(jié)構(gòu)上不需要形成金屬接觸的位置進(jìn)行保護(hù)，使得僅在半導(dǎo)體結(jié)構(gòu)上需要的位置形成金屬接觸。
所述對(duì)半導(dǎo)體結(jié)構(gòu)進(jìn)行刻蝕，在所述浮柵延伸結(jié)構(gòu)上的層間介質(zhì)層114中形成第一開口具體可以包括步驟 對(duì)所述層間介質(zhì)層114和隔離層108進(jìn)行刻蝕，形成介質(zhì)層開口。
接著，對(duì)介質(zhì)層開口內(nèi)的浮柵延伸結(jié)構(gòu)112上形成暴露部分浮柵延伸結(jié)構(gòu)112的光掩膜圖形，然后對(duì)所述介質(zhì)層開口內(nèi)暴露的所述絕緣層1073進(jìn)行刻蝕，形成絕緣層開口。所述介質(zhì)層開口和所述絕緣層開口構(gòu)成第一開口 1206，所述第一開口 1206就暴露浮柵延伸部112中的多晶硅層1072。
在一優(yōu)選實(shí)施方式中，所述絕緣層開口位于介質(zhì)層開口的中央?yún)^(qū)域。
步驟S30，在所述第一開口中填充犧牲介質(zhì)。
具體的，繼續(xù)參考圖8，所述填充犧牲介質(zhì)1208的工藝可以利用化學(xué)氣相沉積或者旋涂工藝，例如涂覆光刻膠層。填充第一開口直到和層間介質(zhì)層114齊平。
步驟S40，在所述層間介質(zhì)層上形成阻擋層，所述阻擋層覆蓋部分所述犧牲介質(zhì)。
具體的，參考圖9，在層間介質(zhì)層114上可以利用化學(xué)氣相沉積方法形成阻擋層 1209，所述阻擋層1209的材料可以具體為氮化硅。
在一具體實(shí)現(xiàn)中，所述阻擋層1209可以覆蓋第一開口的中央?yún)^(qū)域的犧牲介質(zhì) 1208。從而使得阻擋層1209暴露第一開口邊緣區(qū)域的所述犧牲介質(zhì)1208。
步驟S50，刻蝕所述阻擋層，在所述阻擋層中形成暴露部分所述犧牲介質(zhì)的第二開□。
具體的，繼續(xù)參考圖9，在所述阻擋層1209表面形成光掩膜圖形，在光掩膜圖形掩蔽下進(jìn)行刻蝕，形成第二開口 1210，第二開口 1210暴露所述犧牲介質(zhì)。所述刻蝕方法可以利用本領(lǐng)域技術(shù)人員熟知的方法，例如等離子體刻蝕。
優(yōu)選的，所述第二開口對(duì)應(yīng)于所述浮柵延伸結(jié)構(gòu)開口的位置。
步驟S60，在所述犧牲介質(zhì)表面的阻擋層上形成導(dǎo)電層，所述導(dǎo)電層覆蓋所述第二開口。
具體的，參考圖10，所述形成具體工藝條件包括物理氣相沉積靶材材料為金屬， 例如鋁，反應(yīng)溫度為250攝氏度至500攝氏度，腔室壓力為10毫托至18毫托，直流功率為 10000瓦至40000瓦，氬氣流量為每分鐘2標(biāo)準(zhǔn)立方厘米至每分鐘20標(biāo)準(zhǔn)立方厘米，填充所述第二開口 1210，直至形成覆蓋所述第二開口 1210的金屬層1212。
例如可以進(jìn)行刻蝕，去除所述阻擋層上多余的導(dǎo)電層，僅保留第二開口邊緣處 (即所述犧牲介質(zhì)對(duì)應(yīng)的所述阻擋層上)及第二開口內(nèi)的阻擋層上的導(dǎo)電層。在形成導(dǎo)電層的時(shí)候，由于導(dǎo)電層首先要填充第二開口，因此在第二開口的位置導(dǎo)電層會(huì)向浮柵延伸結(jié)構(gòu)方向凸出，也就是對(duì)應(yīng)于所述浮柵延伸結(jié)構(gòu)開口的位置的導(dǎo)電層會(huì)凸出。從而使得在形成存儲(chǔ)單元后，在靜電的作用下，導(dǎo)電層會(huì)和所述浮柵延伸結(jié)構(gòu)開口內(nèi)的多晶硅層接觸， 導(dǎo)電互連。
步驟S70，去除所述第一開口中的犧牲介質(zhì)。
具體的，參考圖4可以利用清洗或者灰化的方法去除犧牲介質(zhì)。所述犧牲介質(zhì)處上述實(shí)施例中的材料之外還可以為其它的容易通過清洗和灰化的方法去除的材料。
優(yōu)選的，所述阻擋層位于第一開口的中央?yún)^(qū)域，所述第二開口位于第一開口的中央?yún)^(qū)域。所述絕緣層開口位于所述介質(zhì)層開口的中央?yún)^(qū)域，且所述導(dǎo)電層的向浮柵延伸結(jié)構(gòu)方向凸出位置和所述絕緣層開口位置對(duì)應(yīng)。
另外在上述實(shí)施例中還可以摻雜阱為P阱，疊柵晶體管為NMOS晶體管。
除此之外，本發(fā)明還提供了一種包括陣列排列的上述疊柵非易失性快閃存儲(chǔ)單元的疊柵非易失性快閃存儲(chǔ)器件。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種疊柵非易失性快閃存儲(chǔ)單元，包括半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括襯底、位于襯底中的摻雜阱，和位于摻雜阱內(nèi)及其上疊柵晶體管，所述疊柵晶體管包括源極區(qū)、漏極區(qū)，位于源極區(qū)和漏極區(qū)之間的浮柵結(jié)構(gòu)、覆蓋所述浮柵結(jié)構(gòu)的隔離層、位于所述隔離層上的控制柵結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)還包括浮柵結(jié)構(gòu)在襯底上的延伸結(jié)構(gòu)，即浮柵延伸結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)上具有層間介質(zhì)層；其特征在于，還包括可動(dòng)開關(guān)，設(shè)置于所述浮柵延伸結(jié)構(gòu)上方，所述可動(dòng)開關(guān)對(duì)應(yīng)位置的層間介質(zhì)層中具有暴露浮柵延伸結(jié)構(gòu)的開口，所述可動(dòng)開關(guān)包括支撐部件和導(dǎo)電互連部件，所述支撐部件位于所述導(dǎo)電互連部件的外圍，且與所述層間介質(zhì)層連接，并將所述導(dǎo)電互連部件懸置在所述開口上方，當(dāng)向所述導(dǎo)電互連部件施加電壓時(shí)，則所述導(dǎo)電互連部件與所述浮柵延伸結(jié)構(gòu)電連接。
2.根據(jù)權(quán)利要求1所述的疊柵非易失性快閃存儲(chǔ)單元，其特征在于，所述浮柵延伸結(jié)構(gòu)上方具有隔離層，所述層間介質(zhì)層開口的位置對(duì)應(yīng)的所述隔離層中具有開口。
3.根據(jù)權(quán)利要求2所述的疊柵非易失性快閃存儲(chǔ)單元，其特征在于，所述支撐部件為絕緣材料，所述支撐部件為分布在導(dǎo)電互連部件對(duì)稱的兩側(cè)的引腳，且所述支撐部件和所述導(dǎo)電互連部件連接的一端位于導(dǎo)電互連部件下方，與層間介質(zhì)層連接的一端位于層間介質(zhì)層上方。
4.根據(jù)權(quán)利要求1所述的疊柵非易失性快閃存儲(chǔ)單元，其特征在于，所述摻雜阱的導(dǎo)電類型為N型，所述疊柵晶體管為PMOS晶體管。
5.根據(jù)權(quán)利要求1所述的疊柵非易失性快閃存儲(chǔ)單元，其特征在于所述摻雜阱的導(dǎo)電類型為P型，所述疊柵晶體管為NMOS晶體管。
6.根據(jù)權(quán)利要求1所述的疊柵非易失性快閃存儲(chǔ)單元，其特征在于，所述浮柵延伸結(jié)構(gòu)包括多晶硅層和位于所述多晶硅層上的絕緣層，所述開口包括所述層間介質(zhì)層中的介質(zhì)層開口，及對(duì)應(yīng)于介質(zhì)層開口中央?yún)^(qū)域的所述絕緣層中的開口，即絕緣層開口 ；所述絕緣層開口位于所述介質(zhì)層開口的中央?yún)^(qū)域。
7.根據(jù)權(quán)利要求1所述的疊柵非易失性快閃存儲(chǔ)單元，其特征在于，所述導(dǎo)電互連部件對(duì)應(yīng)于所述絕緣層開口的位置向浮柵延伸結(jié)構(gòu)一側(cè)凸出。
8.根據(jù)權(quán)利要求1所述的疊柵非易失性快閃存儲(chǔ)單元，其特征在于，所述導(dǎo)電互連部件對(duì)應(yīng)于所述開口的中央?yún)^(qū)域。
9.根據(jù)權(quán)利要求1所述的疊柵非易失性快閃存儲(chǔ)單元，其特征在于，所述導(dǎo)電互連部件為金屬材料。
10.一種包括陣列排列的權(quán)利要求1所述的上述疊柵非易失性快閃存儲(chǔ)單元的疊柵非易失性快閃存儲(chǔ)器件。
11.一種疊柵非易失性快閃存儲(chǔ)單元的制造方法，其特征在于，包括步驟提供半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括襯底、位于襯底中的摻雜阱，和位于摻雜阱及其上的疊柵晶體管，所述疊柵晶體管包括源極區(qū)、漏極區(qū)，在源極區(qū)和漏極區(qū)之間具有浮柵結(jié)構(gòu)、在浮柵結(jié)構(gòu)上覆蓋有隔離層、在隔離層上具有控制柵結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)還包括浮柵結(jié)構(gòu)在襯底上的延伸結(jié)構(gòu)，即浮柵延伸結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)上具有層間介質(zhì)層；對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行刻蝕，在所述浮柵延伸結(jié)構(gòu)上的層間介質(zhì)層中形成第一開口 ；在所述第一開口中填充犧牲介質(zhì)；在所述層間介質(zhì)層上形成阻擋層，所述阻擋層覆蓋部分所述犧牲介質(zhì)；刻蝕所述阻擋層，在所述阻擋層中形成暴露所述犧牲介質(zhì)的第二開口 ；在所述犧牲介質(zhì)表面的所述阻擋層上形成導(dǎo)電層，所述導(dǎo)電層覆蓋所述第二開口 ；去除所述第一開口中的犧牲介質(zhì)。
12.根據(jù)權(quán)利要求11所述的疊柵非易失性快閃存儲(chǔ)單元的制造方法，其特征在于，所述浮柵延伸結(jié)構(gòu)上方具有隔離層，所述浮柵延伸結(jié)構(gòu)包括多晶硅層和位于所述多晶硅層上的絕緣層，對(duì)所述半導(dǎo)體延伸結(jié)構(gòu)進(jìn)行刻蝕形成第一開口的步驟包括對(duì)所述層間介質(zhì)層和隔離層進(jìn)行刻蝕，形成介質(zhì)層開口 ；對(duì)所述介質(zhì)層開口內(nèi)的所述絕緣層進(jìn)行刻蝕，在介質(zhì)層開口內(nèi)的絕緣層中形成開口， 即絕緣層開口。
13.根據(jù)權(quán)利要求12所述的疊柵非易失性快閃存儲(chǔ)單元的制造方法，其特征在于，所述阻擋層位于第一開口的中央?yún)^(qū)域，所述第二開口位于第一開口的中央?yún)^(qū)域。
14.根據(jù)權(quán)利要求12所述的疊柵非易失性快閃存儲(chǔ)單元的制造方法，其特征在于，所述絕緣層的材料為氮化硅。
15.根據(jù)權(quán)利要求12所述的疊柵非易失性快閃存儲(chǔ)單元的制造方法，其特征在于，所述絕緣層的材料為氮化硅。
16.根據(jù)權(quán)利要求12所述的疊柵非易失性快閃存儲(chǔ)單元的制造方法，其特征在于，所述導(dǎo)電層的材料為金屬。
全文摘要
本發(fā)明提供了一種疊柵非易失性快閃存儲(chǔ)單元及其制造方法，該存儲(chǔ)單元包括可動(dòng)開關(guān)，設(shè)置于所述浮柵延伸結(jié)構(gòu)上方，所述可動(dòng)開關(guān)對(duì)應(yīng)位置的層間介質(zhì)層中具有暴露浮柵延伸結(jié)構(gòu)的開口，所述可動(dòng)開關(guān)包括支撐部件和導(dǎo)電互連部件，所述支撐部件位于所述導(dǎo)電互連部件的外圍，且與所述層間介質(zhì)層連接，并將所述導(dǎo)電互連部件懸置在所述開口上方，當(dāng)向所述導(dǎo)電互連部件施加電壓時(shí)，則所述導(dǎo)電互連部件與所述浮柵延伸結(jié)構(gòu)電連接。本發(fā)明提供的疊柵非易失性快閃存儲(chǔ)單元，控制電路簡單，制造成本低，可靠性高，功耗低，效率高。
文檔編號(hào)H01L27/115GK102201411SQ201010135700
公開日2011年9月28日 申請(qǐng)日期2010年3月25日 優(yōu)先權(quán)日2010年3月25日
發(fā)明者毛劍宏, 韓鳳芹 申請(qǐng)人:江蘇麗恒電子有限公司