專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。
背景技術(shù)：
半導(dǎo)體器件中使用金屬氧化物半導(dǎo)體(MOS)的集成電路技術(shù)，日趨朝向高密度化 的方向前進(jìn)著。伴隨著高密度化，其中所使用的MOS晶體管已經(jīng)微小化至納米程度。在數(shù) 字電子電路的基本電路中，雖然反向器(inverter，有稱為反相器或換流器的情形)電路 為基本電路的一員，然隨著此反向器電路的微小化進(jìn)程，使漏電的控制變得愈加困難；這 產(chǎn)生了熱載子效應(yīng)，使得可靠度下降，并有由于為了確保電流量的要求，電路所占的面積 始終無(wú)法降低的問(wèn)題。為了解決這樣的問(wèn)題，有人提出了對(duì)基板的源極、柵極、以及漏極 以垂直方向配置，將柵極圍繞島狀半導(dǎo)體層的構(gòu)造，稱為環(huán)繞式柵極晶體管(Surrounding Gate Transistor, SGT)，及使用 SGT 的 CMOS 反向器電路(例如 S. Watanabe, K. Tsuchida, D. Takashima, Y. Oowaki, A. Nitayama, K. Hieda, H. Takato, K. Sunouchi, F. Horiguchi. K.Ohuchi, F, Masuoka, H. Hara. , "Anovel circuit technology with surrounding gate transistors (SGT' s) for ultra highdensity DRAM' s，”(一種用于超高密度 DRAM 的具 有環(huán)繞式柵極晶體管的新型電路技術(shù))IEEE Journal of Solid-State Circuits，vol. 30， No. 9，Sep. 1995，下稱文獻(xiàn) 1)。圖1為反向器電路圖；反向器由pMOS晶體管及nMOS晶體管所構(gòu)成。由于空穴 (hole)的移動(dòng)率為電子的一半，故對(duì)于反向器電路而言，pMOS晶體管的柵極寬度需為nMOS 晶體管柵極寬度的兩倍。由此，現(xiàn)有使用SGT的CMOS反向器電路，由兩個(gè)pMOS SGT及一個(gè) nMOS SGT所構(gòu)成。也就是，現(xiàn)有使用SGT的CMOS反向器電路，合計(jì)由三個(gè)島狀半導(dǎo)體所組 成。

發(fā)明內(nèi)容
(發(fā)明所欲解決的問(wèn)題)于是，本發(fā)明的目的為提供由一個(gè)島狀半導(dǎo)體構(gòu)成的反向器，及有關(guān)使用高密度 SGT的CMOS反向器所構(gòu)成的半導(dǎo)體器件。(用于解決問(wèn)題的手段)于本發(fā)明的第一實(shí)施例中，存在于第一島狀半導(dǎo)體層周圍上而至少與其一部分相 接的第一柵極絕緣膜，該第一柵極絕緣膜與柵極電極的一面相接，而該柵極電極的另一面 與第二柵極絕緣膜相接，該第二柵極絕緣膜至少與第二半導(dǎo)體層相接，包括第一個(gè)第一導(dǎo) 電型高濃度半導(dǎo)體層，設(shè)置于該第一島狀半導(dǎo)體層的上部；第二個(gè)第一導(dǎo)電型高濃度半導(dǎo) 體層，設(shè)置于該第一島狀半導(dǎo)體層的下部；第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第 二半導(dǎo)體層的上部；以及第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于第二半導(dǎo)體層的下部。且，本發(fā)明的優(yōu)選實(shí)施例為一種半導(dǎo)體器件，上述的半導(dǎo)體器件包括第一柵極絕 緣膜，環(huán)繞該島狀半導(dǎo)體層的周圍；柵極電極，環(huán)繞該第一柵極絕緣膜的周圍；第二柵極絕緣膜，環(huán)繞該柵極電極的周圍；筒狀半導(dǎo)體層，環(huán)繞該第二柵極絕緣膜的周圍；第一個(gè)第一 導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第一島狀半導(dǎo)體層的上部；第二個(gè)第一導(dǎo)電型高濃度半 導(dǎo)體層，設(shè)置于該第一島狀半導(dǎo)體層的下部；第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于第 二半導(dǎo)體層的上部；以及第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第二半導(dǎo)體層的下 部。 且，本發(fā)明的優(yōu)選實(shí)施例為一種半導(dǎo)體器件，具有第一柵極絕緣膜，環(huán)繞島狀半 導(dǎo)體層的周圍；柵極電極，環(huán)繞第一柵極電極的周圍；第二柵極絕緣膜，環(huán)繞柵極電極；筒 狀半導(dǎo)體層，環(huán)繞第二柵極絕緣膜的周圍；第一個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于島狀 半導(dǎo)體層的上部；第二個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部；第一 個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的上部；第二個(gè)第二導(dǎo)電型高濃度半 導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部；第三個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于第二個(gè)第 一導(dǎo)電型高濃度半導(dǎo)體層以及第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層的下部；第一半導(dǎo)體與金 屬的化合物層，形成于第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層以及第三個(gè)第一導(dǎo)電型高濃度半 導(dǎo)體層的側(cè)壁的一部分；第二半導(dǎo)體與金屬的化合物層，形成于第一個(gè)第一導(dǎo)電型高濃度 半導(dǎo)體層的上部；第三半導(dǎo)體與金屬的化合物層，形成于第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體 層的上部。且，本發(fā)明的優(yōu)選實(shí)施例為一種半導(dǎo)體器件，具有第一柵極絕緣膜，環(huán)繞島狀半 導(dǎo)體層的周圍；柵極電極，環(huán)繞第一柵極絕緣膜的周圍；第二個(gè)柵極絕緣膜，環(huán)繞柵極電極 的周圍；筒狀半導(dǎo)體層，環(huán)繞第二柵極絕緣膜的周圍；第一 Π+型半導(dǎo)體層，設(shè)置于島狀半導(dǎo) 體層的上部；第二 η+型半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部；第一 ρ+型半導(dǎo)體層，設(shè)置 于筒狀半導(dǎo)體層的上部；第二 P+型半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部。且，本發(fā)明的優(yōu)選實(shí)施例為一種半導(dǎo)體器件，具有第一柵極絕緣膜，環(huán)繞島狀半 導(dǎo)體層的周圍；柵極電極，環(huán)繞第一柵極絕緣膜的周圍；第二柵極絕緣膜，環(huán)繞柵極電極的 周圍；筒狀半導(dǎo)體層，環(huán)繞第二柵極絕緣膜的周圍；第一 η+型半導(dǎo)體層，設(shè)置于島狀半體層 的上部；第二 η+型半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部；第一 P+型半導(dǎo)體層，設(shè)置于筒 狀半導(dǎo)體層的上部；第二 P+型半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部；第三η+型半導(dǎo)體 層，設(shè)置于第二 η+型半導(dǎo)體層以及第二 ρ+型半導(dǎo)體層的下部；第一半導(dǎo)體與金屬的化合物 層，形成于第二P+型半導(dǎo)體層以及第三η+型半導(dǎo)體層的側(cè)壁的一部分；第二半導(dǎo)體與金屬 的化合物層，形成于第一 η+型半導(dǎo)體層的上部；第三半導(dǎo)體與金屬的化合物層，形成于第 一 P+型半導(dǎo)體層的上部。且，本發(fā)明的優(yōu)選實(shí)施例為，在前述的半導(dǎo)體器件中，將筒狀半導(dǎo)體層的內(nèi)周長(zhǎng)度 設(shè)作為Wp，將島狀半導(dǎo)體層的外周長(zhǎng)度設(shè)作為Wn時(shí)，Wp ^ 2Wn。且，本發(fā)明的優(yōu)選實(shí)施例為，在前述的半導(dǎo)體器件中，將筒狀半導(dǎo)體層的內(nèi)徑設(shè)作 為Rp，將島狀半導(dǎo)體層的半徑設(shè)作為Rn時(shí)，Rp ^ 2Rn。且，本發(fā)明的優(yōu)選實(shí)施例為，在前述的半導(dǎo)體器件中，將筒狀半導(dǎo)體層的溝道長(zhǎng)度 設(shè)作為L(zhǎng)p，將島狀半導(dǎo)體層的溝道長(zhǎng)度設(shè)作為L(zhǎng)n時(shí)，Lp ^ Ln。且，本發(fā)明的優(yōu)選實(shí)施例為，在前述的半導(dǎo)體器件中，第一柵極電極絕緣膜為使 nMOS晶體管成為增強(qiáng)型(enhancement type)的絕緣膜，該nMOS晶體管由環(huán)繞島狀半導(dǎo) 體層的周圍的第一柵極絕緣膜，環(huán)繞第一柵極絕緣膜的周圍的柵極電極，設(shè)置于島狀半導(dǎo)體層的上部的第一 η+型半導(dǎo)體層，以及設(shè)置于島狀半導(dǎo)體層的下部的第二 η+型半導(dǎo)體層 所構(gòu)成；而第二柵極絕緣膜為使PMOS晶體管成為增強(qiáng)型的絕緣膜，該pMOS晶體管由柵極 電極，環(huán)繞柵極電極的周圍的第二柵極絕緣膜，環(huán)繞第二柵極絕緣膜的周圍的筒狀半導(dǎo)體 層，設(shè)置于筒狀半導(dǎo)體層的上部的第一 P+型半導(dǎo)體層，以及設(shè)置于筒狀半導(dǎo)體層的下部的 第二 P+型半導(dǎo)體層所構(gòu)成；柵極電極由使nMOS晶體管以及pMOS晶體管成為增強(qiáng)型的材料 而形成。且，本發(fā)明的優(yōu)選實(shí)施例為前述的半導(dǎo)體器件中，半導(dǎo)體及金屬的化合物層為硅 及金屬的化合物層。且，本發(fā)明的優(yōu)選實(shí)施例為前述的半導(dǎo)體器件中，島狀半導(dǎo)體層為島狀的硅層；筒 狀半導(dǎo)體層為筒狀的硅層；η+型半導(dǎo)體層為η+型硅層；以及P+型半導(dǎo)體層為P+型硅層。且，本發(fā)明的優(yōu)選實(shí)施例為，前述半導(dǎo)體器件中，島狀硅層為ρ型或無(wú)摻雜質(zhì)的島 狀硅層，筒狀硅層則為η型或無(wú)摻雜質(zhì)的筒狀硅層。且，本發(fā)明的優(yōu)選實(shí)施例為，前述半導(dǎo)體器件的制造方法中，形成于該氧化膜上的 P型或無(wú)摻雜質(zhì)的硅層注入有砷，以形成第三η+型硅層。且，本發(fā)明的優(yōu)選實(shí)施例為，前述半導(dǎo)體器件的制造方法中，還包括形成用于形成 η型硅層的光刻膠(resist)層；注入磷；形成η型硅層；剝離該光刻膠層；以及進(jìn)行熱處理 的步驟。 且，于本發(fā)明的優(yōu)選實(shí)施例為，前述半導(dǎo)體器件的制造方法中，還包括下列步驟 沉積氧化膜；沉積氮化膜；形成用于形成該島狀硅層的該光刻膠層；蝕刻該氮化膜及該氧 化膜；形成用于形成該島狀硅層的氮化膜硬掩膜(hardmask)；沉積該氧化膜并蝕刻該氧化 膜；形成后續(xù)形成柵極形成部的氧化膜側(cè)壁；沉積該氮化膜并蝕刻該氮化膜；以及形成后 續(xù)形成該筒狀硅層的氮化膜側(cè)壁。且，本發(fā)明的優(yōu)選實(shí)施例為，前述的半導(dǎo)體器件的制造方法中，還包括下列步驟 形成作為輸出端子的該光刻膠層；蝕刻η型或無(wú)摻雜質(zhì)的硅層；形成輸出端子部；剝離該光 刻膠層；蝕刻該氧化膜側(cè)壁；蝕刻P型或無(wú)摻雜質(zhì)的硅層或蝕刻η型或無(wú)摻雜質(zhì)的硅層；以 及形成島狀及筒狀硅層。且，本發(fā)明的優(yōu)選實(shí)施例為，前述的半導(dǎo)體器件的制造方法中，還包括下列步驟 剝離該氮化膜及該氧化膜；沉積該氧化膜并蝕刻該氧化膜，以形成后續(xù)注入離子時(shí)用于保 護(hù)溝道的氧化膜側(cè)壁；形成用于形成該第一 η+型硅層及該第二 η+型硅層的光刻膠層；注 入砷，形成該第一 P+型硅層及該第二 P+型硅層，并剝離光刻膠層，以形成用于形成該第一 P+型硅層及該第二 P+型硅層的光刻膠層；注入硼，形成該第一 η+型硅層及該第二 η+型硅 層，剝離該光刻膠層，并進(jìn)行熱處理。且，本發(fā)明的優(yōu)選實(shí)施例為，前述的半導(dǎo)體器件制造方法中，還包括下列步驟對(duì) 該氧化膜進(jìn)行沉積、平坦化、以及蝕刻；露出該第一 η+型硅層及該第二 ρ+型硅層；形成用 于蝕刻該柵極形成部的該氧化膜的光刻膠層；蝕刻該柵極形成部的氧化膜；剝離該光刻膠 層；將氧化鉿這種高導(dǎo)電體膜，即第一柵極絕緣膜，進(jìn)行沉積；將氮化鈦及氮化鉭這種柵極 電極進(jìn)行沉積并進(jìn)行平坦化；沉積氮化膜；形成用于形成柵極墊的該光刻膠層；蝕刻該氮 化膜；剝離該光刻膠層；蝕刻該柵極電極；沉積該氮化膜；蝕刻該氮化膜；形成該氮化膜側(cè) 壁；以及蝕刻第一柵極絕緣膜。
且，本發(fā)明的優(yōu)選實(shí)施例為，前述的半導(dǎo)體器件制造方法中，還包括下列步驟形 成用于蝕刻該氧化膜的光刻膠層；蝕刻該氧化膜；剝離該光刻膠層；濕蝕刻氧化膜；露出第 二P+型硅層；沉積氮化膜；蝕刻氮化膜；形成氮化膜側(cè)壁；濕蝕刻氧化膜；露出第二η+型硅 層；沉積鎳或鈷這種金屬，并進(jìn)行熱處理；移除未反應(yīng)的金屬膜，以于該第二 P+型硅層及該 第三η+型硅層側(cè)壁的一部分形成第一硅與金屬化合物層；于該第一 η+型硅層上部形成有 第二硅及金屬化合物層；于該第一 P+型硅層的上部形成有第三硅與金屬化合物層；于該第 一 P+型硅層的上部形成有第三硅與金屬化合物層。且，本發(fā)明的優(yōu)選實(shí)施例為，前述的半導(dǎo)體器件制造方法中，還包括下列步驟形 成作為層間膜的氧化膜；于該第二硅及金屬化合物層上、該第三硅及金屬化合物層上、以及 該柵極電極上形成有導(dǎo)通孔；為露出該第一硅及金屬化合物層，形成有導(dǎo)通孔；沉積鎢金 屬，形成接點(diǎn)；以及形成有輸入端子、輸出端子、VSS電源線、以及VDD電源線。(發(fā)明效果) 依本發(fā)明可提供具有以下特征的半導(dǎo)體器件存在于第一島狀半導(dǎo)體層周圍上而 至少與其一部分相接的第一柵極絕緣膜，該第一柵極絕緣膜與柵極電極的一面相接，而該 柵極電極的另一面與第二柵極絕緣膜相接，該第二柵極絕緣膜至少與第二半導(dǎo)體層相接， 包括第一個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第一島狀半導(dǎo)體層的上部；第二個(gè)第 一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第一島狀半導(dǎo)體層的下部；第一個(gè)第二導(dǎo)電型高濃度 半導(dǎo)體層，設(shè)置于第二半導(dǎo)體層的上部；以及第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于第 二半導(dǎo)體層的下部。以此可提供使用高密度SGT的CMOS反向器電路所構(gòu)成的半導(dǎo)體器件。且，依本發(fā)明可提供具有以下特征的半導(dǎo)體器件，包括第一柵極絕緣膜，環(huán)繞島 狀半導(dǎo)體層的周圍；柵極電極，環(huán)繞該第一柵極絕緣膜的周圍；第二柵極絕緣膜，環(huán)繞該柵 極電極的周圍；筒狀半導(dǎo)體層，環(huán)繞該第二柵極絕緣膜的周圍；第一個(gè)第一導(dǎo)電型高濃度 半導(dǎo)體層，設(shè)置于該第一島狀半導(dǎo)體層的上部；第二個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于 該第一島狀半導(dǎo)體層的下部；第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于第二半導(dǎo)體層的 上部；以及第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第二半導(dǎo)體層的下部。以此可提供 使用高密度SGT的CMOS反向器所構(gòu)成的半導(dǎo)體器件。且，依本發(fā)明可提供具有以下特征的半導(dǎo)體器件，包括第一柵極絕緣膜，環(huán)繞島 狀半導(dǎo)體層的周圍；柵極電極，環(huán)繞該第一柵極絕緣膜的周圍；第二柵極絕緣膜，環(huán)繞該柵 極電極的周圍；筒狀半導(dǎo)體層，環(huán)繞該第二柵極絕緣膜的周圍；第一個(gè)第一導(dǎo)電型高濃度 半導(dǎo)體層，設(shè)置于該第一島狀半導(dǎo)體層的上部；第二個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于 該第一島狀半導(dǎo)體層的下部；第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第二半導(dǎo)體層 的上部；第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第二半導(dǎo)體層的下部；第三個(gè)第一 導(dǎo)電型高濃度半導(dǎo)體層，設(shè)于該第二個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層及該第二個(gè)第一導(dǎo)電型 高濃度半導(dǎo)體層的下部；第一半導(dǎo)體及金屬化合物層，成形于該第二個(gè)第一導(dǎo)電型高濃度 半導(dǎo)體層及該第三個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層側(cè)壁的一部分；第二半導(dǎo)體及金屬化合物 層，成形于該第一個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層的上部；以及第三半導(dǎo)體及金屬化合物層， 成形于該第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層的上部。以此可提供使用高密度SGT的CMOS 反向器所構(gòu)成的半導(dǎo)體器件。且，依本發(fā)明可提供具有以下特征的半導(dǎo)體器件，包括第一柵極絕緣膜，環(huán)繞島狀半導(dǎo)體層的周圍；柵極電極，環(huán)繞該第一柵極絕緣膜的周圍；第二柵極絕緣膜，環(huán)繞該柵 極電極的周圍；筒狀半導(dǎo)體層，環(huán)繞該第二柵極絕緣膜的周圍；第一 η+型半導(dǎo)體層，設(shè)置于 島狀半導(dǎo)體層的上部；第二 η+型半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部；第一 ρ+型半導(dǎo)體 層，設(shè)置于筒狀半導(dǎo)體層的上部；以及第二 P+型半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部。且，依本發(fā)明可提供具有以下特征的半導(dǎo)體器件，包括第一柵極絕緣膜，環(huán)繞島 狀半導(dǎo)體層的周圍；柵極電極，環(huán)繞該第一柵極絕緣膜的周圍；第二柵極絕緣膜，環(huán)繞該柵 極電極的周圍；筒狀半導(dǎo)體層，環(huán)繞該第二柵極絕緣膜的周圍；第一 η+型半導(dǎo)體層，設(shè)置于 島狀半導(dǎo)體層的上部；第二 η+型半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部；第一 ρ+型半導(dǎo)體 層，設(shè)置于筒狀半導(dǎo)體層的上部；第二 P+型半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部；第三η+ 型半導(dǎo)體層，設(shè)于第二 η+型半導(dǎo)體層及第二 P+型半導(dǎo)體層的下部；第一半導(dǎo)體及金屬的化 合物層，成形于第二 P+型半導(dǎo)體層及第三η+型半導(dǎo)體層側(cè)壁的一部分；第二半導(dǎo)體及金屬 的化合物層，成形于第一 η+型半導(dǎo)體層的上部；以及第三半導(dǎo)體及金屬的化合物層，成形 于第一 P+型半導(dǎo)體層的上部。且，依本發(fā)明半導(dǎo)體器件可提供，將該筒狀半導(dǎo)體層的內(nèi)周長(zhǎng)度設(shè)作為Wp、并將該 島狀半導(dǎo)體層的外周長(zhǎng)度設(shè)作為Wn時(shí)，Wp ^ 2ffn, pMOS的柵極寬度為nMOS柵極寬度的兩 倍。以此可提供使用高密度SGT的CMOS反向器所構(gòu)成的半導(dǎo)體器件。且，依本發(fā)明的半導(dǎo)體器件可提供，將該筒狀半導(dǎo)體層的內(nèi)徑設(shè)作為Rp、并將該島 狀半導(dǎo)體層的半徑設(shè)作為Rn時(shí)，Rp ^ 2Rn, pMOS的柵極寬度為nMOS柵極寬度的兩倍。以 此可提供使用高密度SGT的CMOS反向器所構(gòu)成的半導(dǎo)體器件。

且，本發(fā)明的半導(dǎo)體器件可提供，將該筒狀半導(dǎo)體層的溝道設(shè)作為L(zhǎng)p、并將該島狀 半導(dǎo)體層的溝道長(zhǎng)度設(shè)作為L(zhǎng)n時(shí)，Lp ^ Ln。以此可提供使用高密度SGT的CMOS反向器所 構(gòu)成的半導(dǎo)體器件。且，于本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體器件，其中，第一柵極絕緣膜使nMOS晶體管 成為增強(qiáng)型的絕緣膜，而該nMOS晶體管由環(huán)繞島狀半導(dǎo)體層的第一柵極絕緣膜、圍繞第一 柵極絕緣膜的柵極電極、設(shè)置于島狀半導(dǎo)體層上部的第一 η+型半導(dǎo)體層、以及設(shè)置于島狀 半導(dǎo)體層下部的第二 η+型半導(dǎo)體層所構(gòu)成；而第二柵極絕緣膜使PMOS晶體管成為增強(qiáng)型 的絕緣膜，而該P(yáng)MOS晶體管由柵極電極、環(huán)繞該柵極電極周圍的第二柵極絕緣膜、包圍第 二柵極絕緣膜的筒狀半導(dǎo)體層、設(shè)置于筒狀半導(dǎo)體層上部的第一 P+型半導(dǎo)體層、以及設(shè)置 于筒狀半導(dǎo)體層下部的第二 P+型半導(dǎo)體層所構(gòu)成，而柵極電極由使nMOS晶體管以及pMOS 晶體管成為增強(qiáng)型的材料所構(gòu)成的柵極電極。以此可將pMOS晶體管及nMOS晶體管及nMOS 晶體管皆作為增強(qiáng)型的晶體管。且，依本發(fā)明前述的半導(dǎo)體器件制造方法中，形成于氧化膜上的ρ型或無(wú)摻雜質(zhì) 的硅層注入有砷，以可形成第三η+型硅層。且，依本發(fā)明前述的半導(dǎo)體器件制造方法中，包括下列步驟形成用于形成η型硅 層的光刻膠層；注入磷；形成η型硅層；剝離光刻膠層；以及進(jìn)行熱處理。以此可形成η型硅層。且，依本發(fā)明前述的半導(dǎo)體器件制造方法中，還包括下列步驟沉積氧化膜；沉積 氮化膜；形成用于形成島狀硅層的光刻膠層；蝕刻氮化膜及氧化膜；形成用于形成島狀硅 層的氮化膜硬掩膜；剝離光刻膠層；沉積該氧化膜并蝕刻該氧化膜；形成后續(xù)形成柵極形成部的氧化膜側(cè)壁；沉積氮化膜并蝕刻該氮化膜；以及形成后續(xù)形成筒狀硅層的氮化膜側(cè) 壁。以此可以形成用于形成島狀硅層的硬掩膜，及用于形成筒狀硅層的硬掩膜。且，依本發(fā)明前述的半導(dǎo)體器件制造方法中，還包括下列步驟形成作為輸出端子 的光刻膠層；蝕刻η型或無(wú)摻雜質(zhì)的硅層；形成輸出端子部；剝離光刻膠層；蝕刻氧化膜側(cè) 壁；蝕刻P型或無(wú)摻雜質(zhì)的硅層或蝕刻η型或無(wú)摻雜質(zhì)的硅層；以及形成島狀及筒狀硅層。 以此可形成輸出端子、島狀硅層、以及筒狀硅層。且，依本發(fā)明前述的半導(dǎo)體器件制造方法中，還包括下列步驟剝離氮化膜及氧化 膜；沉積氧化膜并蝕刻氧化膜，以形成后續(xù)注入離子時(shí)用于保護(hù)溝道的氧化膜側(cè)壁；形成 用于形成第一 η+型硅層及第二 η+型硅層的光刻膠層；注入砷，形成第一 η+型硅層及第二 η+型硅層，并剝離光刻膠層，以形成用于形成第一 P+型硅層及第二 P+型硅層的光刻膠層； 注入硼，形成第一 P+型硅層及第二 P+型硅層，剝離光刻膠層，并進(jìn)行熱處理。以此可形成 第一 η+型硅層、第二 η+型硅層、以及第二 P+型硅層。且，于本發(fā)明前述的半導(dǎo)體器件制造方法中，還包括下列步驟沉積氧化膜、予以 平坦化、以及回蝕刻(etchback)氧化膜；露出第一 η+型硅層及第二 ρ+型硅層；形成用于 蝕刻?hào)艠O形成部的氧化膜的光刻膠層；蝕刻?hào)艠O形成部的氧化膜；剝離光刻膠層；沉積氧 化鉿這種高導(dǎo)電體膜，即第一柵極絕緣膜；沉積氮化鈦及氮化鉭這種柵極電極并進(jìn)行平坦 化；沉積氮化膜；形成用于形成柵極墊的光刻膠層；蝕刻氮化膜；剝離光刻膠層；蝕刻?hào)艠O 電極；沉積氮化膜；蝕刻氮化膜；形成氮化膜側(cè)壁；以及蝕刻第一柵極絕緣膜。以此，可以形 成第一柵極絕緣膜及柵極電極。

且，于本發(fā)明前述的半導(dǎo)體器件制造方法中，還包括下列步驟形成用于蝕刻氧化 膜的光刻膠層；干蝕刻(dry etching)氧化膜；剝離光刻膠層；濕蝕刻氧化膜；露出第二 P+ 型硅層；沉積氮化膜；蝕刻氮化膜；形成氮化膜側(cè)壁；濕蝕刻氧化膜；露出第三η+型硅層； 沉積鎳或鈷這種金屬，并進(jìn)行熱處理；移除未反應(yīng)的金屬膜，以于第二 P+型硅層及該第三 η+型硅層側(cè)壁的一部分形成第一硅與金屬的化合物層；于第一 η+型硅層上部形成第二硅 及金屬的化合物層；以及于該第一 P+型硅層的上部形成第三硅與金屬的化合物層。以此， 可于第二 P+型硅層及第三η+型硅層側(cè)壁的一部分形成第一硅與金屬的化合物層，于第一 η+型硅層上部形成有第二硅與金屬的化合物層，并于第一 P+型硅層的上部形成有第三硅 與金屬的化合物層。且，于本發(fā)明前述的半導(dǎo)體器件制造方法中，包括下列步驟形成作為層間膜的氧 化膜；于第二硅及金屬的化合物層上、第三硅及金屬的化合物層上、以及該柵極電極上各 形成接觸導(dǎo)通孔；為露出第一硅及金屬化合物層，形成接觸導(dǎo)通孔；沉積鎢金屬，形成接觸 點(diǎn)；以及形成輸入端子、輸出端子、VSS電源線、以及VDD電源線。以此，可形成接觸點(diǎn)，并形 成輸入端子、輸出端子、VSS電源線、以及VDD電源線。


圖1為反向器的電路圖。圖2中(a)為本發(fā)明的半導(dǎo)體器件的平面示意圖；(b)為本發(fā)明的半導(dǎo)體器件的 X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件的Y-Y’剖面示意圖。圖3為圖2的Z位置的剖面平面圖。
圖4中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖5中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖6中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖7中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖(b)為本發(fā)明的半導(dǎo)體器 件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖8中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖9中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖10中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖11中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖。(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖12中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；圖12(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意 圖。圖13中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(c)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖14中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖15中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖16中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖17中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖18中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖19中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖20中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖21中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖22中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。
圖23中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖24中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖25中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖26中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(c)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。 圖27中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖28中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(c)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖29中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(c)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖30中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖31中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(c)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖32中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖33中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖34中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(c)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖35中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(c)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖36中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖37中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖38中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖39中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖40中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖41中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖42中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體器件制造例的x-x’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖43中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖44中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖45中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。 圖46中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖47中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖48中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖49中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖50中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖51中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖52中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖53中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(c)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖54中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。圖55中(a)為本發(fā)明的半導(dǎo)體器件制造例的平面示意圖；(b)為本發(fā)明的半導(dǎo)體 器件制造例的X-X’剖面示意圖；(C)為本發(fā)明的半導(dǎo)體器件制造例的Y-Y’剖面示意圖。其中，附圖標(biāo)記說(shuō)明如下101，118，119，127，202，205 氧化膜102第三η+型硅層103第二 η+型硅層104P型或無(wú)摻雜質(zhì)的硅層、島狀硅層105柵極絕緣膜106柵極電極107η型或無(wú)摻雜質(zhì)的硅層、筒狀硅層108第一 P+型硅層109第二 P+型硅層110第一硅與金屬的化合物層111第二硅與金屬的化合物層
112第三硅與金屬的化合物層113，114，122，124接觸點(diǎn)115,120氮化膜、氮化膜側(cè)壁116VSS 電源線 117VDD 電源線121第一 η+型硅層123輸入端子125輸出端子126，209，210，211氧化膜側(cè)壁128，203，206氮化膜129nMOS SGT130pMOS 晶體管208氧化膜201，204，207，212，213，214，215，216光刻膠層217，218，219，220導(dǎo)通孔
具體實(shí)施例方式本發(fā)明的半導(dǎo)體器件的平面示意圖各別表示于圖2的(a)、(b)、(c)中、以及圖3 中；圖2中(a)為平面圖，(b)為X-X’剖面圖，(c)為Y-Y’剖面圖，而圖3則為圖2中Z位 置的剖面平面圖。本實(shí)施例中，形成有環(huán)繞島狀硅層104周圍的第一柵極絕緣膜105、環(huán)繞第一柵極 絕緣膜105的柵極電極106、環(huán)繞柵極電極106的第二柵極絕緣膜105、環(huán)繞第二柵極絕緣 膜105的筒狀硅層107、設(shè)置于島狀硅層104上部的第一 η+型硅層121、設(shè)置于島狀硅層 104下部的第二 η+型硅層103、設(shè)置于筒狀硅層107上部的第一 ρ+型硅層108、設(shè)置于筒 狀硅層107下部的第二 ρ+型硅層109、形成于第二 η+型硅層103與第二 ρ+型硅層109下 部的第三η+型硅層102、形成于第二 ρ+型硅層109與第三η+型硅層102側(cè)壁的一部分的 第一硅與金屬的化合物層110、形成于第一 η+型硅層121上部的第二硅與金屬的化合物層 112、以及形成于第一 ρ+型硅層108上部的第三硅與金屬的化合物層111。由環(huán)繞于島狀硅層104的第一柵極絕緣膜105、環(huán)繞第一柵極絕緣膜105的柵極電 極106、設(shè)置于島狀硅層104上部的第一 η+型硅層121、以及設(shè)于島狀硅層104下部的第二 η+型硅層103形成nMOS SGT129，與由柵極電極106、環(huán)繞柵極電極106的第二柵極絕緣膜 105、環(huán)繞第二柵極絕緣膜105的筒狀硅層107、設(shè)置于筒狀硅層107上部的第一 ρ+型硅層 108、以及設(shè)置于筒狀硅層107下部的第二 ρ+型硅層109形成pMOS晶體管130。為連接?xùn)艠O電極106，形成有接觸點(diǎn)122 ；而為了連接于接觸點(diǎn)122，則形成有輸入 端子123。為連接第一硅與金屬的化合物層110，形成有接觸點(diǎn)124，而為連接于接觸點(diǎn)124， 則形成有輸出端子125。為了連接第三硅與金屬的化合物層112，形成有接觸點(diǎn)113，而為了 連接于接觸點(diǎn)113，則形成有VSS電源線116。為了連接于第二硅與金屬的化合物層111，形 成有接觸點(diǎn)114，而為了連接于接觸點(diǎn)114，則形成有VDD電源線117。氧化膜118形成作為 層間膜。
設(shè)定該筒狀半導(dǎo)體層107的內(nèi)周長(zhǎng)度為Wp、將該島狀半導(dǎo)體層104的外周長(zhǎng)度設(shè) 作為Wn時(shí)，則可使Wp ^ 2ffn,并讓pMOS晶體管的柵極寬度成為nMOS晶體管的柵極寬度的 兩倍。且，設(shè)該筒狀半導(dǎo)體層的內(nèi)徑為Rp、將該島狀半導(dǎo)體層的半徑設(shè)作為Rn時(shí)，則可使 Rp ^ 2R，并讓pMOS晶體管的柵極寬度成為nMOS晶體管的柵極寬度的兩倍。且，此時(shí)將該 筒狀半導(dǎo)體層的溝道長(zhǎng)度(channel length)設(shè)作為L(zhǎng)p、并定該島狀半導(dǎo)體層的溝道長(zhǎng)為 Ln時(shí)，優(yōu)選為L(zhǎng)p ^ Ln。以下請(qǐng)參照?qǐng)D4至圖55，為說(shuō)明本發(fā)明的半導(dǎo)體器件為形成其構(gòu)造的工藝的一例 子。又，在這些圖面中，對(duì)于同一組成要素標(biāo)示同一元件符號(hào)。圖4至圖55中，為說(shuō)明本發(fā) 明的半導(dǎo)體器件的制造例示意圖。(a)為平面圖、(b)為X-X’剖面圖、而(c)為Y-Y’剖面 圖。請(qǐng)參照?qǐng)D4，在氧化膜101上形成的ρ型或無(wú)摻雜質(zhì)的硅層104注入砷，以形成第 三η+型硅層102。請(qǐng)參照?qǐng)D5，形成用于形成η型的硅層的光刻膠層201 ；在使用無(wú)摻雜質(zhì)的硅層時(shí)， 則不需要此道工藝。請(qǐng)參照?qǐng)D6，注入磷以形成η型或無(wú)摻雜質(zhì)的硅層107 ；在使用無(wú)摻雜質(zhì)的硅層時(shí)， 則不需要此道工藝。請(qǐng)參照?qǐng)D7，將光刻膠層201剝離，并進(jìn)行熱處理；在使用無(wú)摻雜質(zhì)的硅層時(shí)，則不 需要此道工藝。請(qǐng)參照?qǐng)D8，沉積氧化膜202，并沉積氮化膜203。

請(qǐng)參照?qǐng)D9，形成用于形成島狀硅層的光刻膠層204。請(qǐng)參照?qǐng)D10，蝕刻氮化膜203及氧化膜202。請(qǐng)參照?qǐng)D11，剝離光刻膠層204。請(qǐng)參照?qǐng)D12，沉積氧化膜205 ；此時(shí)其氧化膜厚度優(yōu)選為與后續(xù)氧化膜蝕刻后，成 為有與氮化膜寬度相同的側(cè)壁的膜厚。請(qǐng)參照?qǐng)D13，刻蝕氧化膜205，以形成氧化膜側(cè)壁。此氧化膜的側(cè)壁后續(xù)將成為柵 極形成部。請(qǐng)參照?qǐng)D14，沉積氮化膜206，并形成氮化膜的側(cè)壁；此時(shí)，最好是使氮化膜的側(cè) 壁厚度后續(xù)經(jīng)過(guò)回蝕刻后成為與所希望的筒狀硅層有相同的厚度。請(qǐng)參照?qǐng)D15，對(duì)氮化膜206進(jìn)行蝕刻，以形成氮化膜側(cè)壁；此氮化膜側(cè)壁部后續(xù)將 成為筒狀硅層。請(qǐng)參照?qǐng)D16，形成供制作輸出端子的光刻膠層207。請(qǐng)參照?qǐng)D17，蝕刻η型或無(wú)摻雜質(zhì)的硅層107，以形成輸出端子部。請(qǐng)參照?qǐng)D18，剝離光刻膠層207。請(qǐng)參照?qǐng)D19，蝕科氧化膜205。請(qǐng)參照?qǐng)D20，刻蝕ρ型無(wú)摻雜質(zhì)的硅層104及η型或無(wú)摻雜質(zhì)的硅層107，以形成 島狀硅層104及筒狀硅層107。請(qǐng)參照?qǐng)D21，剝離氮化膜203，206，氧化膜202。請(qǐng)參照?qǐng)D22，沉積氧化膜208。請(qǐng)參照?qǐng)D23，蝕刻氧化膜208，并形成于后注入離子時(shí)保護(hù)溝道用的氧化膜側(cè)壁126,210,209,211ο請(qǐng)參照?qǐng)D24，形成供制作第一 η+型硅層及第二 η+型硅層用的光刻膠層212。請(qǐng)參照?qǐng)D25，注入砷，以形成第一 η+型硅層121及第二 η+型硅層103。請(qǐng)參照?qǐng)D26，剝離光刻膠層212。請(qǐng)參照?qǐng)D27，形成供制作第一 ρ+型硅層及第二 P+型硅層用的光刻膠層213。請(qǐng)參照?qǐng)D28，注入硼，以形成第一 ρ+型硅層108及第二 ρ+型硅層109。請(qǐng)參照?qǐng)D29，剝離光刻膠層213，并進(jìn)行熱處理。 請(qǐng)參照?qǐng)D30，對(duì)氧化膜進(jìn)行沉積、平坦化、以及回蝕刻，以露出第一 η+型硅層121 及第一 P+型硅層108 ；此時(shí)，形成筒狀硅層外側(cè)的氧化膜127及筒狀硅層內(nèi)側(cè)的氧化膜 119。請(qǐng)參照?qǐng)D31，形成有用于蝕刻?hào)艠O形成部的氧化膜的光刻膠層214。請(qǐng)參照?qǐng)D32，蝕刻?hào)艠O形成部的氧化膜。請(qǐng)參照?qǐng)D33，剝離光刻膠層214。請(qǐng)參照?qǐng)D34，將氧化鉿這種高界電體膜，即第一柵極絕緣膜105進(jìn)行沉積，并將氮 化鈦及氮化鉭這種柵極電極106進(jìn)行沉積并進(jìn)行平坦化。請(qǐng)參照?qǐng)D35，沉積氮化膜128。請(qǐng)參照?qǐng)D36，形成用于形成柵極墊的光刻膠層215。請(qǐng)參照?qǐng)D37，蝕刻氮化膜128。請(qǐng)參照?qǐng)D38，剝離光刻膠層215。請(qǐng)參照?qǐng)D39，蝕刻?hào)艠O電極106。請(qǐng)參照?qǐng)D40，沉積氮化膜115。請(qǐng)參照?qǐng)D41，蝕刻氮化膜115，以形成氮化膜側(cè)壁115。請(qǐng)參照?qǐng)D42，蝕刻第一柵極絕緣膜105。請(qǐng)參照?qǐng)D43，形成用于蝕刻氧化膜127的光刻膠層216。請(qǐng)參照?qǐng)D44，干蝕刻氧化膜127。請(qǐng)參照?qǐng)D45，剝離光刻膠層216。請(qǐng)參照?qǐng)D46，濕蝕刻氧化膜127，使第二 ρ+型硅層109露出。請(qǐng)參照?qǐng)D47，沉積氮化膜120。請(qǐng)參照?qǐng)D48，蝕刻氮化膜，以形成氮化膜側(cè)壁120。請(qǐng)參照?qǐng)D49，濕蝕刻氧化膜127，以露出第三η+型硅層102。請(qǐng)參照?qǐng)D50，沉積鎳或鈷這種金屬，并進(jìn)行熱處理，并移除未反應(yīng)的金屬膜，以于 該第二 P+型硅層109及該第三η+型硅層102側(cè)壁的一部分形成第一硅與金屬的化合物層 110、于該第一 η+型硅層121上部形成第二硅與金屬的化合物層112、以及于該第一 ρ+型硅 層108的上部形成第三硅與金屬的化合物層111。請(qǐng)參照?qǐng)D51，形成作為層間膜的氧化膜118。 請(qǐng)參照?qǐng)D52，于該第二硅及金屬的化合物層112上形成有接觸導(dǎo)通孔218、于該第 三硅及金屬的化合物層111上形成有接觸導(dǎo)通孔217、以及于該柵極電極106上形成導(dǎo)通孔 219。 請(qǐng)參照?qǐng)D53，為露出該第一硅及金屬的化合物層，形成接觸導(dǎo)通孔220。
請(qǐng)參照?qǐng)D54，沉積鎢金屬，以形成接觸點(diǎn)113，114，122，124。 請(qǐng)參照?qǐng)D55，形成輸入端子123、輸出端子125、VSS電源線116、以及VDD電源線 117。
權(quán)利要求
一種半導(dǎo)體器件，其特征在于，存在于第一島狀半導(dǎo)體層周圍上而至少與其一部分相接的第一柵極絕緣膜，該第一柵極絕緣膜與柵極電極的一面相接，而該柵極電極的另一面與第二柵極絕緣膜相接，該第二柵極絕緣膜至少與第二半導(dǎo)體層相接，且該半導(dǎo)體器件具備第一個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第一島狀半導(dǎo)體層的上部；第二個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于該第一島狀半導(dǎo)體層的下部；第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于第二半導(dǎo)體層的上部；以及第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于第二半導(dǎo)體層的下部。
2.一種半導(dǎo)體器件，其特征在于，具備第一柵極絕緣膜，環(huán)繞島狀半導(dǎo)體層的周圍；柵極電極，環(huán)繞該第一柵極絕緣膜的周圍；第二柵極絕緣膜，環(huán)繞該柵極電極的周圍；筒狀半導(dǎo)體層，環(huán)繞該第二柵極絕緣膜的周圍；第一個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的上部；第二個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部；第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的上部；以及第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部。
3.一種半導(dǎo)體器件，其特征在于，具備第一柵極絕緣膜，環(huán)繞島狀半導(dǎo)體層的周圍； 柵極電極，環(huán)繞該第一柵極絕緣膜的周圍； 第二柵極絕緣膜，環(huán)繞該柵極電極的周圍； 筒狀半導(dǎo)體層，環(huán)繞該第二柵極絕緣膜的周圍； 第一個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的上部； 第二個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部； 第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的上部； 第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部； 第三個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)于第二個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層及第二個(gè) 第二導(dǎo)電型高濃度半導(dǎo)體層的下部；第一半導(dǎo)體與金屬的化合物層，成形于第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層及第三個(gè)第 一導(dǎo)電型高濃度半導(dǎo)體層側(cè)壁的一部分；第二半導(dǎo)體與金屬的化合物層，成形于第一個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層的上部；以及第三半導(dǎo)體與金屬的化合物層，成形于第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層的上部。
4.一種半導(dǎo)體器件，其特征在于，具備第一柵極絕緣膜，環(huán)繞島狀半導(dǎo)體層的周圍； 柵極電極，環(huán)繞該第一柵極絕緣膜的周圍； 第二柵極絕緣膜，環(huán)繞該柵極電極的周圍； 筒狀半導(dǎo)體層，環(huán)繞該第二柵極絕緣膜的周圍； 第一 η+型半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的上部；第二 η+型半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部； 第一 P+型半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的上部；以及 第二 P+型半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部。
5.一種半導(dǎo)體器件，其特征在于，具備第一柵極絕緣膜，環(huán)繞島狀半導(dǎo)體層的周圍； 柵極電極，環(huán)繞該第一柵極絕緣膜的周圍； 第二柵極絕緣膜，環(huán)繞該柵極電極的周圍； 筒狀半導(dǎo)體層，環(huán)繞該第二柵極絕緣膜的周圍； 第一 η+型半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的上部； 第二 η+型半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部； 第一 P+型半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的上部； 第二 P+型半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部；第三η+型半導(dǎo)體層，設(shè)于第二 η+型半導(dǎo)體層及第二 P+型半導(dǎo)體層的下部； 第一半導(dǎo)體及金屬的化合物層，成形于第二 P+型半導(dǎo)體層及第三η+型半導(dǎo)體層側(cè)壁 的一部分；第二半導(dǎo)體及金屬的化合物層，成形于第一 η+型半導(dǎo)體層的上部；以及 第三半導(dǎo)體及金屬的化合物層，成形于第一 P+型半導(dǎo)體層的上部。
6.根據(jù)權(quán)利要求4或5所述的半導(dǎo)體器件，其特征在于，將該筒狀半導(dǎo)體層的內(nèi)周長(zhǎng)度 設(shè)作為Wp、并將該島狀半導(dǎo)體層的外周長(zhǎng)度設(shè)作為Wn時(shí)，Wp ^ 2Wn。
7.根據(jù)權(quán)利要求4或5所述的半導(dǎo)體器件，其特征在于，將該筒狀半導(dǎo)體層的內(nèi)徑設(shè)作 為Rp、并將該島狀半導(dǎo)體層的半徑設(shè)作為Rn時(shí)，Rp ^ 2Rn。
8.根據(jù)權(quán)利要求4或5所述的半導(dǎo)體器件，其特征在于，將該筒狀半導(dǎo)體層的溝道長(zhǎng)度 設(shè)作為L(zhǎng)p、并將該島狀半導(dǎo)體層的溝道長(zhǎng)度設(shè)作為L(zhǎng)n時(shí)，Lp ^ Ln。
9.根據(jù)權(quán)利要求4至8中任一所述的半導(dǎo)體器件，其特征在于，第一柵極絕緣膜為使 nMOS晶體管成為增強(qiáng)型的絕緣膜，而該nMOS晶體管為由環(huán)繞島狀半導(dǎo)體層的周圍的第一 柵極絕緣膜、圍繞第一柵極絕緣膜的周圍的柵極電極、設(shè)置于島狀半導(dǎo)體層上部的第一 η+ 型半導(dǎo)體層、以及設(shè)置于島狀半導(dǎo)體層下部的第二 η+型半導(dǎo)體層所構(gòu)成；而第二柵極絕緣膜為使PMOS晶體管成為增強(qiáng)型的絕緣膜，而該pMOS晶體管為由柵極電 極、環(huán)繞該柵極電極的周圍的第二柵極絕緣膜、環(huán)繞第二柵極絕緣膜的周圍的筒狀半導(dǎo)體 層、設(shè)置于筒狀半導(dǎo)體層上部的第一 P+型半導(dǎo)體層、以及設(shè)置于筒狀半導(dǎo)體層下部的第二 P+型半導(dǎo)體層所構(gòu)成；而柵極電極為由使nMOS晶體管以及pMOS晶體管成為增強(qiáng)型的材料所構(gòu)成的柵極電極。
10.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，半導(dǎo)體及金屬的化合物層為硅及 金屬的化合物層。
11.根據(jù)權(quán)利要求4至10中任一所述的半導(dǎo)體器件，其特征在于，島狀半導(dǎo)體層為島 狀的硅層；筒狀半導(dǎo)體層為筒狀的硅層；η+型半導(dǎo)體層為η+型硅層；以及P+型半導(dǎo)體層為 P+型硅層。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，島狀硅層為ρ型或無(wú)摻雜質(zhì)的島狀硅層，筒狀硅層則為η型或無(wú)摻雜質(zhì)的筒狀硅層。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件制造方法，其特征在于，形成于該氧化膜上的ρ 型或無(wú)摻雜質(zhì)的硅層注入有砷，以形成第三η+型硅層。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件制造方法，其特征在于，還包括下列步驟 形成用于形成η型硅層的光刻膠層；注入磷； 形成η型硅層； 剝離光刻膠層；以及 進(jìn)行熱處理。
15.根據(jù)權(quán)利要求13或14所述的半導(dǎo)體器件制造方法，其特征在于，還包括下列步驟沉積氧化膜； 沉積氮化膜；形成用于形成島狀硅層的光刻膠層；蝕刻氮化膜及氧化膜；形成用于形成島狀硅層的氮化膜硬掩膜；剝離光刻膠層；沉積該氧化膜并蝕刻氧化膜；形成后續(xù)形成柵極形成部的氧化膜側(cè)壁；沉積氮化膜并蝕刻氮化膜；以及形成后續(xù)形成筒狀硅層的氮化膜側(cè)壁。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件制造方法，其特征在于，還包括下列步驟 形成作為輸出端子的光刻膠層；蝕刻η型或無(wú)摻雜質(zhì)的硅層； 形成輸出端子部； 剝離光刻膠層； 蝕刻氧化膜側(cè)壁；蝕刻P型或無(wú)摻雜質(zhì)的硅層或蝕刻η型或無(wú)摻雜質(zhì)的硅層；以及 形成島狀及筒狀硅層。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件制造方法，其特征在于，還包括下列步驟 剝離氮化膜及氧化膜；沉積氧化膜并蝕刻氧化膜，以形成后續(xù)注入離子時(shí)用于保護(hù)溝道的氧化膜側(cè)壁； 形成用于形成第一 η+型硅層及第二 η+型硅層的光刻膠層；注入砷，形成第一 η+型硅層及第二 η+型硅層，并剝離光刻膠層，以形成用于形成第一 P+型硅層及第二 P+型硅層的光刻膠層；注入硼，形成第一 P+型硅層及第二 P+型硅層，剝離光刻膠層，并進(jìn)行熱處理。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件制造方法，其特征在于，還包括下列步驟 沉積氧化膜、予以平坦化、以及回蝕刻氧化膜；露出第一 η+型硅層及第二 P+型硅層；形成用于蝕刻?hào)艠O形成部的氧化膜的光刻膠層； 蝕刻?hào)艠O形成部的氧化膜； 剝離光刻膠層；沉積氧化鉿這種高導(dǎo)電體膜，即第一柵極絕緣膜； 沉積氮化鈦及氮化鉭這種柵極電極并進(jìn)行平坦化； 沉積氮化膜；形成用于形成柵極墊的光刻膠層； 蝕刻氮化膜； 剝離光刻膠層； 蝕刻?hào)艠O電極； 沉積氮化膜； 蝕刻氮化膜； 形成氮化膜側(cè)壁；以及 蝕刻第一柵極絕緣膜。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件制造方法，其特征在于，還包括下列步驟 形成用于蝕刻氧化膜的光刻膠層；干蝕刻氧化膜；剝離光刻膠層；濕蝕刻氧化膜；露出第二 P+型硅層；沉積氮化膜；蝕刻氮化膜；形成氮化膜側(cè)壁；濕蝕刻氧化膜；露出第三η+型硅層；沉積鎳或鈷這種金屬，并進(jìn)行熱處理；移除未反應(yīng)的金屬膜，以于第二 P+型硅層及第三η+型硅層側(cè)壁的一部分形成第一硅 與金屬的化合物層；于第一 η+型硅層上部形成第二硅及金屬的化合物層；以及 于該第一 P+型硅層的上部形成第三硅與金屬的化合物層。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件制造方法，其特征在于，還包括下列步驟 形成作為層間膜的氧化膜；于第二硅及金屬的化合物層上、第三硅及金屬的化合物層上、以及該柵極電極上各形 成接觸導(dǎo)通孔；為露出第一硅及金屬化合物層，形成接觸導(dǎo)通孔；沉積鎢金屬，形成接觸點(diǎn)；以及形成輸入端子、輸出端子、VSS電源線、以及VDD電源線。
全文摘要
本發(fā)明提供由一個(gè)島狀半導(dǎo)體構(gòu)成的反向器，并有關(guān)使用高密度環(huán)繞式柵極晶體管的互補(bǔ)金屬氧化物半導(dǎo)體反向器電路所構(gòu)成的半導(dǎo)體器件。該半導(dǎo)體器件具備第一柵極絕緣膜，環(huán)繞島狀半導(dǎo)體層的周圍；柵極電極，環(huán)繞第一柵極絕緣膜的周圍；第二柵極絕緣膜，環(huán)繞柵極電極的周圍；筒狀半導(dǎo)體層，環(huán)繞第二柵極絕緣膜的周圍；第一個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的上部；第二個(gè)第一導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于島狀半導(dǎo)體層的下部；第一個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的上部；以及第二個(gè)第二導(dǎo)電型高濃度半導(dǎo)體層，設(shè)置于筒狀半導(dǎo)體層的下部。
文檔編號(hào)H01L21/3115GK101847636SQ201010149459
公開(kāi)日2010年9月29日 申請(qǐng)日期2010年3月25日 優(yōu)先權(quán)日2009年3月25日
發(fā)明者中村廣記, 舛岡富士雄 申請(qǐng)人:日本優(yōu)尼山帝斯電子株式會(huì)社