專(zhuān)利名稱(chēng)：四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，尤指一種能防止焊料突出 (solder extrusion)的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法。
背景技術(shù)：
四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件為一種使芯片座和接腳底面外露于封裝膠體底部表面的封裝單元，一般采用表面耦接技術(shù)將封裝單元耦接至印刷電路板上，由此形成一特定功能的電路模塊。在表面耦接程序中，四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的芯片座和接腳直接焊接至印刷電路板上。舉例而言，第6，238，952,6, 261，864和6，306，685號(hào)美國(guó)專(zhuān)利揭露一種現(xiàn)有四方
平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，以下配合圖8，說(shuō)明現(xiàn)有四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法?，F(xiàn)有四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件8，包括以下構(gòu)件導(dǎo)線架81，具有芯片座811 和多個(gè)接腳813 ；芯片83，接置于該芯片座811上；多條焊線84，分別電性連接該芯片83和該多個(gè)接腳813 ；以及封裝膠體85，包覆該芯片83、該多條焊線84和該導(dǎo)線架81，但該導(dǎo)線架81的芯片座811和多個(gè)接腳813凸伸于該封裝膠體85外，其原因在于此類(lèi)四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件8的芯片座811和接腳813是由金屬載體直接蝕刻形成得到，雖然可以增加I/O數(shù)量，但該制造方法僅能提供較多的接腳數(shù)目，而無(wú)法形成復(fù)雜的導(dǎo)電跡線。如圖9A至圖9C，所示，第5830800和6635957號(hào)美國(guó)專(zhuān)利則揭露另一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法。首先在金屬載體90上電鍍形成多個(gè)接腳913，接腳913 具有金/鈀/鎳/鈀或鈀/鎳/金的金屬層。接著，依序在接腳913上接置芯片93 ；以焊線94電性連接芯片93與接腳913及形成封裝膠體95，之后在移除載體90后，在封裝膠體 95底面形成介電層96且該介電層96具有多個(gè)開(kāi)口 961，最后在該開(kāi)口 961中的接腳913 上布植焊球97。然而，因焊球97在金層或鈀層上的濕潤(rùn)能力(wetting ability)較佳，但介電層96與金層或鈀層的接合度較差，焊料容易滲入金層和介電層96的界面，產(chǎn)生焊料突出(S0lderextrUSi0n)962的缺陷現(xiàn)象，使得焊球無(wú)法形成，甚至造成相鄰焊球連接的電性短路問(wèn)題。不但影響后續(xù)的表面耦接(SMT)制造過(guò)程，增加制造方法時(shí)間及成本，亦降低產(chǎn)品良率。因此，如何解決上述焊料突出問(wèn)題，提升I/O數(shù)目，兼顧導(dǎo)電跡線的形成、產(chǎn)品良率及制造方法時(shí)間，并開(kāi)發(fā)新穎的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法，實(shí)為目前亟欲解決的課題。

發(fā)明內(nèi)容
鑒于以上所述背景技術(shù)的缺點(diǎn)，本發(fā)明提供一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法，包括提供一銅載體，該銅載體上形成芯片座及多個(gè)設(shè)于該芯片座周?chē)碾娦赃B接墊(I/O connection)；對(duì)該銅載體、芯片座及電性連接墊施加能量，從而使銅原子遷移及
4擴(kuò)散至該芯片座及電性連接墊的底部，以形成表面層；在該芯片座頂面上接置芯片；再以 輝線電性連接該芯片與各該電性連接墊；接著在該銅載體上形成封裝膠體，以包覆該芯片 座、電性連接墊、芯片及輝線；之后移除該銅載體，以露出該表面層；以及在該封裝膠體、芯 片座、電性連接墊及導(dǎo)電跡線底面形成介電層(dielectric layer)，且該介電層具有多個(gè) 開(kāi)ロ，外露出該表面層。另一方面，根據(jù)前述制造方法，本發(fā)明還提供一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件， 包括芯片座；多個(gè)設(shè)于該芯片座周?chē)碾娦赃B接墊；接置在該芯片座頂面上的芯片；多條 輝線，分別電性連接該芯片和該多個(gè)電性連接墊；封裝膠體，包覆該芯片座、電性連接墊、芯 片及該多條輝線，但外露出該芯片座和電性連接墊的底部；表面層，形成于該芯片座和電性 連接墊的底部上；介電層，形成于該封裝膠體及表面層底面，且該介電層具有多個(gè)外露出該 表面層的開(kāi)ロ。由上可知，本發(fā)明是在載體上形成芯片座和電性連接墊的方式，亦可滿足設(shè)置導(dǎo) 電跡線及提升I/O數(shù)目的需求。又，本發(fā)明的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法， 是通過(guò)施加能量使載體上的金屬原子遷移及擴(kuò)散至芯片座和電性連接墊底部，以形成表面 層，由于該表面層與介電層的接合度較佳，可防止輝料在回輝時(shí)滲入芯片座及電性連接墊 與介電層的界面的輝料突出缺陷，進(jìn)而提升產(chǎn)品良率。此外，本發(fā)明在制作封裝件過(guò)程中 通過(guò)施加能量的方式形成具有銅原子的表面層，無(wú)須使用程序繁復(fù)且耗費(fèi)成本的電鍍或溉 鍍，具有縮短制造方法時(shí)間及降低成本的優(yōu)點(diǎn)。


圖1至圖6是本發(fā)明的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法的示意圖，其中， 圖IA為圖IB虛線lA-lA的剖視圖，圖2B為圖2A的局部放大圖，圖2C為本發(fā)明形成有金 屬間化合物層的芯片座及電性連接墊仰視圖，圖2D為具有遮蔽圖案的載體俯視圖；圖7為本發(fā)明另一四方平面無(wú)導(dǎo)腳封裝件的剖面示意圖；圖8是顯示現(xiàn)有四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的示意圖；以及圖9A至圖9C’是顯示另一現(xiàn)有四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法的示 意圖，其中，圖9C’是圖9C的局部放大圖。主要元件符號(hào)說(shuō)明10銅載體90載體101遮蔽圖案111、811 芯片座113電性連接墊1131導(dǎo)電跡線12表面層13、83、93 芯片14、84、94 輝線15、85、95 封裝膠體16、96介電層
161、96117、976、7、8、981813、913962
開(kāi)口焊球
四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件導(dǎo)線架接腳焊料突出
具體實(shí)施例方式以下通過(guò)特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，所屬技術(shù)領(lǐng)域普通技術(shù)人員可由本說(shuō)明書(shū)所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。請(qǐng)參閱圖1至圖6，為本發(fā)明的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法的示意圖。如圖IA及圖IB所示，提供一銅載體10，以在該銅載體10上形成芯片座111及多個(gè)設(shè)于該芯片座111周?chē)碾娦赃B接墊113或輸入/輸出連接點(diǎn)(I/O connection)，且較佳地，如圖IB所示，至少部分該電性連接墊113延伸有導(dǎo)電跡線1131。該芯片座111及電性連接墊113可通過(guò)電鍍方式形成，且該芯片座111及電性連接墊113可為金/鈀/鎳/ 鈀、金/鎳/銅/鎳/銀、金/鎳/銅/銀、鈀/鎳/鈀、金/鎳/金或鈀/鎳/金等的多層金屬其中之一所構(gòu)成。且較佳地，該金層或鈀層位于芯片座111及電性連接墊113的底部 (指芯片座111以及電性連接墊113接觸該銅載體10的部位)。再參閱圖2A，對(duì)該銅載體10、芯片座111及電性連接墊113施加如熱能的能量，從而使銅原子遷移及擴(kuò)散至該芯片座111及電性連接墊113的底部，以在該芯片座111及電性連接墊113的底部的金層或鈀層中形成具有銅原子的表面層12。在此必須說(shuō)明的是部分芯片座111及電性連接墊113底部的金層或鈀層的原子亦可能向銅載體10遷移。如圖2B 所示，以金/鈀/鎳/鈀的多層金屬所構(gòu)成的芯片座111及電性連接墊113為例，因銅原子的遷移及擴(kuò)散，故會(huì)在部分金層的底部形成表面層12，且該芯片座111及電性連接墊113底部的金或鈀原子亦可能遷移及擴(kuò)散至銅載體10，故與芯片座111和電性連接墊113底部接觸的載體10部分亦可形成表面層12。其他適合施加的能量還包括電能、光能、磁能或離子束ο此外，該表面層12可遮覆住該芯片座111及電性連接墊113的全部或部分底部。 例如，如圖2C所示的芯片座及電性連接墊仰視圖，顯示芯片座111和電性連接墊113底部為金層的實(shí)施例，該表面層12遮覆住該芯片座111及電性連接墊113的金層的部分表面。如圖2D所示載體俯視圖，為得到此實(shí)施例，可在形成芯片座111和電性連接墊113 之前，在該銅載體10上預(yù)定的芯片座111和電性連接墊113處及對(duì)應(yīng)后續(xù)形成的介電層開(kāi)口位置設(shè)有遮蔽圖案101，以遮覆住該銅載體10的部分銅表面，從而在施加能量時(shí)避免銅原子遷移至遮蔽區(qū)域。參閱圖3，在該芯片座111頂面上接置芯片13，接著以焊線14電性連接該芯片13 與各個(gè)該電性連接墊113，之后再在該銅載體10上形成封裝膠體15，以包覆該芯片座111、 電性連接墊113、芯片13及焊線14。又參閱圖4，可采用蝕刻的方式移除該銅載體10，以露出該表面層12。由于表面層12與銅載體10的被蝕刻速率不同，因此，該表面層12可露出于該封裝膠體15底面。如圖5所示，在該封裝膠體15及芯片座111、電性連接墊113及導(dǎo)電跡線1131底面形成介電層16，且該介電層16具有多個(gè)開(kāi)口 161，外露出該表面層12，其中，表面層12使該芯片座111及電性連接墊113的底部不與介電層16接觸。如圖6所示，可還包括在該開(kāi)口 161中形成焊球17，并切割該封裝膠體以得到個(gè)別的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件6。本發(fā)明還提供一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件6，包括芯片座111、多個(gè)電性連接墊113、芯片13、多條焊線14、封裝膠體15、表面層12及介電層16。在一實(shí)施例中，本發(fā)明的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件還可包括多個(gè)焊球17，形成于該開(kāi)口 161中。所述多個(gè)電性連接墊113設(shè)于該芯片座111周?chē)?，且較佳地，至少部分該電性連接墊113延伸有導(dǎo)電跡線1131，而該芯片座111和多個(gè)電性連接墊113可包括選自金、鈀、銀、 銅及鎳所組成群組的一種或多種材質(zhì)，例如，金/鈀/鎳/鈀層依序組成或金/鎳/銅/鎳 /銀、金/鎳/銅/銀、鈀/鎳/鈀、金/鎳/金或鈀/鎳/金的多層金屬其中之一所構(gòu)成。 且較佳地，金層或鈀層是該芯片座111及電性連接墊113的底部。該芯片13接置在該芯片座111頂面上；多條焊線14分別電性連接該芯片13和該多個(gè)電性連接墊113 ；該封裝膠體15包覆該芯片座111、電性連接墊113、芯片13及該多條焊線14，但外露出該芯片座111和電性連接墊113的底部。該表面層12形成于該芯片座111和電性連接墊113的底部上，該表面層12因金屬原子的遷移及擴(kuò)散而形成，使得芯片座111和電性連接墊113部分底部形成表面層12。 且因制作封裝件時(shí)，與芯片座111和電性連接墊113底部接觸的銅載體10部分亦可形成表面層12，因此，該表面層12外露出于該封裝膠體15底面。而介電層16形成于該封裝膠體 15及表面層12底面，且該介電層16具有多個(gè)外露出該表面層12的開(kāi)口 161。在另一實(shí)施例中，該表面層12可遮覆住該芯片座111及電性連接墊113的全部或部分底部。例如，如圖2C所示的仰視圖，顯示芯片座111和電性連接墊113底部為金層的實(shí)施例，該表面層12遮覆住該芯片座111及電性連接墊113的金層的部分表面。而較佳的實(shí)施例則為，該表面層12形成于介電層16覆蓋芯片座111和電性連接墊113的區(qū)域，而未被表面層12遮蔽的部分則可對(duì)應(yīng)介電層16的開(kāi)口。換言之，所形成的表面層12使該芯片座111及電性連接墊113的底面不與該介電層16接觸。參閱圖7，顯示本發(fā)明另一四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件7，此實(shí)施例的半導(dǎo)體封裝件與前述者大致相同，其差異主要在于該表面層12遮覆住該芯片座111及電性連接墊 113的部分底面，且該芯片座111及電性連接墊113底部、表面層12及介電層16形成階梯狀結(jié)構(gòu)。在此實(shí)施例中，該階梯狀結(jié)構(gòu)提供較強(qiáng)韌的焊球接合強(qiáng)度，且同時(shí)避免焊料滲入芯片座及電性連接墊與介電層的界面，產(chǎn)生焊料突出的缺陷。綜上所述，本發(fā)明提供一種新穎的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法， 通過(guò)金屬原子的遷移及擴(kuò)散以在芯片座及電性連接墊底部形成表面層，該表面層與介電層的接合度較佳，可防止焊料在回焊時(shí)滲入芯片座及電性連接墊與介電層的界面的焊料突出缺陷，進(jìn)而提升產(chǎn)品良率。此外，本發(fā)明是在制作封裝件過(guò)程通過(guò)施加能量的方式形成表面層，無(wú)須使用程序繁復(fù)且耗費(fèi)成本的電鍍或?yàn)R鍍，具有縮短制造方法時(shí)間及降低成本的優(yōu)點(diǎn)ο 以上所述的具體實(shí)施例，僅用以例釋本發(fā)明的特點(diǎn)及功效，而不用以限定本發(fā)明的可實(shí)施范疇，在未脫離本發(fā)明上述的精神與技術(shù)范疇下，任何運(yùn)用本發(fā)明所揭示內(nèi)容而完成的等效改變及修飾，均仍應(yīng)為權(quán)利要求所涵蓋。
權(quán)利要求
1.一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法，包括提供銅載體，該銅載體上形成芯片座及多個(gè)設(shè)于該芯片座周?chē)碾娦赃B接墊； 對(duì)該銅載體、芯片座及電性連接墊施加能量，從而使銅原子遷移及擴(kuò)散至該芯片座及電性連接墊的底部，以形成表面層； 在該芯片座頂面上接置芯片； 以焊線電性連接該芯片與各個(gè)該電性連接墊；在該銅載體上形成封裝膠體，以包覆該芯片座、電性連接墊、芯片及焊線； 移除該銅載體，以露出該表面層；以及在該封裝膠體、芯片座、電性連接墊及導(dǎo)電跡線底面形成介電層，且該介電層具有多個(gè)開(kāi)口，外露出該表面層。
2.根據(jù)權(quán)利要求1所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法，還包括多個(gè)經(jīng)由各個(gè)該開(kāi)口與該外露的表面層電性連接的焊球。
3.根據(jù)權(quán)利要求1所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法，其中，該芯片座及該電性連結(jié)墊的底面是由金層或鈀層所構(gòu)成。
4.根據(jù)權(quán)利要求1所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法，其中，至少部分該電性連接墊延伸有導(dǎo)電跡線。
5.根據(jù)權(quán)利要求1所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法，其中，該表面層遮覆住該芯片座及電性連接墊的全部或部分底部。
6.根據(jù)權(quán)利要求1所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法，其中，所形成的表面層使該芯片座及電性連接墊的底部不與該介電層接觸。
7.根據(jù)權(quán)利要求1所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法，其中，該能量為熱能、電能、光能、磁能或離子束。
8.根據(jù)權(quán)利要求1所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法，其中，該銅載體上對(duì)應(yīng)該開(kāi)口位置具有遮蔽圖案，以遮覆住該銅載體的部分銅表面。
9.一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，包括 芯片座；多個(gè)設(shè)于該芯片座周?chē)碾娦赃B接墊； 芯片，接置在該芯片座頂面上；多條焊線，分別電性連接該芯片與和該多個(gè)電性連接墊；封裝膠體，包覆該芯片座、電性連接墊、芯片及該些焊線，但外露出該芯片座和電性連接墊的底部；表面層，形成在該芯片座和電性連接墊的底部上；介電層，形成于該封裝膠體及表面層底面，且該介電層具有多個(gè)外露出該表面層的開(kāi)
10.根據(jù)權(quán)利要求9所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，還包括多個(gè)經(jīng)由各個(gè)該開(kāi)口與該外露的表面層電性連接的焊球。
11.根據(jù)權(quán)利要求9所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，其中，該芯片座及該電性連結(jié)墊的底面是由金層或鈀層所構(gòu)成。
12.根據(jù)權(quán)利要求9所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，其中，至少部分該電性連接墊延伸有導(dǎo)電跡線。
13.根據(jù)權(quán)利要求9所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，其中，該表面層具有金及銅或鈀及銅。
14.根據(jù)權(quán)利要求9所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，其中，該表面層遮覆住該芯片座及電性連接墊的全部或部分底部。
15.根據(jù)權(quán)利要求14所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，其中，該表面層遮蔽該芯片座及電性連接墊的部分底部，且該芯片座及電性連接墊底部、表面層及介電層形成階梯狀結(jié)構(gòu)。
16.根據(jù)權(quán)利要求9所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，其中，所形成的表面層使該芯片座及電性連接墊的底部不與該介電層接觸。
17.根據(jù)權(quán)利要求9所述的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，其中，該表面層凸出于該封裝膠體底面。
全文摘要
本發(fā)明涉及一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制造方法。本發(fā)明提供了一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件，包括芯片座；多個(gè)設(shè)于該芯片座周?chē)碾娦赃B接墊；接置在該芯片座上的芯片；多條焊線；封裝膠體，包覆該芯片座、電性連接墊、芯片及該多條焊線，但外露出該芯片座和電性連接墊的底面；表面層，形成于該芯片座和電性連接墊的底面上；介電層，形成于該封裝膠體及表面層底面，且該介電層具有多個(gè)外露出該表面層的開(kāi)口，其中，該表面層與介電層的接合度較佳，可防止焊料在回焊時(shí)滲入芯片座及電性連接墊與介電層的界面的焊料突出缺陷，進(jìn)而提升產(chǎn)品良率。本發(fā)明還提供一種四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的制造方法。
文檔編號(hào)H01L21/48GK102208354SQ20101015499
公開(kāi)日2011年10月5日 申請(qǐng)日期2010年3月31日 優(yōu)先權(quán)日2010年3月31日
發(fā)明者林勇志, 湯富地, 魏慶全 申請(qǐng)人:矽品精密工業(yè)股份有限公司