專利名稱：：非易失性存儲器件的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及非易失性存儲器件，更具體地，涉及具有高集成度的三維結(jié)構(gòu)而不會增加單元陣列的尺寸的非易失性存儲器件。
背景技術(shù)：
：通常，非易失性存儲器件能夠電擦除數(shù)據(jù)并對數(shù)據(jù)編程，即使在它們的電源被中斷時也能保持它們所存儲的數(shù)據(jù)。因此，非易失性存儲器件被廣泛地用于各個領(lǐng)域。非易失性存儲器件包括各種類型的存儲單元晶體管，根據(jù)單元陣列結(jié)構(gòu)分為NAND型和NOR型。NAND型非易失性存儲器件具有高集成度的優(yōu)點，NOR型非易失性存儲器件具有高速的優(yōu)點。具體地，由于NAND型非易失性存儲器件具有串聯(lián)連接多個存儲單元晶體管的單元串結(jié)構(gòu)，所以其具有高集成度的優(yōu)點。另外，由于NAND型非易失性存儲器件采用同時改變存儲在多個存儲單元晶體管中的數(shù)據(jù)的操作方法，所以更新數(shù)據(jù)的速度與NOR型非易失性存儲器件相比較高。由于高集成度和更新數(shù)據(jù)的高速度，所以NAND型非易失性存儲器件主要用于需要大容量存儲器件的便攜式設(shè)備中，諸如數(shù)字照相機或MP3播放器。已經(jīng)進行了促進和改善NAND型非易失性存儲器件的優(yōu)點的研究，作為這些研究中的一部分，已經(jīng)開發(fā)了具有三維結(jié)構(gòu)的NAND型非易失性存儲器件。
發(fā)明內(nèi)容本發(fā)明構(gòu)思的示范性實施例提供了一種具有三維結(jié)構(gòu)的非易失性存儲器件。根據(jù)本發(fā)明構(gòu)思的一個方面，非易失性存儲器件可以包括單元陣列，具有三維地布置在半導(dǎo)體基板上的線狀的多個導(dǎo)電圖案，單元陣列彼此分離；半導(dǎo)體圖案，從半導(dǎo)體基板延伸以與導(dǎo)電圖案的側(cè)壁交叉；公共源極區(qū)，沿導(dǎo)電圖案延伸的方向設(shè)置在半導(dǎo)體圖案下部分之下的半導(dǎo)體基板中；第一雜質(zhì)區(qū)，設(shè)置在半導(dǎo)體基板中，使得第一雜質(zhì)區(qū)沿與導(dǎo)電圖案交叉的方向延伸以電連接公共源極區(qū)；以及第一接觸孔，暴露第一雜質(zhì)區(qū)的在分離的單元陣列之間的部分。在一個示范性實施例中，分離的單元陣列之間的距離大于分離的導(dǎo)電圖案之間的距離。在一個示范性實施例中，第一雜質(zhì)區(qū)的導(dǎo)電類型與公共源極區(qū)的導(dǎo)電類型相同。在一個示范性實施例中，非易失性存儲器件還包括填充第一接觸孔的接觸插塞；以及公共源極線，沿第一雜質(zhì)區(qū)延伸的方向或者與雜質(zhì)區(qū)交叉的方向設(shè)置，并電連接到接觸插塞。在一個示范性實施例中，非易失性存儲器件還包括第二雜質(zhì)區(qū)，第二雜質(zhì)區(qū)與第一雜質(zhì)區(qū)分離并設(shè)置在分離的單元陣列之間。第二雜質(zhì)區(qū)的導(dǎo)電類型與第一雜質(zhì)區(qū)的導(dǎo)電類型不同。在另一示范性實施例中，非易失性存儲器件還包括暴露部分第二雜質(zhì)區(qū)的第二接觸孔。本發(fā)明構(gòu)思的實施例還提供了具有三維結(jié)構(gòu)的另一非易失性存儲器件。根據(jù)本發(fā)明構(gòu)思的另一方面，非易失性存儲器件可以包括單元陣列，具有順序堆疊在半導(dǎo)體基板上的板狀的導(dǎo)電圖案，單元陣列彼此分離；半導(dǎo)體圖案，從半導(dǎo)體基板豎直延伸以穿透導(dǎo)電圖案；公共源極區(qū)，設(shè)置在半導(dǎo)體基板的整個表面上；以及第一接觸孔，暴露公共源極區(qū)在分離的單元陣列之間的部分。在一個示范性實施例中，導(dǎo)電圖案的每個區(qū)域隨著導(dǎo)電圖案從半導(dǎo)體基板沿堆疊方向延伸而減小。在一個示范性實施例中，非易失性存儲器件還包括接觸插塞，填充第一接觸孔；以及公共源極線，沿單元陣列延伸的方向或與單元陣列交叉的方向延伸，并電連接到接觸插塞。通過對本發(fā)明構(gòu)思的優(yōu)選方面的更具體的描述，如附圖所示，本發(fā)明構(gòu)思的上述和其它的特征以及優(yōu)點將更加明顯，在附圖中相同的附圖標(biāo)記在不同的視圖中指代相同的部件。附圖不一定按比例繪制，而是將重點放在示出本發(fā)明構(gòu)思的原理。在附圖中，為了清晰，夸大了層和區(qū)域的厚度。圖1是根據(jù)本發(fā)明構(gòu)思的示范性實施例的非易失性存儲器件的電路圖。圖2A和圖2E是示出根據(jù)本發(fā)明構(gòu)思的示范性實施例的非易失性存儲器件的俯視平面圖。圖2B、圖2C和圖2D是分別沿圖2A的線I-IMl-II^PIII-III，剖取的截面圖。圖3A和圖3D是示出根據(jù)本發(fā)明構(gòu)思的另一示范性實施例的非易失性存儲器件的俯視平面圖。圖3B和圖3C是分別沿圖3A的線IV-IV’和V_V，剖取的截面圖。圖4是示出包括根據(jù)本發(fā)明構(gòu)思示范性實施例的非易失性存儲器件的存儲系統(tǒng)的示例的框圖。圖5是示出包括根據(jù)本發(fā)明構(gòu)思示范性實施例的非易失性存儲器件的存儲卡的示例的框圖。圖6是示出包括根據(jù)本發(fā)明構(gòu)思示范性實施例的非易失性存儲器件的數(shù)據(jù)處理系統(tǒng)的示例的框圖。具體實施例方式下面將參照附圖更具體地描述本發(fā)明構(gòu)思的優(yōu)選實施例。然而，本發(fā)明構(gòu)思的實施例可以以不同的形式實施而不應(yīng)被解釋為限于這里闡述的實施例。而是，提供這些實施例使得本公開透徹和完整，并將本發(fā)明構(gòu)思的范圍充分傳達給本領(lǐng)域技術(shù)人員。相同的附圖標(biāo)記始終指代相同的元件。這里所用的術(shù)語僅僅是為了描述特定實施例，并非要限制本發(fā)明構(gòu)思。如這里所用，單數(shù)形式也旨在包括復(fù)數(shù)形式，除非上下文另有明確表述。還應(yīng)當(dāng)理解，當(dāng)在此說明書中使用時，術(shù)語“包括”和/或“包含”指定了所述特征、區(qū)域、整體、步驟、操作、元件和/或組件的存在，但并不排除一個或多個其它特征、區(qū)域、整體、步驟、操作、元件、組件和/或其組合的存在或增加。在附圖中，為了清晰，夸大了層和區(qū)域的厚度。還應(yīng)當(dāng)理解，當(dāng)元件諸如層、區(qū)域或基板被稱為在另一元件“上”時，它可以直接在另一元件上或者還可以存在插入的元件或?qū)?。本發(fā)明構(gòu)思的實施例可以參照截面圖來描述，這些圖為本發(fā)明構(gòu)思理想化實施例的示意圖。因而，舉例來說，由制造技術(shù)和/或公差引起的插圖形狀的變化是可能發(fā)生的。因此，本發(fā)明的實施例不應(yīng)被解釋為僅限于此處示出的區(qū)域的特定形狀，而是包括由例如制造引起的形狀偏差在內(nèi)。例如，圖示為矩形的區(qū)域可以具有圓形或彎曲的特征。因此，附圖所示的區(qū)域?qū)嵸|(zhì)上是示意性的，并非要限制本發(fā)明構(gòu)思的范圍。圖1是根據(jù)本發(fā)明構(gòu)思的示范性實施例的非易失性存儲器件的電路圖。參照圖1，根據(jù)本發(fā)明構(gòu)思的實施例的非易失性存儲器件包括單元陣列，該單元陣列包括多個串STR。單元陣列包括位線BL1-BL3、字線WL1-WL4、上選擇線USL1-USL3、下選擇線LSL和公共源極線CSL。單元陣列包括在位線BL1-BL3與公共源極線CSL之間的多個串STR。每個串STR包括上選擇晶體管UST、下選擇晶體管LST以及串聯(lián)連接在上選擇晶體管UST與下選擇晶體管LST之間的多個存儲單元晶體管MC。上選擇晶體管UST的漏極連接到位線BL1-BL3，下選擇晶體管LST的源極連接到公共源極線CSL。公共源極線CSL是下選擇晶體管LST共同連接到的線。此外，上選擇晶體管UST連接到上選擇線USL1-USL3，下選擇晶體管LST連接到下選擇線LSL。存儲單元晶體管MC連接到字線WL1-WL4。單元陣列三維地布置，串STR具有其中存儲單元晶體管MC沿Z軸方向彼此串聯(lián)連接的結(jié)構(gòu)，該Z軸方向垂直于X-Y平面且平行于基板的上表面。因而，上選擇晶體管UST和下選擇晶體管LST的溝道以及存儲單元晶體管MC的溝道可以垂直布置在X-Y平面。在具有三維結(jié)構(gòu)的非易失性存儲器件中，m個存儲單元可以被提供給每個X-Y平面，具有m個存儲單元的X-Y平面可以沿Z軸方向堆疊η次。這里，m和η是自然數(shù)。圖2Α和圖2Ε是示出根據(jù)本發(fā)明構(gòu)思的示范性實施例的非易失性存儲器件的俯視平面圖。圖2Β、圖2C和圖2D是分別沿圖2Α的線1-1’、11-11’和III-III’剖取的截面圖。參照圖2Α至圖2Ε，彼此分離的第一單元陣列130a和第二單元陣列130b可以設(shè)置在半導(dǎo)體基板110上。第一單元陣列130a和第二單元陣列130b可以是絕緣層和導(dǎo)電層交替設(shè)置在半導(dǎo)體基板110上的結(jié)構(gòu)。更具體地，絕緣層包括線狀的絕緣層圖案120，導(dǎo)電層包括線狀的柵極電極130(例如字線)。絕緣層圖案120和柵極電極130交替堆疊在半導(dǎo)體基板110上以形成線狀的堆疊結(jié)構(gòu)。絕緣層圖案120和柵極電極130可以設(shè)置為在同一層上彼此分離開。也就是，柵極電極130可以三維地布置在半導(dǎo)體基板110上。三維地布置在半導(dǎo)體基板110上的柵極電極130可以是例如通過外延生長工藝形成的多晶半導(dǎo)體層。備選地，柵極電極130可以是例如通過電鍍工藝形成的金屬層。其中絕緣層圖案120和柵極電極130交替堆疊的堆疊結(jié)構(gòu)的第一側(cè)壁可以對稱地設(shè)置為彼此分離開。也就是，相鄰的堆疊結(jié)構(gòu)的第一側(cè)壁可以布置成彼此面對。半導(dǎo)體圖案140(其被設(shè)置為溝道)設(shè)置在絕緣層圖案120和柵極電極130交替堆疊的堆疊結(jié)構(gòu)的第一側(cè)壁之間。半導(dǎo)體圖案140沿垂直于半導(dǎo)體基板110的方向延伸，多個柵極電極130與每個半導(dǎo)體圖案140的側(cè)壁交叉。沿垂直于半導(dǎo)體基板110的方向延伸的半導(dǎo)體圖案140電連接到與柵極電極130交叉的位線170。位線170可以與半導(dǎo)體圖案140的上表面直接接觸，或者可以通過位線接觸(bitlinecontact)160電連接到半導(dǎo)體圖案140。在所示區(qū)域外面的第一單元陣列130a和第二單元陣列130b可以具有絕緣層圖案120和柵極電極130沿第一單元陣列130a和第二單元陣列130b的延伸方向以階梯形狀堆疊的結(jié)構(gòu)。階梯形狀的結(jié)構(gòu)可以用于獲得將字線選擇線(wordlineselectionline)電連接到每個柵極電極130所用的空間。絕緣層150可以設(shè)置在絕緣層圖案120和柵極電極130交替堆疊的堆疊結(jié)構(gòu)的第二側(cè)壁之間。此外，絕緣層150可以設(shè)置在彼此分離開的第一單元陣列130a和第二單元陣列130b之間。盡管在附圖中沒有示出，但是如果半導(dǎo)體圖案150被較薄地設(shè)置在堆疊結(jié)構(gòu)的第一側(cè)壁之間使得兩個半導(dǎo)體圖案被設(shè)置成溝道，則絕緣層可以設(shè)置在兩個半導(dǎo)體圖案之間。電荷存儲層(未示出)可以設(shè)置在半導(dǎo)體圖案140和柵極電極130的第一側(cè)壁之間。電荷存儲層可以包括電荷隧穿層、電荷俘獲層(chargetrappinglayer)和電荷阻擋層。電荷隧穿層可以與用作溝道的半導(dǎo)體圖案140接觸，電荷阻擋層可以與柵極電極130接觸。公共源極區(qū)112可以沿柵極電極130延伸的方向設(shè)置在半導(dǎo)體圖案140下方的半導(dǎo)體基板110中。也就是，公共源極區(qū)112可以沿水平于半導(dǎo)體基板110的方向設(shè)置在彼此分離開的柵極電極130之間。因而，公共源極區(qū)112可以不提供給整個半導(dǎo)體基板110，而是提供給部分半導(dǎo)體基板110。公共源極線跨接區(qū)(commonsourcelinestrappingregion)113可以設(shè)置在半導(dǎo)體基板110中，并沿與柵極電極130交叉的方向延伸以將公共源極區(qū)112彼此電連接。公共源極線跨接區(qū)113的導(dǎo)電類型可以與公共源極區(qū)112相同。因此，公共源極區(qū)112通過公共源極線跨接區(qū)113彼此電連接，從而公共源極區(qū)112可以通過施加到公共源極線跨接區(qū)113的電壓而被同時操作。阱區(qū)114可以設(shè)置在半導(dǎo)體基板110的與公共源極區(qū)112分離開且設(shè)置在彼此分離開的第一單元陣列130a和第二單元陣列130b之間的部分中。阱區(qū)114可以具有與公共源極線跨接區(qū)113不同的導(dǎo)電類型。向彼此分離開的第一單元陣列130a和第二單元陣列130b之間的半導(dǎo)體基板110提供接觸孔190，接觸孔190暴露每個公共源極線跨接區(qū)113的一部分和部分阱區(qū)114。第一單元陣列130a和第二單元陣列130b之間分離的距離可以大于線狀的堆疊結(jié)構(gòu)之間分離的距離。因而，可以獲得足夠的用于形成接觸孔190的工藝余量(processmargin)。設(shè)置填充接觸孔190的接觸插塞191。公共源極線170S和阱線170W可以設(shè)置在接觸插塞191上，公共源極線170S和阱線170W電連接到接觸插塞191并沿主軸方向走線，該主軸方向是公共源極線跨接區(qū)113的延伸方向。公共源極線170S和阱線170W可以設(shè)置成平行于位線170。因而，位線170、公共源極線170S和阱線170W可以通過一個工藝形成。備選地，公共源極線170S和阱線170W可以設(shè)置在接觸插塞191上，并且它們平行于柵極電極130的延伸方向并電連接到接觸插塞191(見圖2E)。在該備選的實施例中，沿主軸方向走線的公共源極線170S和阱線170W可以不提供，或者為了制造工藝的便利，沿主軸方向走線的公共源極線170S和阱線170W可以設(shè)置為虛設(shè)位線(dummybitline)，其中主軸方向是上述公共源極線跨接區(qū)113的延伸方向。圖3A和圖3D是示出根據(jù)本發(fā)明構(gòu)思的另一示范性實施例的非易失性存儲器件的俯視平面圖。圖3B和圖3C是分別沿圖3A的線IV-IV’和V-V’剖取的截面圖。參照圖3A至圖3D，彼此分離開的第一單元陣列230a和第二單元陣列230b可以設(shè)置在半導(dǎo)體基板210上。第一單元陣列230a和第二單元陣列230b可以是絕緣層和導(dǎo)電層交替堆疊在半導(dǎo)體基板210上的結(jié)構(gòu)。更具體地，絕緣層包括絕緣層圖案220，導(dǎo)電層包括板狀的字線230。絕緣層圖案220和字線230交替地堆疊在半導(dǎo)體基板110上以形成板狀的堆疊結(jié)構(gòu)。也就是，字線230可以三維地布置在半導(dǎo)體基板210上。三維地布置在半導(dǎo)體基板210上的字線230可以是例如通過外延生長工藝形成的多晶半導(dǎo)體層。備選地，字線230可以是例如通過電鍍工藝形成的金屬層。在所示區(qū)域外面的第一單元陣列230a和第二單元陣列230b可以具有絕緣層圖案220和字線230沿第一單元陣列230a和第二單元陣列230b的延伸方向以階梯形狀堆疊的結(jié)構(gòu)。階梯形狀的結(jié)構(gòu)可以用于獲得將字線選擇線電連接到每條字線230的空間。因此，字線230的每個區(qū)域可以隨著字線230沿堆疊方向從半導(dǎo)體基板210延伸而變窄。半導(dǎo)體圖案265為從半導(dǎo)體基板210垂直延伸穿透字線230的溝道而提供，半導(dǎo)體圖案265可以提供到字線230沿堆疊方向重疊的位置處。半導(dǎo)體圖案265電連接到與字線230交叉的位線270。位線270可以與半導(dǎo)體圖案265的上表面直接接觸，或者可以通過位線接觸電連接到半導(dǎo)體圖案265。絕緣層250可以設(shè)置在彼此分離開的第一單元陣列230a和第二單元陣列230b之間。盡管在附圖中沒有示出，但是如果半導(dǎo)體圖案265被較薄地提供到被穿透的字線230內(nèi)側(cè)以具有圓柱形狀，絕緣層也可以被設(shè)置到半導(dǎo)體圖案265的內(nèi)側(cè)。電荷存儲層(未示出)可以設(shè)置在半導(dǎo)體圖案265與字線230之間。電荷存儲層可以包括電荷隧穿層、電荷俘獲層和電荷阻擋層。電荷隧穿層與半導(dǎo)體圖案265接觸，電荷阻擋層與字線230接觸。公共源極區(qū)212可以設(shè)置在半導(dǎo)體基板210的整個表面上。提供接觸孔290，接觸孔290暴露公共源極區(qū)212的設(shè)置在第一單元陣列230a與第二單元陣列230b之間的半導(dǎo)體基板210上的部分。設(shè)置填充接觸孔290的接觸插塞291。公共源極線270S可以設(shè)置在接觸插塞291上，公共源極線270S電連接到接觸插塞291并沿與第一單元陣列230a和第二單元陣列230b交叉的方向走線。公共源極線270S可以被設(shè)置成平行于位線270。因而，位線270和公共源極線270S可以通過一個工藝形成。備選地，公共源極線270S可以設(shè)置在接觸插塞291上，平行于字線230的延伸方向并電連接到接觸插塞291(見圖3D)。在該備選實施例中，可以不提供沿與上述第一單元陣列230a和第二單元陣列230b交叉的方向走線的公共源極線270S，或者為了制造工藝的便利，沿與上述第一單元陣列230a和第二單元陣列230b交叉的方向走線的公共源極線270S可以被設(shè)置為虛設(shè)位線。根據(jù)本發(fā)明構(gòu)思的實施例，具有三維結(jié)構(gòu)的非易失性存儲器件的字線可以通過利用彼此分離的單元陣列之間的用于跨接公共源極區(qū)和/或阱區(qū)的空間而形成為沒有斷開。因此，與用于跨接具有常規(guī)三維結(jié)構(gòu)的公共源極區(qū)和阱區(qū)的工藝及空間相比，根據(jù)本發(fā)明構(gòu)思要求更簡單的工藝和更小的空間。此外，由于在彼此分離開的單元陣列之間的預(yù)定分離空間用作跨接區(qū)，所以在具有更多單元堆疊的三維結(jié)構(gòu)的非易失性存儲器件中需要相同的空間，從而增加單元密度。圖4是示出包括根據(jù)本發(fā)明構(gòu)思示范性實施例的非易失性存儲器件的存儲系統(tǒng)的示例的框圖。參照圖4，存儲系統(tǒng)1100可以應(yīng)用到例如個人數(shù)字助理(PDA)、便攜式計算機、網(wǎng)絡(luò)寫字板(webtablet)、無線電話、移動電話、數(shù)字音樂播放器、存儲卡或能在無線環(huán)境中發(fā)送和/或接收數(shù)據(jù)的所有設(shè)備。存儲系統(tǒng)1100包括控制器1110、輸入/輸出器件1120(諸如鍵板、鍵盤和顯示器)、存儲器1130、接口1140和總線1150。存儲器1130和接口1140通過總線1150彼此通訊?？刂破?110包括微處理器、數(shù)字信號處理器、微控制器或與微處理器、數(shù)字信號處理器和微控制器類似的其它處理器件。存儲器1130可以用于存儲被控制器1110執(zhí)行的指令。輸入/輸出器件1120能夠接收來自存儲系統(tǒng)1100外部的數(shù)據(jù)或?qū)?shù)據(jù)發(fā)送到存儲系統(tǒng)1100的外部。例如，輸入/輸出器件1120可以包括鍵盤、鍵板或顯示器。存儲器1130包括如結(jié)合圖2A-2D和圖3A-3C所述的根據(jù)本發(fā)明構(gòu)思示范性實施例的非易失性存儲器件。存儲器1130還可以包括不同類型的存儲器，例如能隨機存取數(shù)據(jù)的非易失性存儲器和各種其它類型的存儲器。接口1140將數(shù)據(jù)發(fā)送到通訊網(wǎng)絡(luò)或接收來自通訊網(wǎng)絡(luò)的數(shù)據(jù)。圖5是示出包括根據(jù)本發(fā)明構(gòu)思示范性實施例的非易失性存儲器件的存儲卡的示例的框圖。參照圖5，根據(jù)本發(fā)明構(gòu)思，用于支持大量數(shù)據(jù)的存儲容量的存儲卡1200裝配有閃速存儲器1210。閃速存儲器1210包括如結(jié)合圖2A-2D和圖3A-3C所述的根據(jù)本發(fā)明構(gòu)思示范性實施例的非易失性存儲器件。存儲卡1200包括控制主機和閃速存儲器1210之間的所有數(shù)據(jù)交換的存儲控制器1220。靜態(tài)隨機存取存儲器(SRAM)1221用作中央處理器(CPU)1222的操作存儲器。主機接口(I/F)1223包括連接到存儲卡1200的主機的數(shù)據(jù)交換協(xié)議。糾錯碼(ECC)塊1224檢測并校正包括在從具有多位特性的閃速存儲器1210讀取的數(shù)據(jù)中的錯誤。存儲接口1225與閃速存儲器1210交互(interface)。中央處理器(CPU)1222執(zhí)行用于存儲控制器1220的數(shù)據(jù)交換的所有控制操作。盡管在附圖中沒有示出，但是存儲卡1200還可以包括用于存儲與主機交互的代碼數(shù)據(jù)的只讀存儲器(ROM)。根據(jù)本發(fā)明構(gòu)思的閃速存儲器1210、存儲卡1200或存儲系統(tǒng)，可以通過具有虛設(shè)單元的改善擦除特性的閃速存儲器而提供具有高可靠性的存儲系統(tǒng)。具體地，本發(fā)明構(gòu)思的閃速存儲器可以被提供給諸如固態(tài)盤(SSD)的存儲系統(tǒng)。在該情形下，具有高可靠性的存儲系統(tǒng)可以通過去除由虛設(shè)單元導(dǎo)致的讀錯誤(readerror)而實現(xiàn)。圖6是示出包括根據(jù)本發(fā)明構(gòu)思示范性實施例的非易失性存儲器件的數(shù)據(jù)處理系統(tǒng)的示例的框圖。參照圖6，本發(fā)明構(gòu)思的閃速存儲系統(tǒng)1310構(gòu)建于諸如移動設(shè)備或桌上計算機的數(shù)據(jù)處理系統(tǒng)1300中。根據(jù)本發(fā)明構(gòu)思的數(shù)據(jù)處理系統(tǒng)1300包括閃速存儲系統(tǒng)1310、調(diào)制解調(diào)器1320、中央處理器1330、RAM1340和電連接到系統(tǒng)總線1360的用戶接口1350。閃速存儲系統(tǒng)1310可以與以上結(jié)合圖4和圖5所述的存儲系統(tǒng)或閃速存儲系統(tǒng)相同的方式構(gòu)成。閃速存儲系統(tǒng)1310存儲被中央處理器1330處理的數(shù)據(jù)或從外部接收的數(shù)據(jù)。在該情形下，數(shù)據(jù)處理系統(tǒng)1300能夠在閃速存儲系統(tǒng)1310中穩(wěn)定地存儲大量數(shù)據(jù)。隨著穩(wěn)定性增加，閃速存儲系統(tǒng)1310能夠減少在糾錯中需要的資源，從而提供到數(shù)據(jù)處理系統(tǒng)1300的高速數(shù)據(jù)交換功能。盡管在附圖中沒有示出，但是數(shù)據(jù)處理系統(tǒng)1300還可以包括應(yīng)用芯片組(applicationchipset)、圖像信號處理器(ISP)、輸入/輸出器件等。根據(jù)本發(fā)明構(gòu)思的閃速存儲器或存儲系統(tǒng)可以通過各種類型的封裝來安裝，諸如層疊封裝(PoP)、球柵陣列(BGA)、芯片級封裝(CSP)、帶引線的塑料芯片載體(PLCC)、塑料雙列直插式封裝(PDIP)、窩伏爾組件式管芯(dieinwafflepack)、晶圓式管芯(dieinwaferform)、板上芯片(COB)、陶瓷雙列直插封裝(CERDIP)、塑料四方扁平封裝(MQFP)J^四方扁平封裝(TQFP)、小外形集成電路(SOIC)、窄間距小外形封裝(SSOP)、薄小外形封裝(TSOP)、薄四方扁平封裝(TQFP)、系統(tǒng)級封裝(SIP)、多芯片封裝(MCP)、晶圓級制造封裝(wafer-levelfabricatedpackage,WFP)和晶圓級處理堆疊封裝(WSP)。如上所述，單元陣列彼此分離以提供用于跨接公共源極區(qū)和/或阱區(qū)的空間，從而具有三維結(jié)構(gòu)的非易失性存儲器件的字線能夠形成為沒有斷開。因而，可以提供包括非易失性存儲器件的半導(dǎo)體器件，該非易失性存儲器件具有高集成度的三維結(jié)構(gòu)而不增加單元陣列的尺寸。以上公開的主題應(yīng)被認為是示意性的，而不是限制性的，附加的權(quán)利要求書旨在覆蓋落在本發(fā)明構(gòu)思的真實精神和范圍內(nèi)的所有這種變型、改善和其它實施例。因而，對于法律允許的最大范圍，本發(fā)明構(gòu)思的范圍由權(quán)利要求書及其等同物的最寬可允許解釋來確定，而不受前述具體描述的限制或約束。本申請要求于2009年4月10日提交的韓國專利申請No.10-2009-0031368的優(yōu)選權(quán)，其全部內(nèi)容通過引入結(jié)合于此。權(quán)利要求一種非易失性存儲器件，包括單元陣列，具有三維地布置在半導(dǎo)體基板上的線狀的多個導(dǎo)電圖案，所述單元陣列彼此分離；半導(dǎo)體圖案，從所述半導(dǎo)體基板延伸以與所述導(dǎo)電圖案的側(cè)壁交叉；公共源極區(qū)，沿所述導(dǎo)電圖案延伸的方向設(shè)置在所述半導(dǎo)體圖案下部分之下的所述半導(dǎo)體基板中；第一雜質(zhì)區(qū)，設(shè)置在所述半導(dǎo)體基板中，其中所述第一雜質(zhì)區(qū)沿與所述導(dǎo)電圖案交叉的方向延伸以電連接所述公共源極區(qū)；以及第一接觸孔，暴露所述第一雜質(zhì)區(qū)的在分離的單元陣列之間的部分。2.根據(jù)權(quán)利要求1所述的非易失性存儲器件，其中所述分離的單元陣列之間的距離大于分離的導(dǎo)電圖案之間的距離。3.根據(jù)權(quán)利要求1所述的非易失性存儲器件，其中所述第一雜質(zhì)區(qū)的導(dǎo)電類型與所述公共源極區(qū)的導(dǎo)電類型相同。4.根據(jù)權(quán)利要求1所述的非易失性存儲器件，還包括填充所述第一接觸孔的接觸插塞；以及公共源極線，沿所述第一雜質(zhì)區(qū)延伸的方向或者與該雜質(zhì)區(qū)交叉的方向設(shè)置，并電連接到所述接觸插塞。5.根據(jù)權(quán)利要求1所述的非易失性存儲器件，還包括第二雜質(zhì)區(qū)，所述第二雜質(zhì)區(qū)與所述第一雜質(zhì)區(qū)分離并設(shè)置在所述分離的單元陣列之間，其中所述第二雜質(zhì)區(qū)的導(dǎo)電類型與所述第一雜質(zhì)區(qū)的導(dǎo)電類型不同。6.根據(jù)權(quán)利要求5所述的非易失性存儲器件，還包括暴露部分所述第二雜質(zhì)區(qū)的第二接觸孔。7.一種非易失性存儲器件，包括單元陣列，具有順序堆疊在半導(dǎo)體基板上的板狀的導(dǎo)電圖案，所述單元陣列彼此分罔；半導(dǎo)體圖案，從所述半導(dǎo)體基板豎直延伸以穿透所述導(dǎo)電圖案；公共源極區(qū)，設(shè)置在所述半導(dǎo)體基板的整個表面上；以及第一接觸孔，暴露所述公共源極區(qū)的在分離的單元陣列之間的部分。8.根據(jù)權(quán)利要求7所述的非易失性存儲器件，其中所述導(dǎo)電圖案的每個區(qū)域隨著所述導(dǎo)電圖案從所述半導(dǎo)體基板沿堆疊方向延伸而減小。9.根據(jù)權(quán)利要求7所述的非易失性存儲器件，還包括接觸插塞，填充所述第一接觸孔；以及公共源極線，沿所述單元陣列延伸的方向或與所述單元陣列交叉的方向延伸，并電連接到所述接觸插塞。全文摘要本發(fā)明提供一種具有三維結(jié)構(gòu)的非易失性存儲器件。該非易失性存儲器件可以包括單元陣列，具有三維地布置在半導(dǎo)體基板上的線狀的多個導(dǎo)電圖案，單元陣列彼此分離；半導(dǎo)體圖案，從半導(dǎo)體基板延伸以與導(dǎo)電圖案的側(cè)壁交叉；公共源極區(qū)，沿導(dǎo)電圖案延伸的方向設(shè)置在半導(dǎo)體圖案下部分之下的半導(dǎo)體基板中；第一雜質(zhì)區(qū)，設(shè)置在半導(dǎo)體基板中，使得第一雜質(zhì)區(qū)沿與導(dǎo)電圖案交叉的方向延伸以電連接公共源極區(qū)；以及第一接觸孔，暴露第一雜質(zhì)區(qū)的在分離的單元陣列之間的部分。文檔編號H01L27/115GK101859778SQ201010163558公開日2010年10月13日申請日期2010年4月12日優(yōu)先權(quán)日2009年4月10日發(fā)明者張在薰,趙厚成,鄭載勛,金敬勛,金漢洙申請人:三星電子株式會社