專利名稱：橫向雙極結(jié)型晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導體元件技術(shù)，特別有關(guān)于一種具有高崩潰電壓(Breakdown Voltage collector-emitter-open，以下簡稱為BVceq)的基于互補金屬氧化物半導體 (Complementary Metal Oxide Semiconductor，以下簡稱為CMOS)的橫向雙極結(jié)型晶體管 (Lateral Bipolar Junction Transistor,以下簡稱為 LBJT)及其制造方法。
背景技術(shù)：
本領(lǐng)域的技術(shù)人員都熟知，雙極結(jié)型晶體管(Bipolar Junction Transistor，以 下簡稱為BJT)或雙極型晶體管(Bipolar Transistor)是使用與CMOS相容的工藝形成。 這些雙極型晶體管也被指稱為LBJT且具有高臨界頻率(thresholdfrequency，以下簡稱為 Ft)與高電流增益β (beta) 0在半導體集成電路(Integrated Circuits,以下簡稱為IC)設(shè)計中，經(jīng)常需要 提供一種混合模式元件，即，具有BJT與CMOS兩種功能?；旌夏Ｊ皆瓤商岣逫C設(shè) 計的靈活性，又可提高IC性能?，F(xiàn)已建立CMOS晶體管與雙極型晶體管的集成以提供雙 極-CMOS(Bipolar-CMOS，以下簡稱為BiCMOS) IC。BiCMOS電路提供例如高速度、高驅(qū)動 (drive)能力、具有模擬-數(shù)字能力的混合電壓性能等優(yōu)點，適合于例如電信等應(yīng)用。然而， 在日益減小的尺寸上，完善制造的CMOS與雙極性兩種元件的性能具有相當挑戰(zhàn)。為制造在 同一芯片上結(jié)合雙極型晶體管與場效晶體管(field effect transistor)的IC，在設(shè)計與 制造中，都必須進行折衷以在完善雙極型晶體管與場效晶體管二者的性能的情況下不顯著 增加工藝步驟的數(shù)目。橫向雙極型晶體管使用一般的輕摻雜漏極(Lightly Doped Drain，以下簡稱為 LDD)金屬氧化物半導體(Metal Oxide Semiconductor，以下簡稱為M0S)晶體管制造。NPN 型元件形成自N型MOS晶體管，而PNP型元件形成自P型MOS晶體管。橫向雙極型晶體管 的基極寬度(base width，以下簡稱為WBase)由MOS通道長度決定并通常等于MOS通道長度。 因此，期望一種具有改進的雙極性能與高BVcro的基于CMOS的雙極型晶體管。
發(fā)明內(nèi)容
有鑒于此，特提供以下技術(shù)方案在本發(fā)明的實施例中，提供一種橫向雙極結(jié)型晶體管，包含發(fā)射區(qū)；基區(qū)，環(huán)繞 發(fā)射區(qū)；柵極，設(shè)置于至少一部分基區(qū)之上；集電區(qū)，環(huán)繞基區(qū)，在集電區(qū)與柵極的間隔物 的邊緣之間具有偏置；輕摻雜漏極區(qū)，設(shè)置于柵極的邊緣與集電區(qū)之間；硅化物阻擋層，設(shè) 置于輕摻雜漏極區(qū)之上或越過輕摻雜漏極區(qū)；以及集極金屬硅化物，形成于至少一部分集 電區(qū)之上。在本發(fā)明的另一實施例中，提供一種橫向雙極結(jié)型晶體管，包含發(fā)射區(qū)；基區(qū)， 環(huán)繞發(fā)射區(qū)；柵極，設(shè)置于至少一部分基區(qū)之上；集電區(qū)，環(huán)繞基區(qū)，在集電區(qū)與柵極的間 隔物的邊緣之間具有偏置；輕摻雜漏極區(qū)，設(shè)置于柵極的邊緣與集電區(qū)之間；以及集極金屬硅化物，形成于至少一部分集電區(qū)之上，其中在輕摻雜漏極區(qū)之上或越過輕摻雜漏極區(qū) 不形成硅化物。在本發(fā)明的另一實施例中，提供一種橫向雙極結(jié)型晶體管制造方法，包含提供襯 底，其中襯底上具有環(huán)狀柵極、設(shè)置于環(huán)狀柵極的外圍周圍的淺溝槽隔離區(qū)、以及設(shè)置于環(huán) 狀柵極與淺溝槽隔離區(qū)之間的輕摻雜漏極區(qū)；在襯底內(nèi)植入離子以形成環(huán)繞環(huán)狀柵極的發(fā) 射區(qū)以及在環(huán)狀柵極與發(fā)射區(qū)相對的一側(cè)的集電區(qū)，其中在集電區(qū)與該柵極的間隔物的邊 緣之間具有偏置；在襯底內(nèi)植入離子以形成環(huán)繞淺溝槽隔離區(qū)的環(huán)狀基極接觸區(qū)；形成硅 化物阻擋層以遮蔽至少一部分輕摻雜漏極區(qū)；以及在未被硅化物阻擋層遮蔽的發(fā)射區(qū)與集 電區(qū)之上形成金屬硅化物層。在本發(fā)明的又一實施例中，提供一種橫向雙極結(jié)型晶體管，包含發(fā)射區(qū)；第一集 電區(qū)，與發(fā)射區(qū)隔開；第二集電區(qū)，與發(fā)射區(qū)隔開且設(shè)置于發(fā)射區(qū)與第一集電區(qū)相對的一 側(cè)；第一柵極叉指，設(shè)置于第一集電區(qū)與發(fā)射區(qū)之間；第二柵極叉指，設(shè)置于第二集電區(qū)與 發(fā)射區(qū)之間，其中第一柵極叉指與第二柵極叉指互相平行；基區(qū)，設(shè)置于第一柵極叉指與第 二柵極叉指之下；第一輕摻雜漏極區(qū)，設(shè)置于第一柵極叉指與第一集電區(qū)之間；第二輕摻 雜漏極區(qū)，設(shè)置于第二柵極叉指與第二集電區(qū)之間；以及集極金屬硅化物，形成于第一集電 區(qū)與第二集電區(qū)的至少一部分之上；其中在第一輕摻雜漏極區(qū)與第二輕摻雜漏極區(qū)之上或 越過第一輕摻雜漏極區(qū)與第二輕摻雜漏極區(qū)不形成硅化物。以上所述的雙極結(jié)型晶體管及其制造方法能夠使晶體管具有更好的雙極性能及 高崩潰電壓。
圖1為根據(jù)本發(fā)明實施例的橫向PNP雙極型晶體管的布局的俯視平面圖。圖2為如圖1所示的晶體管沿著直線1-1’的剖面圖。圖3為根據(jù)本發(fā)明的另一實施例的橫向NPN雙極結(jié)型晶體管的剖面圖。圖4為根據(jù)本發(fā)明的又一實施例的橫向NPN雙極結(jié)型晶體管的剖面圖。圖5至圖10為制造如圖1所示的橫向PNP雙極結(jié)型晶體管的工藝范例的剖面圖。圖11為圖2中的圓形區(qū)域的放大圖。圖12與圖13為根據(jù)本發(fā)明的其它變形實施例的俯視平面圖。圖14為圖12中的橫向雙極型晶體管沿著直線11-11’的剖面圖。圖15為根據(jù)本發(fā)明又一實施例的橫向NPN雙極型晶體管的剖面圖。
具體實施例方式在說明書及權(quán)利要求書當中使用了某些詞匯來指稱特定的元件。所屬技術(shù)領(lǐng)域的 技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及權(quán)利 要求書并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異作為區(qū)分的準 則。在通篇說明書及權(quán)利要求項中所提及的「包含」為一開放式的用語，故應(yīng)解釋成「包含 但不限定于」。此外，「耦接」一詞在此包含任何直接及間接的電氣連接手段。因此，若文中 描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或透過其它 裝置或連接手段間接地電氣連接至第二裝置。
下文將詳細描述本發(fā)明的具有較高BV。ro的LBJT的結(jié)構(gòu)與布局。改進型LBJT結(jié) 構(gòu)以橫向PNP雙極型晶體管為例描述，但本領(lǐng)域的技術(shù)人員應(yīng)可理解，通過反轉(zhuǎn)導電性摻 雜物的極性，也可制造橫向NPN雙極型晶體管。請參考圖1與圖2。圖1為根據(jù)本發(fā)明實施例的橫向雙極型晶體管的布局的 俯視平面圖(top planar view)。圖2為如圖1所示的晶體管沿著直線1_1’的剖面圖 (cross-sectional view)。如圖1與圖2所示，橫向PNP雙極型晶體管1形成于半導體襯底 (substrate) 10之內(nèi)，襯底10可為P型摻雜襯底(圖中以P_sub標示)。橫向PNP雙極型晶 體管1包含P+摻雜區(qū)101，P+摻雜區(qū)101作為橫向PNP雙極型晶體管1的發(fā)射區(qū)(emitter region)，形成于N阱(N Well，以下簡稱為NW) 14中。圖1中發(fā)射區(qū)101的矩形形狀僅為一 種范例。應(yīng)可理解，發(fā)射區(qū)101可具有其它多邊形形狀。位于環(huán)狀多晶硅(polysilicon)柵極104之下的基區(qū)(base region) 102設(shè)置于 發(fā)射區(qū)101的外圍周圍?？蓪㈦妷菏┘佑诙嗑Ч钖艠O104以改變橫向PNP雙極型晶體管1 的特性。應(yīng)可理解，圖1中多晶硅柵極104的矩形形狀僅為一種范例。多晶硅柵極104可 具有與發(fā)射區(qū)101對應(yīng)的多邊形形狀。WB_大致等于柵極長度。環(huán)狀P+摻雜區(qū)103，作為橫向PNP雙極型晶體管1的集電區(qū)(collectorregion)， 形成于NW 14中且設(shè)置于基區(qū)102的外圍周圍。淺溝槽隔離(ShallowTrench Isolation，以 下簡稱為STI)區(qū)150可設(shè)置于集電區(qū)103的外圍周圍。環(huán)狀N+基極接觸(base contact) 區(qū)160可設(shè)置于STI區(qū)150的外圍周圍。在本實施例中，NW 14、發(fā)射區(qū)101、集電區(qū)103、STI區(qū)150、N+基極接觸區(qū)160及 多晶硅柵極104可與CMOS元件的各擴散區(qū)與柵極同時形成。在發(fā)射區(qū)101與集電區(qū)103 形成期間，多晶硅柵極104可作為植入封閉掩模(implantblockout mask)。如圖2所示，在多晶硅柵極104與基區(qū)102之間，設(shè)置柵極介電層 (gatedielectric layer) 1140在實施例中，柵極介電層114與用于輸入輸出(Input/ Output，以下簡稱為1/0)電路的CMOS元件的柵極氧化層(gate oxide layer)同時形成。因 此，位于橫向PNP雙極型晶體管1的多晶硅柵極104之下的柵極介電層114的厚度可大致上 等于用于1/0電路的CMOS元件的柵極氧化層的厚度。通過如此，柵極電流(gate current, Ig)與柵極引發(fā)的漏極漏電流(Gate Induced DrainLeakage，以下簡稱為GIDL)都可被減 小。在多晶硅柵極104的兩個相對的側(cè)壁(sidewall)上，可設(shè)置間隔物(spacers) 312。圖11為圖2中的圓形區(qū)域400的放大圖(enlarged view)。本發(fā)明的一個主 要特性為集電區(qū)103可脫離多晶硅柵極104的間隔物312的邊緣以獲得較高BVceq。為形 成上述拉回(pull back)的集電區(qū)103，在源/漏離子植入期間，可使用源/漏極阻擋層 (block layer)來遮掩毗鄰于多晶硅柵極104的有效區(qū)(activearea)或氧化區(qū)定義(Oxide Defined，以下簡稱為0D)區(qū)的一部分。虛線340標示現(xiàn)有技術(shù)LBJT的接面輪廓(junction profile)以顯示上述拉回的集電區(qū)103的范圍。集電區(qū)103的邊緣與多晶硅柵極104的側(cè) 壁上的間隔物312的邊緣保持一定距離。在實施例中，所謂“拉回”是指集電區(qū)103的邊緣 與間隔物312的邊緣之間的距離大于發(fā)射區(qū)101的邊緣與鄰近發(fā)射區(qū)101的間隔物312的 邊緣之間的距離。本發(fā)明的另一個主要特性為可在集電區(qū)103與多晶硅柵極104之間設(shè)置P型輕摻 雜漏極(P type Lightly Doped Drain，以下簡稱為PLDD) 112。PLDD 112僅設(shè)置于多晶硅柵極104毗鄰于集電區(qū)103的一側(cè)上，而毗鄰于發(fā)射區(qū)101的另一側(cè)上未設(shè)置LDD。在實施 例中，單側(cè)的PLDD 112可被認為集極的延伸。在實施例中，PLDD 112與CMOS元件中的LDD 區(qū)同時形成。為形成單側(cè)的PLDD 112，在橫向PNP雙極型晶體管1的工藝中可引入LDD阻 擋層。此外，在橫向PNP雙極型晶體管1的工藝中可引入臨界電壓(threshold voltage, Vt)植入阻擋層以產(chǎn)生較低摻雜的基極。PLDD 112的摻雜濃度可與I/O裝置的摻雜濃度、 核心裝置的摻雜濃度(doping concentration)、或其加總相同。環(huán)狀金屬硅化物阻擋(SAlicide Block,以下簡稱為SAB)層180形成于PLDD112 之上或越過PLDD 112且設(shè)置于多晶硅柵極104的外圍周圍。SAB層180可延伸至多晶硅柵 極104的上表面。根據(jù)本發(fā)明的實施例，SAB層180可由例如氧化硅或者氮化硅的介電材 料組成。在硅化物工藝期間，SAB層180也可避免PLDD 112 (尤指在集電區(qū)103的邊緣與 間隔物312的邊緣之間的一部分PLDDl 12)遭受穿刺損傷(spike damage)。在SAB層180 形成之后，射極金屬硅化物IOla可形成于發(fā)射區(qū)101之上。集極金屬硅化物103a可形成 于至少一部分集電區(qū)103之上?；鶚O金屬硅化物160a可形成于N+基極接觸區(qū)160之上。 在實施例中，在集極金屬硅化物103a與多晶硅柵極104的間隔物312的邊緣之間的偏置d 不小于0. 1 μ m。射極金屬硅化物10 la、集極金屬硅化物103a、基極金屬硅化物160a可通過在襯底 10上沉積(cbposite)金屬而形成。上述金屬與暴露區(qū)域的半導體材料反應(yīng)以形成金屬硅 化物，金屬硅化物為橫向PNP雙極型晶體管1的射極、基極及集極提供低阻抗接觸。在集電 區(qū)103之上或在PLDD 112之上(或越過PLDD 112)的SAB層180阻止在PLDD 112之上 (或越過PLDD 112)或在多晶硅柵極104的邊緣上形成金屬硅化物。通過在橫向PNP雙極 型晶體管1中提供SAB層180，可避免由PLDD 112中的穿刺損傷而導致的漏電流(leakage current)。圖3為根據(jù)本發(fā)明的另一實施例的橫向NPN雙極型晶體管2的剖面圖。其中，圖3 與圖2相同的符號代表相同的元件。如圖3所示，橫向NPN雙極型晶體管2可形成于半導 體襯底10 (例如P型摻雜襯底)之內(nèi)。橫向NPN雙極型晶體管2包含N+摻雜區(qū)201，N+摻 雜區(qū)201作為橫向NPN雙極型晶體管2的發(fā)射區(qū)。N+摻雜區(qū)201可形成于P阱(P Well, 以下簡稱為PW)24之內(nèi)?？尚纬森h(huán)狀NW 220與PW 24下面的深N阱(De印NW，以下簡稱 為DNW)22以隔離PW 24。在另一實施例中，可省略PW 24。圖4為根據(jù)本發(fā)明的又一實施 例的橫向NPN雙極型晶體管2a的剖面圖。其中，圖4與圖3相同的符號代表相同的元件。 如圖4所示，可形成環(huán)狀NW 220與DNW 22以隔離P型襯底主體10a，且橫向NPN雙極型晶 體管2a可形成于P型襯底主體IOa之內(nèi)。環(huán)狀多晶硅柵極104之下的基區(qū)202可設(shè)置于發(fā)射區(qū)201的外圍周圍。環(huán)狀N+摻 雜區(qū)203，作為橫向NPN雙極型晶體管2的集電區(qū)，可形成于PW 24之內(nèi)并設(shè)置于基區(qū)202 的外圍周圍。STI區(qū)150可設(shè)置于集電區(qū)203的外圍周圍。環(huán)狀P+基極接觸區(qū)260可設(shè)置 于STI區(qū)150的外圍周圍。集電區(qū)203可脫離多晶硅柵極104的間隔物312的邊緣以獲得 較高BV·。為形成上述拉回的集電區(qū)203，在源/漏離子植入期間，可使用源/漏極阻擋層 來遮掩毗鄰于多晶硅柵極104的有效區(qū)或OD區(qū)的一部分。在集電區(qū)203與多晶硅柵極104之間可設(shè)置N型輕摻雜漏極(N type LightlyDoped Drain，以下簡稱為NLDD) 212。NLDD 212僅設(shè)置于多晶硅柵極104毗鄰于集電區(qū)203的一側(cè)上，而毗鄰于發(fā)射區(qū)201的另一側(cè)上未設(shè)置LDD。在實施例中，單側(cè)的NLDD 212可被認為集極的延伸。在實施例中，NLDD 212與CMOS元件中的LDD區(qū)同時形成。為形 成單側(cè)的NLDD 212，在橫向NPN雙極型晶體管2的工藝中可引入LDD阻擋層。此外，在橫向 NPN雙極型晶體管2的工藝中可引入Vt植入阻擋層以產(chǎn)生較低摻雜的基極。NLDD 212的 摻雜濃度可與I/O裝置的摻雜濃度、核心裝置的摻雜濃度、或其加總相同。SAB層180形成于NLDD 212之上或越過NLDD 212且設(shè)置于多晶硅柵極104的外 圍周圍。SAB層180可延伸至多晶硅柵極104的上表面。根據(jù)本發(fā)明的實施例，SAB層180 可由例如氧化硅或者氮化硅的介電材料組成。在硅化物工藝期間，SAB層180也可避免NLDD 212(尤指在集電區(qū)203的邊緣與間隔物312的邊緣之間的一部分NLDD 212)遭受穿刺損 傷。在SAB層180形成之后，射極金屬硅化物201a可形成于發(fā)射區(qū)201之上。集極金屬硅 化物203a可形成于至少一部分集電區(qū)203之上?；鶚O金屬硅化物260a可形成于P+基極 接觸區(qū)260之上。圖5至圖10為制造如圖1所示的橫向PNP雙極型晶體管1的工藝范例的剖面圖。 其中，與圖1相同的符號代表相同的元件。應(yīng)可理解，圖5至圖10所示的步驟為可選步驟并 可按照不同順序安排以制造符合本發(fā)明精神的橫向雙極型晶體管。如圖5所示，提供半導 體襯底10 (例如P型摻雜襯底)。STI區(qū)150可形成于半導體襯底10之內(nèi)以定義有效區(qū)。 隨后，執(zhí)行離子植入工藝，在半導體襯底10內(nèi)植入N型摻雜物以形成襯底10中的NW 14。 在半導體襯底10的主表面上，可形成環(huán)狀多晶硅柵極104與柵極介電層114。PLDD 112僅設(shè)置于多晶硅柵極104毗鄰于STI區(qū)150的一側(cè)上，而另一側(cè)上未設(shè) 置LDD。在實施例中，單側(cè)的PLDD 112可被認為集極的延伸。在實施例中，PLDD 112與CMOS 元件中的LDD區(qū)同時形成。為形成單側(cè)的PLDD 112，在橫向PNP雙極型晶體管1的工藝中 可引入LDD阻擋層。此外，在橫向PNP雙極型晶體管1的工藝中可引入Vt植入阻擋層以產(chǎn) 生較低摻雜的基極。PLDD112的摻雜濃度可與I/O裝置的摻雜濃度、核心裝置的摻雜濃度、 或其加總相同。如圖6所示，在形成單側(cè)PLDD 112之后，在多晶硅柵極104的每一側(cè)上形成間隔 物312。因此，光阻圖案(photoresist pattern) 300可形成于半導體襯底10之上。光阻圖 案300可包含環(huán)狀開口(opening) 300a與中心開口 300b。光阻圖案300阻止至少一部分鄰 近多晶硅柵極104的PLDD 112。隨后，可執(zhí)行離子植入工藝310，透過環(huán)狀開口 300a與中 心開口 300b向半導體襯底10內(nèi)植入P型摻雜物，由此產(chǎn)生P+摻雜區(qū)101與103。在完成 離子植入工藝310之后，可移除光阻圖案300。在多晶硅柵極104的間隔物312的邊緣與集 電區(qū)103之間具有偏置d。如圖7所示，光阻圖案400可形成于半導體襯底10之上。光阻圖案400可包含環(huán) 狀開口 400a，環(huán)狀開口 400a暴露導體襯底10沿著STI區(qū)150的外側(cè)的環(huán)狀區(qū)域。隨后， 可執(zhí)行離子植入工藝410，透過環(huán)狀開口 400a向半導體襯底10內(nèi)植入N型摻雜物，由此產(chǎn) 生作為基極接觸區(qū)的環(huán)狀N+摻雜區(qū)160。在完成離子植入工藝410之后，可移除光阻圖案 400。如圖8與圖9所示，執(zhí)行硅化物工藝。首先，SAB層180可形成于PLDD 112之上 或越過PLDD 112以阻止至少一部分LDD區(qū)且可設(shè)置于多晶硅柵極104的外圍周圍。SAB層 180可延伸至多晶硅柵極104的上表面。SAB層180可由例如氧化硅或者氮化硅的介電材料組成。在SAB層180形成之后，在半導體襯底10上沉積金屬層560，且射極金屬硅化物 IOla可形成于發(fā)射區(qū)101之上，集極金屬硅化物103a可形成于至少一部分集電區(qū)103之 上，以及基極金屬硅化物160a可形成于N+基極接觸區(qū)160之上?？蛇x擇地，可移除SAB層 180，如圖10所示。圖12與圖13為根據(jù)本發(fā)明的其它變形實施例的俯視平面圖。如圖12所示，兩個 線形多晶硅柵極叉指(polysilicon gate finger) 304a與304b被用于橫向雙極型晶體管 3，而并非圖1所示的環(huán)狀多晶硅柵極104的矩形形狀。兩個多晶硅柵極叉指304a與304b 可被安排為大致上互相平行。為控制兩個平行的多晶硅柵極叉指304a與304b，多晶硅柵極 叉指304a與304b可通過多晶硅條(poly bar) 304c互相連接，由此形成如圖13所示的橫 向雙極型晶體管3a的U形多晶硅柵極。請注意，多晶硅條304c可設(shè)置于有效區(qū)之外并可 設(shè)置于隔離區(qū)(isolationregion)之上，因此，在多晶硅條304c之下可無通道形成?；蛘?， 多晶硅柵極叉指304a與304b可通過金屬線互相連接?，F(xiàn)在請參考圖12與圖14。圖14為圖12中的橫向雙極型晶體管3沿著直線11-11’ 的剖面圖。其中，相同數(shù)值的標號指示相同的區(qū)域、層或者元件。如圖12與圖14所示，橫 向PNP雙極型晶體管3形成于半導體襯底10之內(nèi)(例如P型摻雜襯底)。橫向PNP雙極型 晶體管3包含P+摻雜區(qū)301，P+摻雜區(qū)301作為橫向PNP雙極型晶體管3的發(fā)射區(qū)，形成 于NW 14中。如圖12所示，P+摻雜區(qū)301形成于多晶硅柵極叉指304a與304b之間且P+摻雜 區(qū)301具有四個側(cè)壁。在本實施例中，P+摻雜區(qū)301的兩個相對的側(cè)壁分別與多晶硅柵極 叉指304a、304b對應(yīng)的側(cè)壁大致相連。P+摻雜區(qū)301的其它兩個側(cè)壁可與溝槽隔離區(qū)大致 相連?；鶇^(qū)102設(shè)置于多晶硅柵極叉指304a與304b兩者之下。P+摻雜區(qū)303，作為橫 向PNP雙極型晶體管3的集電區(qū)，形成于NW 14中且設(shè)置于多晶硅柵極叉指304a與304b 中與P+摻雜區(qū)301相對的一側(cè)上。在NW 14中提供STI區(qū)150以隔離P+摻雜區(qū)303與N+ 基極接觸區(qū)360。在本實施例中，NW 14、發(fā)射區(qū)301、集電區(qū)303、STI區(qū)150、N+基極接觸區(qū)360及 多晶硅柵極叉指304a與304b可與CMOS元件的各擴散區(qū)與柵極同時形成。在發(fā)射區(qū)301 與集電區(qū)303形成期間，多晶硅柵極叉指304a與304b可作為植入封閉掩模。如圖14所示，在多晶硅柵極叉指304a、304b兩者與基區(qū)102之間提供柵極介電層 314。在實施例中，柵極介電層314與用于1/0電路的CMOS元件的柵極氧化層同時形成。因 此，位于橫向PNP雙極型晶體管3的多晶硅柵極叉指304a與304b兩者之下的柵極介電層 314的厚度可大致上等于用于1/0電路的CMOS元件的柵極氧化層的厚度。通過如此，Ig與 GIDL都可被減小。在多晶硅柵極叉指304a與304b兩者的兩個相對的側(cè)壁上，可設(shè)置間隔 物 312。本發(fā)明的一個主要特性為集電區(qū)303可脫離多晶硅柵極叉指304a與304b兩者的 間隔物312的邊緣以獲得較高BVceq。為形成上述拉回的集電區(qū)303，在源/漏離子植入期 間，可使用源/漏極阻擋層來遮掩毗鄰于多晶硅柵極叉指304a與304b兩者的有效區(qū)或OD 區(qū)的一部分。集電區(qū)303的邊緣與多晶硅柵極叉指304a與304b兩者的側(cè)壁上的間隔物312 的邊緣保持一定距離。在實施例中，所謂“拉回”是指集電區(qū)303的邊緣與間隔物312的邊緣之間的距離大于發(fā)射區(qū)301的邊緣與鄰近發(fā)射區(qū)301的間隔物312的邊緣之間的距離。本發(fā)明的另一個主要特性為可在集電區(qū)303與多晶硅柵極叉指304a、304b兩者之 間設(shè)置PLDD 112。PLDD 112僅設(shè)置于多晶硅柵極叉指304a與304b兩者毗鄰于集電區(qū)303 的一側(cè)上，而毗鄰于發(fā)射區(qū)301的另一側(cè)上未設(shè)置LDD。在實施例中，單側(cè)的PLDD 112可被 認為集極的延伸。在實施例中，位于集極一側(cè)的PLDD 112與CMOS元件中的LDD區(qū)同時形 成，例如，與I/O LDD、核心LDD或其結(jié)合的植入工藝同時發(fā)生，因此PLDD 112的摻雜濃度可 與I/O裝置的摻雜濃度、核心LDD的摻雜濃度、或其加總相同。為形成單側(cè)的PLDD 112，在 橫向雙極型晶體管3的工藝中，可引入LDD阻擋層。相似地，在橫向雙極型晶體管3的工藝 中，可引入Vt植入阻擋層以產(chǎn)生較低摻雜的基極。SAB層180形成于PLDD 112之上或越過PLDD 112且可自集極一側(cè)延伸至多晶硅 柵極叉指304a與304b兩者。SAB層180可由例如氧化硅或者氮化硅的介電材料組成。在硅 化物工藝期間，SAB層180也可避免PLDD 112 (尤指在集電區(qū)303的邊緣與間隔物312的邊 緣之間的一部分PLDD 112)遭受穿刺損傷。在SAB層180形成之后，射極金屬硅化物301a 可形成于發(fā)射區(qū)301之上。集極金屬硅化物303a可形成于至少一部分集電區(qū)303之上。 基極金屬硅化物360a可形成于N+基極接觸區(qū)360之上。在實施例中，在集極金屬硅化物 303a與多晶硅柵極叉指304a、304b兩者的間隔物312的邊緣之間的偏置d不小于0. 1 μ m。射極金屬硅化物30la、集極金屬硅化物303a、基極金屬硅化物360a可通過在襯底 10上沉積金屬而形成。上述金屬與暴露區(qū)域的半導體材料反應(yīng)以形成金屬硅化物，金屬硅 化物為橫向PNP雙極型晶體管3的射極、基極及集極提供低阻抗接觸。在集電區(qū)303之上 或在PLDD 112之上(或越過PLDD 112)的SAB層180阻止在PLDD 112之上(或越過PLDD 112)或在多晶硅柵極叉指304a、304b兩者的邊緣上形成金屬硅化物。通過在橫向PNP雙極 型晶體管3中提供SAB層180，可避免由PLDD 112中的穿刺損傷而導致的漏電流。SAB層 180可被移除。如圖12所示，由于發(fā)射區(qū)301僅有兩個相對的側(cè)壁與多晶硅柵極叉指304a、304b 對應(yīng)的側(cè)壁大致相連，故橫向雙極型晶體管3具有較高Ft與較高電流增益β。應(yīng)可理解，通過反轉(zhuǎn)導電性摻雜物的極性，可制造橫向NPN雙極型晶體管。圖15 為根據(jù)本發(fā)明又一實施例的橫向NPN雙極型晶體管4的剖面圖。橫向NPN雙極型晶體管4 與圖12所示的橫向PNP雙極型晶體管3具有類似布局，且其中相同數(shù)值的標號指示相同的 區(qū)域、層或者元件。如圖15所示，橫向NPN雙極型晶體管4可形成于半導體襯底10之內(nèi) (例如P型摻雜襯底)。橫向NPN雙極型晶體管4包含N+摻雜區(qū)401，N+摻雜區(qū)401作為 橫向NPN雙極型晶體管4的發(fā)射區(qū)。N+摻雜區(qū)401可形成于PW 24?？尚纬蒒W 220與PW 24下面的DNW22以隔離PW 24。在另一實施例中，可省略PW 24，形成NW 220與DNW 22以 隔離P型襯底，且橫向NPN雙極型晶體管4可形成于P型襯底之內(nèi)。在NW220中可提供N+ 區(qū)422作為拾取區(qū)(pick up region)。多晶硅柵極叉指404a與404b兩者之下的基區(qū)202可形成于PW 24之內(nèi)。N+摻雜 區(qū)403，作為橫向NPN雙極型晶體管4的集電區(qū)，可形成于PW 24之內(nèi)。STI區(qū)150可設(shè)置 于集電區(qū)403的外圍周圍。P+基極接觸區(qū)460可設(shè)置于STI區(qū)150的外圍周圍。集電區(qū) 403可脫離多晶硅柵極叉指404a與404b兩者的間隔物312的邊緣以獲得較高BVeEQ。為形 成上述拉回的集電區(qū)203，在源/漏離子植入期間，可使用源/漏極阻擋層來遮掩毗鄰于多晶硅柵極叉指404a與404b兩者的有效區(qū)或OD區(qū)的一部分。在集電區(qū)403與多晶硅柵極叉指404a、404b兩者之間可設(shè)置NLDD 212。NLDD 212 僅設(shè)置于多晶硅柵極叉指404a、404b兩者毗鄰于集電區(qū)403的一側(cè)上，而毗鄰于發(fā)射區(qū)401 的另一側(cè)上未設(shè)置LDD。在實施例中，單側(cè)的NLDD 212可被認為集極的延伸。在實施例中， NLDD 212與CMOS元件中的LDD區(qū)同時形成，例如，與I/O LDD、核心LDD或其結(jié)合的植入工 藝同時發(fā)生，因此NLDD212的摻雜濃度可與I/O裝置的摻雜濃度、核心裝置的摻雜濃度、或 其加總相同。為形成單側(cè)的NLDD 212，在橫向NPN雙極型晶體管4的工藝中，可引入LDD阻 擋層。相似地，在橫向NPN雙極型晶體管4的工藝中，可引入Vt植入阻擋層以產(chǎn)生較低摻 雜的基極。SAB層180形成于NLDD 212之上或越過NLDD 212且可自集極一側(cè)延伸至多晶硅 柵極叉指404a與404b兩者。根據(jù)本發(fā)明上述實施例，SAB層180可由例如氧化硅或者氮 化硅的介電材料組成。在硅化物工藝期間，SAB層180也可避免NLDD 212 (尤指在集電區(qū) 403的邊緣與間隔物312的邊緣之間的一部分NLDD 212)遭受穿刺損傷。在SAB層180形 成之后，射極金屬硅化物401a可形成于發(fā)射區(qū)401之上。集極金屬硅化物403a可形成于 至少一部分集電區(qū)403之上?；鶚O金屬硅化物460a可形成于P+基極接觸區(qū)460之上。射極金屬硅化物40la、集極金屬硅化物403a、基極金屬硅化物460a可通過在襯底 10上沉積金屬而形成。上述金屬與暴露區(qū)域的半導體材料反應(yīng)以形成金屬硅化物，金屬硅 化物為橫向NPN雙極型晶體管4的射極、基極及集極提供低阻抗接觸。位于集電區(qū)403之上 或在NLDD 212之上(或越過NLDD 212)的SAB層180阻止在NLDD 212之上(或越過NLDD 212)或在多晶硅柵極叉指404a、404b兩者的邊緣上形成金屬硅化物。通過在橫向NPN雙極 型晶體管4中提供SAB層180，可避免由NLDD 212中的穿刺損傷而導致的漏電流。SAB層 180可被移除。以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修 飾，都應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
一種橫向雙極結(jié)型晶體管，包含發(fā)射區(qū)；基區(qū)，環(huán)繞該發(fā)射區(qū)；柵極，設(shè)置于至少一部分該基區(qū)之上；集電區(qū)，環(huán)繞該基區(qū)，在該集電區(qū)與該柵極的間隔物的邊緣之間具有偏置；輕摻雜漏極區(qū)，設(shè)置于該柵極的該邊緣與該集電區(qū)之間；硅化物阻擋層，設(shè)置于該輕摻雜漏極區(qū)之上或越過該輕摻雜漏極區(qū)；以及集極金屬硅化物，形成于至少一部分該集電區(qū)之上。
2.如權(quán)利要求1所述的橫向雙極結(jié)型晶體管，其特征在于該發(fā)射區(qū)具有多邊形形狀。
3.如權(quán)利要求1所述的橫向雙極結(jié)型晶體管，其特征在于該橫向雙極結(jié)型晶體管為 橫向PNP雙極型晶體管，且其中該發(fā)射區(qū)為形成于N阱內(nèi)的P+摻雜區(qū)。
4.如權(quán)利要求1所述的橫向雙極結(jié)型晶體管，其特征在于該輕摻雜漏極區(qū)為P型摻ο
5.如權(quán)利要求4所述的橫向雙極結(jié)型晶體管，其特征在于該柵極毗鄰于該發(fā)射區(qū)的 一側(cè)上未設(shè)置輕摻雜漏極。
6.如權(quán)利要求1所述的橫向雙極結(jié)型晶體管，其特征在于淺溝槽隔離區(qū)設(shè)置于該集 電區(qū)的外圍周圍。
7.如權(quán)利要求6所述的橫向雙極結(jié)型晶體管，更包含基極接觸區(qū)，環(huán)繞該淺溝槽隔離區(qū)。
8.如權(quán)利要求7所述的橫向雙極結(jié)型晶體管，其特征在于該基極接觸區(qū)為N+摻雜區(qū)。
9.如權(quán)利要求1所述的橫向雙極結(jié)型晶體管，其特征在于柵極介電層設(shè)置于該柵極 與該基區(qū)之間。
10.如權(quán)利要求9所述的橫向雙極結(jié)型晶體管，其特征在于該柵極介電層與用于輸入 輸出電路的多個互補金屬氧化物半導體元件的柵極氧化層同時形成。
11.如權(quán)利要求1所述的橫向雙極結(jié)型晶體管，其特征在于該橫向雙極結(jié)型晶體管為 橫向NPN雙極型晶體管，且其中該發(fā)射區(qū)為形成于P阱內(nèi)的N+摻雜區(qū)。
12.如權(quán)利要求11所述的橫向雙極結(jié)型晶體管，其特征在于該P阱被設(shè)置于深N阱 的上方。
13.如權(quán)利要求1所述的橫向雙極結(jié)型晶體管，其特征在于該橫向雙極結(jié)型晶體管為 橫向NPN雙極型晶體管，且其中該發(fā)射區(qū)為形成于P型摻雜襯底內(nèi)的N+摻雜區(qū)。
14.一種橫向雙極結(jié)型晶體管，包含 發(fā)射區(qū)；基區(qū)，環(huán)繞該發(fā)射區(qū)； 柵極，設(shè)置于至少一部分該基區(qū)之上；集電區(qū)，環(huán)繞該基區(qū)，在該集電區(qū)與該柵極的間隔物的邊緣之間具有偏置； 輕摻雜漏極區(qū)，設(shè)置于該柵極的該邊緣與該集電區(qū)之間；以及 集極金屬硅化物，形成于至少一部分該集電區(qū)之上； 其中在該輕摻雜漏極區(qū)之上或越過該輕摻雜漏極區(qū)不形成硅化物。
15.一種橫向雙極結(jié)型晶體管制造方法，包含提供襯底，其中該襯底上具有環(huán)狀柵極、設(shè)置于該環(huán)狀柵極的外圍周圍的淺溝槽隔離 區(qū)、以及設(shè)置于該環(huán)狀柵極與該淺溝槽隔離區(qū)之間的輕摻雜漏極區(qū)；在該襯底內(nèi)植入離子以形成環(huán)繞該環(huán)狀柵極的發(fā)射區(qū)以及在該環(huán)狀柵極與該發(fā)射區(qū) 相對的一側(cè)的集電區(qū)，其中在該集電區(qū)與該柵極的間隔物的邊緣之間具有偏置； 在該襯底內(nèi)植入離子以形成環(huán)繞該淺溝槽隔離區(qū)的環(huán)狀基極接觸區(qū)； 形成硅化物阻擋層以遮蔽至少一部分該輕摻雜漏極區(qū)；以及 在該集電區(qū)與未被該硅化物阻擋層遮蔽的該發(fā)射區(qū)之上形成金屬硅化物層。
16.如權(quán)利要求15所述的橫向雙極結(jié)型晶體管制造方法，其特征在于該集電區(qū)環(huán)繞 基區(qū)ο
17.一種橫向雙極結(jié)型晶體管，包含 發(fā)射區(qū)；第一集電區(qū)，與該發(fā)射區(qū)隔開；第二集電區(qū)，與該發(fā)射區(qū)隔開且設(shè)置于該發(fā)射區(qū)與該第一集電區(qū)相對的一側(cè)； 第一柵極叉指，設(shè)置于該第一集電區(qū)與該發(fā)射區(qū)之間；第二柵極叉指，設(shè)置于該第二集電區(qū)與該發(fā)射區(qū)之間，其中該第一柵極叉指與該第二 柵極叉指互相平行；基區(qū)，設(shè)置于該第一柵極叉指與該第二柵極叉指之下； 第一輕摻雜漏極區(qū)，設(shè)置于該第一柵極叉指與該第一集電區(qū)之間； 第二輕摻雜漏極區(qū)，設(shè)置于該第二柵極叉指與該第二集電區(qū)之間；以及 集極金屬硅化物，形成于該第一集電區(qū)與該第二集電區(qū)的至少一部分之上； 其中在該第一輕摻雜漏極區(qū)與該第二輕摻雜漏極區(qū)之上或越過該第一輕摻雜漏極區(qū) 與該第二輕摻雜漏極區(qū)不形成硅化物。
18.如權(quán)利要求17所述的橫向雙極結(jié)型晶體管，其特征在于該第一柵極叉指電連接 于該第二柵極叉指。
19.如權(quán)利要求18所述的橫向雙極結(jié)型晶體管，其特征在于該第一柵極叉指是透過 多晶硅條或金屬線電連接于該第二柵極叉指。
20.如權(quán)利要求17所述的橫向雙極結(jié)型晶體管，其特征在于該第一輕摻雜漏極區(qū)的 摻雜濃度與輸入輸出裝置的摻雜濃度、核心輕摻雜漏極的摻雜濃度、或其加總相同。
21.如權(quán)利要求17所述的橫向雙極結(jié)型晶體管，其特征在于該第二輕摻雜漏極區(qū)的 摻雜濃度與輸入輸出裝置的摻雜濃度、核心輕摻雜漏極的摻雜濃度、或其加總相同。
全文摘要
本發(fā)明提供一種橫向雙極結(jié)型晶體管及其制造方法。橫向雙極結(jié)型晶體管包含發(fā)射區(qū)、環(huán)繞發(fā)射區(qū)的基區(qū)、設(shè)置于至少一部分基區(qū)之上的柵極、環(huán)繞基區(qū)的集電區(qū)、在柵極邊緣與集電區(qū)之間的輕摻雜漏極區(qū)、設(shè)置于輕摻雜漏極區(qū)之上或越過輕摻雜漏極區(qū)的硅化物阻擋層、以及形成于至少一部分集電區(qū)之上的集極金屬硅化物，其中在柵極的間隔物的邊緣與集電區(qū)之間具有偏置。上述雙極結(jié)型晶體管及其制造方法能夠使晶體管具有更好的雙極性能及高崩潰電壓。
文檔編號H01L21/331GK101887911SQ20101016432
公開日2010年11月17日 申請日期2010年5月6日 優(yōu)先權(quán)日2009年5月12日
發(fā)明者曾崢, 李東興, 楊明宗, 柯慶忠 申請人:聯(lián)發(fā)科技股份有限公司