專利名稱：一種抗總劑量輻照的soi器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，尤其涉及一種新型的抗總劑量輻照的S0I器件及其制造方 法，屬于電子技術(shù)領(lǐng)域。
背景技術(shù)：
集成電路技術(shù)正越來越廣泛的被應(yīng)用于航天、軍事、核電和高能物理等與總劑量 輻照相關(guān)的行業(yè)中。而且隨著集成電路集成度的不斷提高，半導(dǎo)體器件的尺寸日益減小， 淺槽隔離技術(shù)正以其優(yōu)良的器件隔離性能成為集成電路中器件之間電學(xué)隔離的主流技術(shù)。 但是由于總劑量輻照粒子對于器件中二氧化硅氧化層的損傷，會在S0I器件的氧化層內(nèi)產(chǎn) 生大量的固定正電荷。在S0I器件中，用二氧化硅材料制作的埋氧層中的這些固定正電荷 會引起器件的襯底反型，并帶來諸如亞閾值斜率變壞、器件可靠性變差等較壞影響，對CMOS 集成電路的可靠性產(chǎn)生較大的負(fù)面影響，并且埋氧層中的固定正電荷的存在還會引起襯底 的載流子反型，這些反型載流子在源漏偏壓的作用下形成較大的源漏導(dǎo)通電流，使得器件 在柵壓遠(yuǎn)小于閾值電壓即關(guān)態(tài)的時(shí)候仍然存在較大的源漏導(dǎo)通電流，增大了 CMOS集成電 路的功耗，并引起一系列的可靠性問題。如何提高S0I器件的抗總劑量輻照特性，以改善整 個(gè)CMOS集成電路的抗輻照特性，成為現(xiàn)階段亟待解決的一個(gè)總劑量輻照可靠性問題。因此，如果能夠在不改變S0I器件埋氧結(jié)構(gòu)優(yōu)勢的前提下提出一種可以大幅度減 弱埋氧層中固定正電荷對器件閾值電壓的影響的新型器件結(jié)構(gòu)，消除總劑量輻照對S0I器 件的不良影響，提高CMOS集成電路的可靠性，將會對整個(gè)集成電路的抗輻照加固具有重大 的意義。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可以減少總劑量輻照后閾值漂移的S0I器件，以及該器 件的制造方法。本發(fā)明在現(xiàn)有的S0I器件的結(jié)構(gòu)基礎(chǔ)上，在通常由二氧化硅材料制作的埋氧層中 增加一層與襯底層材料相同的犧牲層，利用犧牲層材料對輻照后的埋氧層中存在的固定正 電荷產(chǎn)生鉗制作用，從而減弱輻照后S0I器件所產(chǎn)生的閾值電壓漂移，改善器件的亞閾值 斜率，減小關(guān)態(tài)電流，并最終達(dá)到減小CMOS集成電路功耗，提高CMOS集成電路可靠性的目 的。具體來說，本發(fā)明提供一種抗總劑量輻照的S0I器件，該S0I器件包括襯底層，埋 氧層和頂層，所述埋氧層中包括和襯底層材料相同的犧牲層，所述埋氧層在所述犧牲層中 產(chǎn)生固定負(fù)電荷。所述犧牲層的厚度優(yōu)選在lOnm到20nm的范圍內(nèi)；所述襯底層和所述犧牲層之間 的埋氧層的厚度優(yōu)選在20nm到30nm的范圍內(nèi)；頂層和所述犧牲層之間的埋氧層的厚度優(yōu) 選在50nm到60nm的范圍內(nèi)。襯底層和犧牲層的材料優(yōu)選為常規(guī)使用的P型硅，由硅制成 的襯底層在本發(fā)明中也稱為硅膜襯底層。所述埋氧層的材料優(yōu)選為常規(guī)使用的二氧化硅。
本發(fā)明的新型抗總劑量輻照S0I工藝結(jié)構(gòu)利用埋氧層材料中的正電荷能在犧牲 層材料中感應(yīng)產(chǎn)生負(fù)電荷的特性，將埋氧層材料中因輻照產(chǎn)生的大量固定正電荷的電場限 制在這一犧牲層上。埋氧層中的正電荷在犧牲層中產(chǎn)生的大量固定負(fù)電荷的存在大大減弱 了淺槽隔離結(jié)構(gòu)中埋氧層材料對硅膜襯底層材料的反型作用，并增大了埋氧層中大量固定 正電荷與襯底之間的距離，而與襯底相接的一薄層二氧化硅埋氧層材料因?yàn)楹鼙?比如20 納米至30納米)，里面產(chǎn)生的固定正電荷的量非常少，對襯底的影響可以忽略。這一結(jié)構(gòu)設(shè) 計(jì)可以起到抑制甚至抵消埋氧層材料內(nèi)固定正電荷對硅膜襯底中載流子的鏡像感生作用， 抑制硅膜襯底的載流子反型，使得寄生晶體管的導(dǎo)通載流子大幅度減少甚至降低為零，從 而大幅度降低S0I器件的關(guān)態(tài)泄漏電流，使集成電路的抗輻照性能得到較大幅度的提升。圖la，b分別顯示了常規(guī)S0I器件和本發(fā)明S0I器件在埋氧層中形成的電荷類型 以及硅膜襯底中形成反型載流子濃度對比?？梢钥吹捷椪蘸蟪Ｒ?guī)S0I器件的埋氧層中產(chǎn)生 了大量的固定正電荷，這些正電荷導(dǎo)致硅膜襯底中產(chǎn)生了很多的負(fù)電荷的反型載流子，是 形成S0I器件關(guān)態(tài)泄漏電流的主要原因。而本發(fā)明的新型S0I器件則由于犧牲層的存在， 大大抑制了埋氧層中固定正電荷的反型作用，將電場鉗制在犧牲層中，并且在犧牲層中產(chǎn) 生的負(fù)電荷也很好的抑制了正電荷的鏡像反型作用，在很大程度上遏制了反型載流子的形 成，降低了器件關(guān)態(tài)電流和集成電路的靜態(tài)功耗。圖2給出了分別采用傳統(tǒng)S0I器件和本發(fā)明S0I器件的集成電路中的NM0S晶體 管器件導(dǎo)通電流比較。從圖中可以看出，在柵壓小于零的時(shí)候采用傳統(tǒng)S0I器件的NM0S晶 體管就已經(jīng)存在很大的電流，這種大電流在器件還未進(jìn)入工作狀態(tài)的時(shí)候就已經(jīng)存在，給 CMOS集成電路造成很大的功率損耗，并在很大程度上降低了 CMOS集成電路的應(yīng)用可靠性。 而采用本發(fā)明S0I器件的匪OS晶體管在關(guān)態(tài)時(shí)電流非常小，幾乎為零，對電路性能的影響 可以忽略，大大增強(qiáng)了 CMOS集成電路的可靠性，降低了 CMOS集成電路的功率損耗。此外，本發(fā)明還提供了 S0I器件的制造方法，該方法包括a)在硅片B上形成第一 Si02層，其厚度一般為50-60nm ；b)在硅片A上注入H+離子，形成的H+離子層將硅片A分成第一部分和第二部分； 將硅片A和硅片B鍵合，通過熱處理使硅片A的第二部分在H+離子處氣泡剝離，對硅片A 的第一部分的表面作表面處理；硅片A的第二部分的厚度一般為10-20nm ；c)在硅片A的第一部分的表面形成第二 Si02層，其厚度一般為20-30nm ；d)在硅片C上注入H+離子，形成的H+離子層將硅片C分成第一部分和第二部分； 將硅片C和第二 Si02層鍵合，通過熱處理使硅片C的第二部分在H+離子處氣泡剝離，對硅 片C的第一部分的表面作表面處理。除此之外，本發(fā)明的抗總劑量輻照工藝結(jié)構(gòu)的另一特點(diǎn)是所采用的P型硅犧牲層 材料具有與傳統(tǒng)的CMOS工藝完全兼容的特點(diǎn)，并保留了傳統(tǒng)的S0I工藝結(jié)構(gòu)在集成電路隔 離方面具有的所有技術(shù)優(yōu)勢，制造工藝步驟非常簡單。和現(xiàn)有技術(shù)相比，本發(fā)明所提出的新型的S0I器件可以大大增強(qiáng)集成電路的抗總 劑量輻照性能，對于減少總劑量輻照下集成電路的功耗和增強(qiáng)集成電路的可靠性具有重大 意義，在集成電路抗總劑量輻照加固技術(shù)應(yīng)用中，有著明顯的優(yōu)勢和廣泛的應(yīng)用前景。


圖1顯示常規(guī)S0I器件和本發(fā)明S0I器件經(jīng)總劑量輻照后的對比圖，圖la表示常 規(guī)S0I器件，圖lb表示本發(fā)明S0I器件；圖2顯示常規(guī)S0I器件和本發(fā)明S0I器件的反型載流子濃度比較圖；圖3-圖9顯示實(shí)施例的S0I器件制備方法各步驟的示意圖。其中1-頂層；2-埋氧層；3-襯底層；4-犧牲層；11-硅片B;12_硅片A;21_第一 5102層；22-第二 5102層；31-硅膜襯底層；41-硅 片A的第一部分；42-硅片A的第二部分；6-H+層。
具體實(shí)施例方式下面通過一個(gè)具體的制備實(shí)施例結(jié)合附圖對本發(fā)明作進(jìn)一步描述。本實(shí)施例制備根據(jù)本發(fā)明的S0I器件，制備方法主要包括如下步驟1)準(zhǔn)備種子硅片A 12和種子硅片B11。如圖3所示，通過熱氧化方法在硅片B11 的表面上形成一層二氧化硅，即第一 Si02層21，其厚度約為50-60nm。2)如圖4所示，從硅片A12的表面注入H+離子，以在硅片A12中形成H+層6，注 入射程取決于S0I的頂部硅膜厚度。3)如圖5所示，將硅片A12與硅片B11經(jīng)清洗和親水處理后做低溫鍵合。4)如圖6所示，對鍵合片進(jìn)行熱處理(400°C -600°C )，使硅片A12在H+分布的峰 值處氣泡剝離，其中硅片A的第一部分41留在第一 Si02層21上，構(gòu)成S0I結(jié)構(gòu)中的犧牲 層，其厚度約為10-20nm，剝離下來的硅片A的第二部分42經(jīng)拋光后可以繼續(xù)使用。5)如圖7所示，剝離后的鍵合片經(jīng)1100°C高溫下再退火，以進(jìn)一步增加鍵合強(qiáng)度。 由于剝離后硅片表面(即硅片A的第一部分41的表面)不夠平整，對退火后的該表面進(jìn)行 化學(xué)機(jī)械拋光(CMP)，以適應(yīng)器件制備的要求。6)如圖8所示，通過熱氧化生長方法在硅片A的第一部分41的表面上形成一層二 氧化硅，即第二 Si02層22，其厚度由S0I材料的埋氧層總厚度來決定，一般為20-30nm。7)如圖9所示，在第二 5102層22的表面上，運(yùn)用步驟2)-步驟5)的方法，通過另 一種子硅片C(或者直接使用硅片A的第二部分42)作為轉(zhuǎn)移片，形成一層平整的硅層，即 S0I結(jié)構(gòu)的硅膜襯底層31，厚度適應(yīng)器件制備的要求。至此，已形成本發(fā)明的S0I器件，硅片B11構(gòu)成頂層，第一 5102層21和第二 Si02 層22共同構(gòu)成埋氧層，其中夾有作為犧牲層的硅片A的第一部分41，第二 Si02層22上的 Si層31構(gòu)成硅膜襯底層。在此基礎(chǔ)上，按照標(biāo)準(zhǔn)S0I集成電路的工藝流程可以進(jìn)一步制備 S0I集成電路，如圖lb所示。
權(quán)利要求
一種抗總劑量輻照的SOI器件，該SOI器件包括襯底層，埋氧層和頂層，其特征在于，所述埋氧層中包括和襯底層材料相同的犧牲層，所述埋氧層在所述犧牲層中產(chǎn)生固定負(fù)電荷。
2.如權(quán)利要求1所述的抗總劑量輻照的S0I器件，其特征在于，所述犧牲層的厚度在 10nm到20nm的范圍內(nèi)。
3.如權(quán)利要求1所述的抗總劑量輻照的S0I器件，其特征在于，所述襯底層和所述犧牲 層之間的埋氧層的厚度在20nm到30nm的范圍內(nèi)。
4.如權(quán)利要求1所述的抗總劑量輻照的SOI器件，其特征在于，所述頂層和所述犧牲層 之間的埋氧層的厚度在50nm到60nm的范圍內(nèi)。
5.如權(quán)利要求1-4任意一項(xiàng)所述的抗總劑量輻照的SOI器件，其特征在于，所述襯底層 和犧牲層的材料為P型硅，所述埋氧層的材料為二氧化硅。
6.一種抗總劑量輻照的S0I器件的制造方法，包括下列步驟a)在硅片B上形成第一Si02層；b)在硅片A上注入H+離子，形成的H+離子層將硅片A分成第一部分和第二部分；將 硅片A和硅片B鍵合，通過熱處理使硅片A的第二部分在H+離子處氣泡剝離，對硅片A的 第一部分的表面作表面處理；c)在硅片A的第一部分的表面形成第二Si02層；d)在硅片C上注入H+離子，形成的H+離子層將硅片C分成第一部分和第二部分；將 硅片C和第二 Si02層鍵合，通過熱處理使硅片C的第二部分在H+離子處氣泡剝離，對硅片 C的第一部分的表面作表面處理。
7.如權(quán)利要求6所述的抗總劑量輻照的S0I器件的制造方法，其特征在于，第一Si02 層的厚度在50nm到60nm的范圍內(nèi)。
8.如權(quán)利要求6所述的抗總劑量輻照的S0I器件的制造方法，其特征在于，硅片A的第 一部分的厚度在10nm到20nm的范圍內(nèi)。
9.如權(quán)利要求6所述的抗總劑量輻照的S0I器件的制造方法，其特征在于，第二Si02 層的厚度在20nm到30nm的范圍內(nèi)。
10.如權(quán)利要求6所述的抗總劑量輻照的S0I器件的制造方法，其特征在于，在步驟b) 中，熱處理在400°C到600°C的溫度下進(jìn)行，將硅片A的第二部分剝離后，在1100°C進(jìn)行高溫 退火，退火后進(jìn)行化學(xué)機(jī)械拋光處理。
全文摘要
本發(fā)明公開了一種抗總劑量輻照的SOI器件及其制造方法，屬于電子技術(shù)領(lǐng)域。本發(fā)明的SOI器件包括襯底層，埋氧層和頂層，所述埋氧層中包括和襯底層材料相同的犧牲層，所述埋氧層在所述犧牲層中產(chǎn)生固定負(fù)電荷。所述襯底層和犧牲層的材料同為P型硅，所述埋氧層的材料為二氧化硅。本發(fā)明的SOI器件通過在硅片上依次形成第一SiO2層，犧牲層，第二SiO2層，和硅膜襯底層而制造。本發(fā)明可用于航天、軍事、核電和高能物理等與總劑量輻照相關(guān)的行業(yè)中。
文檔編號H01L21/762GK101859783SQ20101016447
公開日2010年10月13日 申請日期2010年4月30日 優(yōu)先權(quán)日2010年4月30日
發(fā)明者劉 文, 郝志華, 黃如 申請人:北京大學(xué)