專利名稱：在絕緣襯底上形成有高Ge應變層的結構及形成方法
技術領域：
本發(fā)明涉及半導體設計及制造技術領域，特別涉及一種在絕緣襯底上形成有高Ge 應變層的半導體結構及其形成方法。
背景技術：
近年來開發(fā)出SOI (絕緣體上硅)的絕緣襯底來代替體硅襯底的集成電路，通過使 用SOI襯底，可以減小晶體管的漏極與襯底之間的寄生電容，從而可以提供半導體集成電 路的性能。然而隨著半導體器件特征尺寸的不斷縮小使得單個晶體管的尺寸逐漸達到物理 和技術的雙重極限，因此以Si作為溝道材料的CMOS器件的遷移率變得越來越低，已經(jīng)無法 滿足器件性能不斷提升的要求。為了解決這種問題，現(xiàn)有技術引入了應變技術來提高硅材 料的遷移率，或者直接采用其它的遷移率更高的材料來代替Si作為器件的溝道材料，其中 由于Ge材料具有比較高的空穴載流子遷移率而得到廣關注。Ge材料或高Ge組分的SiGe 材料在研究中都呈現(xiàn)出了遠遠高于現(xiàn)有Si材料的空穴遷移率，因此非常適合于應用于在 未來CMOS工藝中制備PMOS器件。因此，現(xiàn)有技術已將絕緣層(例如SiO2)應用在Ge材料器件中以改善半導體器件 的性能，例如采用在絕緣層之上直接形成Ge層作為溝道層。現(xiàn)有技術存在的缺點是，絕緣層和Ge層之間的界面非常差，因此會引起比較嚴重 的散射和漏電，從而影響器件性能。
發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術缺陷之一，特別是解決現(xiàn)有技術中絕緣層和 高Ge組分層之間界面差的問題。為達到上述目的，本發(fā)明一方面提出一種在絕緣襯底上形成有高Ge應變層的半 導體結構，包括襯底層；形成在所述襯底層之上的絕緣層；形成在所述絕緣層之上的應變 薄膜層；形成在所述應變薄膜層之上的高Ge應變層；和形成在所述高Ge應變層之上的柵堆疊。在本發(fā)明的一個實施例中，可以在所述高Ge應變層之上形成應變Si層或者低Ge 組分的應變SiGe層，從而形成Si-Ge-Si結構，不僅可以解決BTBT漏電問題，還可以解決柵 介質層與溝道間的表面態(tài)問題。本發(fā)明另一方面提出了一種在絕緣襯底上形成高Ge應變層的方法，包括以下步 驟提供第一基板，所述第一基板包括第一襯底和形成在所述第一襯底之上的弛豫SiGe 層；在所述弛豫SiGe層之上形成應變薄膜層；注入H以所述應變薄膜層之下形成H注入層； 將所述第一基板和所述應變薄膜層翻轉，并鍵合至第二基板，其中，所述第二基板包括第二 襯底和形成在所述第二襯底之上的絕緣層；進行熱處理以剝離所述第一基板；和在所述應 變薄膜層之上形成高Ge應變層。
且在本發(fā)明的一個實施例中，可在弛豫SiGe層之上重復形成應變薄膜層，因此可 以極大地降低制造成本。本發(fā)明通過在絕緣層和高Ge應變層之間形成的應變薄膜層，從而可以有效解決 絕緣層和高Ge組分層之間界面差的問題。本發(fā)明附加的方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變 得明顯，或通過本發(fā)明的實踐了解到。
本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結合附圖對實施例的描述中將變 得明顯和容易理解，其中圖1為本發(fā)明實施例一的在絕緣襯底上形成有高Ge應變層的半導體結構的示意 圖；圖2為本發(fā)明實施例二的在絕緣襯底上形成有高Ge應變層的半導體結構的示意 圖；圖3-9為本發(fā)明實施例的在絕緣襯底上形成高Ge應變層的方法流程圖。
具體實施例方式下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終 相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本發(fā)明的不同結構。為了簡 化本發(fā)明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且 目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復參考數(shù)字和/或字母。這種重 復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此 夕卜，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到 其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形 成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。如圖1所示，為本發(fā)明實施例的在絕緣襯底上形成有高Ge應變層的半導體結構的 示意圖。該半導體結構包括襯底層110，例如體Si層等，形成在襯底層110之上的絕緣層 120，例如SiO2等，形成在絕緣層120之上的應變薄膜層130、和形成在應變薄膜層130之上 的高Ge應變層140，以及形成在高Ge應變層140之上的柵堆疊160。在本發(fā)明的一個實施 例中，高Ge應變層140可包括Ge層或高Ge組分的SiGe層，應變薄膜層130可包括應變Si 層或者低Ge組分的應變SiGe層。其中，優(yōu)選地，應變薄膜層130的厚度約為3-50nm。在本發(fā)明的一個優(yōu)選實施例中，還可在高Ge應變層140之上再形成一層應變Si 層或者低Ge組分的應變SiGe層150，如圖2所示，從而形成Si-Ge-Si結構，不僅可以解決 BTBT漏電問題，還可以解決柵介質層與溝道間的表面態(tài)問題。為了更清楚的理解本發(fā)明實施例提出的上述半導體結構，本發(fā)明還提出了形成上 述半導體結構的方法的實施例，需要注意的是，本領域技術人員能夠根據(jù)上述半導體結構選擇多種工藝進行制造，例如不同類型的產(chǎn)品線，不同的工藝流程等等，但是這些工藝制造 的半導體結構如果采用與本發(fā)明上述結構基本相同的結構，達到基本相同的效果，那么也 應包含在本發(fā)明的保護范圍之內(nèi)。為了能夠更清楚的理解本發(fā)明，以下將具體描述形成本 發(fā)明上述結構的方法及工藝，還需要說明的是，以下步驟僅是示意性的，并不是對本發(fā)明的 限制，本領域技術人員還可通過其他工藝實現(xiàn)。如圖3-9所示，為本發(fā)明實施例的在絕緣襯底上形成高Ge應變層的方法流程圖， 包括以下步驟步驟SlOl，分別提供第一基板200和第二基板300，其中，第一基板200包括第一 襯底210和形成在第一襯底210之上的弛豫SiGe層220，如圖3所示。例如，第一襯底210 可為體Si襯底等。其中，第二基板300包括第二襯底310和形成在第二襯底310之上的絕 緣層320，例如SiO2等，如圖3所示。步驟S102，在第一基板200的弛豫SiGe層220之上形成應變薄膜層230，優(yōu)選地， 應變薄膜層230約為3-50nm，如圖4所示。在本發(fā)明的一個實施例中，應變薄膜層230可包 括應變Si層或者低Ge組分的應變SiGe層。步驟S103，注入高濃度H，以在應變薄膜層230之下形成一層高濃度H注入層，如 圖5所示。在本發(fā)明的其他實施例中，還可注入含H的物質，例如H/He、H/Ar共注入等，當 然本領域技術人員還可選擇其他還H物質進行注入，這些均應包含在本發(fā)明的保護范圍之 內(nèi)。步驟S104，將第一基板200和應變薄膜層230翻轉，并轉移至第二基板300，如圖 6所示。步驟S105，進行熱處理并剝離第一基板200，如圖7所示，例如加熱到400-600°C左 右，使得H與H原子結合形成H2分子，或者利用微波輔助加熱技術，在加熱至200°C以上的 同時對第一基板200施加微波輻照，使得H與H原子在較低溫度下結合形成H2分子，從而 將應變薄膜層230與弛豫SiGe層220在H注入層的地方分開，以將第一基板200剝離。在 本發(fā)明的一個實施例中，可通過對H注入的精確控制，使得H注入層恰形成在弛豫SiGe層 220和應變薄膜層230之間。當然H注入層也可形成在應變薄膜層230中，或者也可形成在 弛豫SiGe層220之中，之后在將殘留在應變薄膜層230之上的SiGe材料去除即可，例如可 通過化學機械拋光去除，當然也可采用其他方式去除。步驟S106，在所述應變薄膜層230之上形成高Ge應變層240，如圖8所示。在本 發(fā)明的一個實施例中，高Ge應變層330可包括Ge層或高Ge組分的SiGe層。步驟S107，優(yōu)選地，還可在高Ge應變層240之上，形成應變Si層或者低Ge組分的 應變SiGe層250，以及形成柵堆疊260，如圖9所示。在本發(fā)明的一個實施例中，可通過化 學氣相淀積的方式形成應變Si層或者低Ge組分的應變SiGe層250。在本發(fā)明上述實施例中，可以重復地在弛豫SiGe層220之上形成應變薄膜層230 并重復利用弛豫SiGe層220，接著將其剝離，從而可以大大地降低生產(chǎn)成本。本發(fā)明通過在絕緣層和高Ge應變層之間形成應變薄膜層，從而可以有效解決絕 緣層和高Ge組分層之間界面差的問題。盡管已經(jīng)示出和描述了本發(fā)明的實施例，對于本領域的普通技術人員而言，可以 理解在不脫離本發(fā)明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換
5和變型，本發(fā)明的范圍由所附權利要求及其等同限 定。
權利要求
一種在絕緣襯底上形成有高Ge應變層的半導體結構，其特征在于，包括襯底層；形成在所述襯底層之上的絕緣層；形成在所述絕緣層之上的應變薄膜層；形成在所述應變薄膜層之上的高Ge應變層；和形成在所述高Ge應變層之上的柵堆疊。
2.如權利要求1所述的半導體結構，其特征在于，其中，所述高Ge應變層包括Ge層或 高Ge組分的SiGe層。
3.如權利要求1或2所述的半導體結構，其特征在于，其中，所述應變薄膜層包括應變 Si層或者低Ge組分的應變SiGe層。
4.如權利要求3所述的半導體結構，其特征在于，其中，所述應變薄膜層的厚度為 3_50nmo
5.如權利要求3所述的半導體結構，其特征在于，還包括形成在所述高Ge應變層和 所述柵堆疊之間的應變Si層或者低Ge組分的應變SiGe層。
6.一種在絕緣襯底上形成高Ge應變層的方法，其特征在于，包括以下步驟提供第一基板，所述第一基板包括第一襯底和形成在所述第一襯底之上的弛豫SiGe層；在所述弛豫SiGe層之上形成應變薄膜層； 注入H以所述應變薄膜層之下形成H注入層；將所述第一基板和所述應變薄膜層翻轉，并鍵合至第二基板，其中，所述第二基板包括 第二襯底和形成在所述第二襯底之上的絕緣層； 進行熱處理以剝離所述第一基板；和 在所述應變薄膜層之上形成高Ge應變層。
7.如權利要求6所述的在絕緣襯底上形成高Ge應變層的方法，其特征在于，其中，所述 高Ge應變層包括Ge層或高Ge組分的SiGe層。
8.如權利要求6或7所述的在絕緣襯底上形成高Ge應變層的方法，其特征在于，其中， 所述應變薄膜層包括應變Si層或者低Ge組分的應變SiGe層。
9.如權利要求8所述的在絕緣襯底上形成高Ge應變層的方法，其特征在于，其中，所述 應變薄膜層的厚度為3-50nm。
10.如權利要求8所述的在絕緣襯底上形成高Ge應變層的方法，其特征在于，還包括 在所述高Ge應變層之上形成應變Si層或者低Ge組分的應變SiGe層。
11.如權利要求8所述的在絕緣襯底上形成高Ge應變層的方法，其特征在于，在所述剝 離應變薄膜層之后，還包括在所述第一基板的弛豫SiGe層之上再次形成應變薄膜層，以重復生成應變薄膜層并 重復利用所述弛豫SiGe層。
全文摘要
本發(fā)明提出一種在絕緣襯底上形成有高Ge應變層的半導體結構，包括襯底層；形成在所述襯底層之上的絕緣層；形成在所述絕緣層之上的應變薄膜層；形成在所述應變薄膜層之上的高Ge應變層；和形成在所述高Ge應變層之上的柵堆疊。本發(fā)明通過在絕緣層和高Ge應變層之間形成應變薄膜層，從而可以有效解決絕緣層和高Ge組分層之間界面差的問題。
文檔編號H01L27/12GK101882624SQ20101021208
公開日2010年11月10日 申請日期2010年6月29日 優(yōu)先權日2010年6月29日
發(fā)明者王敬, 許軍, 郭磊 申請人:清華大學