專利名稱：寄生晶閘管以及靜電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路靜電保護(hù)電路設(shè)計(jì)領(lǐng)域，尤其涉及一種寄生晶閘管以及靜電保護(hù)電路。
背景技術(shù)：
如今，隨著集成電路制造工藝的改進(jìn)，CMOS集成電路的特征尺寸也越來(lái)越小。然而，隨之而來(lái)的，集成電路對(duì)于靜電放電(ESD，Electrostatic Discharge)的防護(hù)能力也越來(lái)越弱，即隨著器件尺寸的越來(lái)越小，器件所能承受的靜電電壓也越來(lái)越小。并且，由于集成電路所處的工作環(huán)境中的靜電并不會(huì)因?yàn)榧呻娐烦叽绲目s小而有任何改變，因此，與大尺寸集成電路相比，現(xiàn)今采用深亞微米制造工藝制造的集成電路更容易受到靜電放電的影響而損壞。集成電路組件中首先遭遇靜電放電的通常為直接耦接至集成電路芯片的焊墊或端子的輸入/輸出電路。因而，靜電放電保護(hù)電路通常也與輸入/輸出電路相連。目前，晶閘管又稱為可控硅整流器(SCR，Silicon Controlled Rectifier)由于具有良好的靜電放電保護(hù)特性以及相對(duì)較小的器件面積而被廣泛應(yīng)用于集成電路的靜電放電保護(hù)電路上。通常都是通過(guò)設(shè)計(jì)器件結(jié)構(gòu)來(lái)生成寄生的晶閘管來(lái)提供靜電放電保護(hù)。圖1為現(xiàn)有的一種寄生晶閘管的半導(dǎo)體剖面結(jié)構(gòu)圖，所述寄生晶閘管包括半導(dǎo)體襯底100 ；位于半導(dǎo)體襯底100內(nèi)且相鄰的N阱101以及P阱102 ；位于N阱101的表面區(qū)域內(nèi)，且相互隔離的N+型連接區(qū)201、P+型注入?yún)^(qū)202 ；位于P阱102的表面區(qū)域內(nèi)，且相互隔離的P+型連接區(qū)204、N+型注入?yún)^(qū)203 ；所述P+型注入?yún)^(qū)202與N+型注入?yún)^(qū)通過(guò)一個(gè)橫跨于N阱101以及P阱102表面區(qū)域的淺溝槽隔離300相隔離。所述晶閘管的陽(yáng)極連接至N+型連接區(qū)201以及P+型注入?yún)^(qū)202，陰極連接至P+型連接區(qū)204以及N+型注入?yún)^(qū) 203。圖2為上述寄生晶閘管的等效電路圖，結(jié)合圖1以及圖2所示，所述P+型注入?yún)^(qū) 202,N阱101以及P阱102構(gòu)成寄生PNP管T1，N阱101、P阱102以及N+型注入?yún)^(qū)203構(gòu)成寄生NPN管T2。所述寄生PNP管Tl的發(fā)射極(P+型注入?yún)^(qū))連接至陽(yáng)極，集電極(P阱 102)通過(guò)P阱102的寄生內(nèi)阻Rpwell以及P+型連接區(qū)204連接至陰極；所述寄生NPN管的發(fā)射極(N+型注入?yún)^(qū))連接至陰極，集電極(N阱101)通過(guò)N阱101的寄生內(nèi)阻Rnwell以及 N+型連接區(qū)201連接至陽(yáng)極；同時(shí)，由于所述寄生PNP管Tl的基極(N阱101)以及寄生NPN 管T2的基極(P阱102)同時(shí)作為對(duì)方的集電極，因此可視為寄生PNP管Tl以及寄生NPN 管T2的基極與對(duì)方的集電極直接連接?，F(xiàn)有的寄生晶閘管器件存在如下問(wèn)題為了實(shí)現(xiàn)注入?yún)^(qū)間的絕緣隔離，通常淺溝槽隔離300的溝槽深度要遠(yuǎn)大于P+型注入?yún)^(qū)202以及N+型注入?yún)^(qū)203的注入深度。寄生晶閘管在工作時(shí)，主要電流的流經(jīng)區(qū)域依次為陽(yáng)極、P+型注入?yún)^(qū)、N阱、P阱、N+型注入?yún)^(qū)、 陰極(即PNPN結(jié)構(gòu))。由于淺溝槽隔離300的阻隔，上述電流的需要繞過(guò)淺溝槽隔離300 的底部，從而形成一個(gè)U字型通路，路徑太長(zhǎng)。一方面，在晶閘管導(dǎo)通時(shí)內(nèi)阻過(guò)高容易影響晶閘管開(kāi)啟速度；另一方面，對(duì)于寄生晶閘管的PNPN結(jié)構(gòu)，其觸發(fā)電壓取決于中間N阱101 與P阱102的反向擊穿電壓大小，而圖1中N阱101與P阱102的接觸界面位于淺溝槽隔離300的底部，所述U字形路徑將使得該界面處形成的反向電壓小于加載在晶閘管陽(yáng)極以及陰極上的電壓，變相抬高了晶閘管的觸發(fā)電壓。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種觸發(fā)電壓低，響應(yīng)靈敏的晶閘管以避免現(xiàn)有寄生晶閘管中存在電流通路路徑過(guò)長(zhǎng)導(dǎo)致觸發(fā)電壓抬高、開(kāi)啟速度過(guò)慢的問(wèn)題。本發(fā)明提供的一種寄生晶閘管，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底內(nèi)且相鄰的N阱以及P阱；位于半導(dǎo)體襯底表面且橫跨于N阱以及P阱的第一偽柵；位于P阱表面的第二偽柵；位于第一偽柵以及第二偽柵之間P阱內(nèi)的P型觸發(fā)電壓調(diào)整區(qū)；位于第二偽柵相對(duì)于N型觸發(fā)電壓調(diào)整區(qū)另一側(cè)P阱內(nèi)的N型注入?yún)^(qū)；位于第一偽柵另一側(cè)N阱內(nèi)的P型注入?yún)^(qū)；還包括陽(yáng)極，連接至P型注入?yún)^(qū)以及N阱；陰極，連接至N型注入?yún)^(qū)以及P阱?？蛇x的，所述N阱的表面區(qū)域內(nèi)還包括N型連接區(qū)，所述N阱通過(guò)N型連接區(qū)與陽(yáng)極連接。所述N型連接區(qū)與P型注入?yún)^(qū)通過(guò)淺溝槽絕緣隔離?？蛇x的，所述P阱的表面區(qū)域內(nèi)還包括P型連接區(qū)，所述P阱通過(guò)P型連接區(qū)與陰極連接。所述P型連接區(qū)與N型注入?yún)^(qū)通過(guò)淺溝槽絕緣隔離?；谏鲜黾纳чl管，本發(fā)明還提供了一種靜電保護(hù)電路，包括發(fā)射極與第一端相連，集電極通過(guò)第一寄生電阻與第二端相連的PNP管；集電極通過(guò)第二寄生電阻與第一端相連，發(fā)射極與第二端相連的NPN管；所述PNP管與NPN管的基極分別連接至對(duì)方的集電極；與所述PNP管的基極相連的觸發(fā)電壓調(diào)整電路，當(dāng)?shù)谝欢艘约暗诙酥g產(chǎn)生瞬時(shí)電勢(shì)差時(shí)，所述觸發(fā)電壓調(diào)整電路拉升NPN管的基極電位?？蛇x的，所述觸發(fā)電壓調(diào)整電路包括RC耦合回路，所述RC耦合回路的電阻端連接至第二端，電容端連接至第一端，RC耦合節(jié)點(diǎn)連接至NPN管的基極?？蛇x的，所述觸發(fā)電壓調(diào)整電路包括RC耦合回路以及CMOS反相器電路，所述RC 耦合回路的電阻端連接第一端，電容端連接第二端，RC耦合節(jié)點(diǎn)連接至CMOS反相器電路的輸入端；所述CMOS反相器電路的PMOS高位端連接至第一端，匪OS低位端連接至第二端，輸出端連接至NPN管的基極?？蛇x的，將所述第二端接地，第一端連接至需要靜電保護(hù)的外部電路。與現(xiàn)有技術(shù)相比，本發(fā)明提供的寄生晶閘管具有以下優(yōu)點(diǎn)在晶閘管的PNPN結(jié)構(gòu)中，通過(guò)偽柵將P型注入?yún)^(qū)與N型注入?yún)^(qū)間隔，電流通路形成于N阱以及P阱的表面區(qū)域， 相比于現(xiàn)有的寄生晶閘管，電流通路路徑短，內(nèi)阻小，因而具有開(kāi)啟速度快、觸發(fā)電壓低的特點(diǎn)，另一方面，通過(guò)在P阱中設(shè)置P型觸發(fā)電壓調(diào)整區(qū)，外接觸發(fā)電壓調(diào)整電路，拉升P阱電位，能夠進(jìn)一步降低晶閘管觸發(fā)導(dǎo)通電壓。


通過(guò)附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說(shuō)明，本發(fā)明的上述及其他目的、特征和優(yōu)勢(shì)將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標(biāo)記。附圖并未按比例繪制，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中為清楚起見(jiàn)，放大了層和區(qū)域的尺寸。圖1為現(xiàn)有的一種寄生晶閘管的半導(dǎo)體剖面結(jié)構(gòu)示意圖；圖2為圖1所示寄生晶閘管的等效電路示意圖；圖3為本發(fā)明所述寄生晶閘管的具體實(shí)施例示意圖；圖4為圖3所示寄生晶閘管的等效電路示意圖；圖5為本發(fā)明所述靜電保護(hù)電路的第一實(shí)施例示意圖；圖6為圖5所示靜電保護(hù)電路的半導(dǎo)體結(jié)構(gòu)示意圖；圖7為本發(fā)明所述靜電保護(hù)電路的第二實(shí)施例示意圖；圖8為圖7所示靜電保護(hù)電路的半導(dǎo)體結(jié)構(gòu)示意圖。
具體實(shí)施例方式現(xiàn)有的寄生晶閘管利用采用淺溝槽隔離將N阱內(nèi)的P型注入?yún)^(qū)與P阱內(nèi)的N型注入?yún)^(qū)相隔離，由于淺溝槽隔離的溝槽深度遠(yuǎn)大于P型注入?yún)^(qū)以及N型注入?yún)^(qū)的注入深度，造成晶閘管的PNPN結(jié)構(gòu)中，電路通路繞過(guò)淺溝槽隔離的底部形成U型路徑，路徑過(guò)長(zhǎng)，內(nèi)阻過(guò)大影響了晶閘管的開(kāi)啟速度以及抬高實(shí)際導(dǎo)通觸發(fā)電壓。本發(fā)明采用橫跨于N阱以及P阱表面的偽柵，將上述注入?yún)^(qū)相間隔，使得晶閘管的電流通路形成于N阱以以及P阱表面區(qū)域內(nèi)，大大縮短了電流通路的路徑，從而達(dá)到提高開(kāi)啟速度的目的，同時(shí)，在P阱內(nèi)形成觸發(fā)電壓調(diào)整區(qū)，能夠外接觸發(fā)電壓調(diào)整電路拉升P阱也即寄生NPN管基極的電位以達(dá)到進(jìn)一步降低晶閘管導(dǎo)通電壓的目的。下面結(jié)合具體實(shí)施例，對(duì)本發(fā)明所述寄生晶閘管的半導(dǎo)體結(jié)構(gòu)以及電路工作原理作進(jìn)一步介紹。如圖3所示，本實(shí)施例的寄生晶閘管，包括半導(dǎo)體襯底400，位于半導(dǎo)體襯底400內(nèi)且相鄰的N阱410以及P阱420 ；為了與 CMOS工藝兼容，所述半導(dǎo)體襯底400可以為N型或P型襯底，本實(shí)施例中采用P型襯底。位于半導(dǎo)體襯底400表面，且橫跨于N阱401以及P阱402的第一偽柵501 ；位于 P阱表面的第二偽柵502 ；位于第一偽柵501以及第二偽柵502之間P阱402內(nèi)的P型觸發(fā)電壓調(diào)整區(qū)600 ；位于第二偽柵502相對(duì)于N型觸發(fā)電壓調(diào)整區(qū)600另一側(cè)P阱402內(nèi)的N 型注入?yún)^(qū)602 ；位于第一偽柵501另一側(cè)N阱401內(nèi)的P型注入?yún)^(qū)601。還包括陽(yáng)極，連接至P型注入?yún)^(qū)601以及N阱401;陰極，連接至N型注入?yún)^(qū)602以及P阱402。通常在半導(dǎo)體結(jié)構(gòu)中為了在實(shí)際金屬互連時(shí)能夠引出N阱401以及P阱402，可以在N阱401的表面區(qū)域形成N型連接區(qū)701，P阱402的表面形成P型連接區(qū)702。且將上述同一阱內(nèi)的連接區(qū)與注入?yún)^(qū)均通過(guò)淺溝槽800絕緣隔離，以避免產(chǎn)生表面漏電流。此外，為了在實(shí)際使用時(shí)，降低各區(qū)域的接觸電阻，所述阱區(qū)表面的各連接區(qū)均采用重?fù)诫s。另一方面，作為PNPN結(jié)構(gòu)中兩寄生三極管的發(fā)射極，也需要將P型注入?yún)^(qū)601 以及N型注入?yún)^(qū)602重?fù)诫s。圖4為圖3所示寄生晶閘管實(shí)施例的等效電路示意圖。下面結(jié)合圖3以及圖4對(duì)本發(fā)明寄生晶閘管進(jìn)一步說(shuō)明。
根據(jù)現(xiàn)有技術(shù)中的晶閘管原理描述，所述P型注入?yún)^(qū)601、N阱401以及P阱402構(gòu)成寄生PNP管Tl。N阱401、P阱402以及N型注入?yún)^(qū)602構(gòu)成寄生NPN管T2。則所述寄生 PNP管Tl的發(fā)射極(P型注入?yún)^(qū)601)直接連接至晶閘管的陽(yáng)極，集電極(P阱402)則通過(guò) P阱102的寄生內(nèi)阻Rpwell經(jīng)由P型連接區(qū)702連接至晶閘管的陰極；同樣所述寄生PNP管 T2的發(fā)射極(N型注入?yún)^(qū))直接連接至晶閘管的陰極，而集電極(N阱401)則遺過(guò)N阱401 的寄生內(nèi)阻Rnwell經(jīng)由N型連接區(qū)701連接至晶閘管的陽(yáng)極。由于所述寄生PNP管Tl的基極(N阱401)以及寄生NPN管T2的基極(P阱402)同時(shí)作為對(duì)方的集電極，因此可視為寄生PNP管Tl以及寄生NPN管T2的基極與對(duì)方的集電極直接連接，上述連接方式即構(gòu)成了典型的晶閘管電路。而P型注入?yún)^(qū)601、N阱401、P阱402、N型注入?yún)^(qū)602即形成寄生晶閘管的PNPN結(jié)構(gòu)。由于P型注入?yún)^(qū)601以及N型注入?yún)^(qū)602均位于半導(dǎo)體襯底的表面區(qū)域，且其間不存在淺溝槽隔離，只需在離子注入時(shí)，通過(guò)第一偽柵501以及第二偽柵502的自對(duì)準(zhǔn)功能，將兩者間隔開(kāi)。因此上述PNPN結(jié)構(gòu)中的電流通路也形成于半導(dǎo)體襯底的表面區(qū)域，電流路徑相比于現(xiàn)有的寄生晶閘管大大縮短。此外P型觸發(fā)電壓調(diào)整區(qū)600由于位于第一偽柵501以及第二偽柵502之間的P 阱402內(nèi)，也即第二偽柵502相對(duì)于P型注入?yún)^(qū)602另一側(cè)P阱402內(nèi)，且與P阱402的摻雜類型相同。故在N阱401、P阱402以及P型注入?yún)^(qū)602、所構(gòu)成的寄生NPN管T2中，P 型觸發(fā)電壓調(diào)整區(qū)600即可等同于直接連接于寄生NPN管T2的基極。在實(shí)際的電路連接中，僅需將P型觸發(fā)電壓調(diào)整區(qū)連接至觸發(fā)電壓調(diào)整電路，用以拉升寄生NPN管T2的基極電位，便可以實(shí)現(xiàn)調(diào)整降低晶閘管的觸發(fā)電壓的目的?；谏鲜黾纳чl管，本發(fā)明還提供了一種靜電保護(hù)電路，結(jié)合上述寄生晶閘管， 對(duì)本發(fā)明所述靜電保護(hù)電路進(jìn)行描述。圖5為本發(fā)明所述靜電保護(hù)電路的第一實(shí)施例示意圖；而圖6為圖5所示靜電保護(hù)電路的半導(dǎo)體結(jié)構(gòu)示意圖，結(jié)合圖5以及圖6所示，所述靜電保護(hù)電路包括發(fā)射極與第一端(即寄生晶閘管的陽(yáng)極)相連，集電極通過(guò)第一寄生電阻Rl (即寄生晶閘管中P阱402的寄生內(nèi)阻)與第二端(即寄生晶閘管的陰極)相連的PNP管Tl，集電極通過(guò)第二寄生電阻R2(即寄生晶閘管中N阱401的寄生內(nèi)阻)與第一端相連，發(fā)射極與第二端相連的NPN管T2 ；所述PNP管以及NPN管的基極分別連接至對(duì)方的集電極；與所述PNP管的基極相連(也即與N型觸發(fā)電壓調(diào)整區(qū)600相連)的觸發(fā)電壓調(diào)整電路。所述觸發(fā)電壓調(diào)整電路包括RC耦合回路，其中RC耦合回路的電容端C連接至第一端(寄生晶閘管的陽(yáng)極)，電阻端R連接至第二端(寄生晶閘管的陰極)，而RC耦合節(jié)點(diǎn) 0連接至NPN管T2的基極(圖6中的P型觸發(fā)電壓調(diào)整區(qū)600)。通常為了簡(jiǎn)化電路，在實(shí)際使用中，可以將第二端也即晶閘管的陰極接地，而將第一端也即晶閘管的陽(yáng)極連接至需要靜電保護(hù)的外部電路中。在非靜電保護(hù)的情況下，僅需保證所述第一端與第二端之間的晶閘管的觸發(fā)導(dǎo)通電壓大于外部電路正常工作時(shí)第一端與第二端之間的電壓差即可。上述靜電保護(hù)電路不工作，而不影響外部電路的正常運(yùn)行。此時(shí)NPN管T2的基極(P型觸發(fā)電壓調(diào)整區(qū))的電位應(yīng)當(dāng)與第一端相同。假設(shè)外部電路中發(fā)生了靜電破壞，而在第一端形成了一個(gè)瞬時(shí)的靜電脈沖，需要通過(guò)第二端釋放至地。此時(shí)第一端與第二段之間的瞬時(shí)電勢(shì)差突然增大，因此首先在RC耦合回路中產(chǎn)生耦合效應(yīng)。所述RC耦合回路中的電容充電，RC耦合節(jié)點(diǎn)0處的電位拉升，直接導(dǎo)致NPN管T2的基極電位也被拉升。因此在NPN管T2的基極以及發(fā)射極之間形成一個(gè)較大電勢(shì)差，構(gòu)成正向PN結(jié)的漏電流，上述漏電流能夠誘發(fā)NPN管T2的發(fā)射極電流，進(jìn)一步觸發(fā)PNP管Tl以及NPN管T2的導(dǎo)通。由上述過(guò)程可知，上述RC耦合回路在第一端以及第二段產(chǎn)生瞬時(shí)電勢(shì)差時(shí)，能夠誘發(fā)晶閘管的導(dǎo)通，也即所述觸發(fā)電壓調(diào)整電路等效于調(diào)整降低了晶閘管的觸發(fā)電壓。隨著晶閘管的導(dǎo)通，聚集于第一端的靜電脈沖，將迅速通過(guò)晶閘管經(jīng)由第二端接地釋放。最終靜電脈沖釋放結(jié)束后，晶間管關(guān)閉，所述靜電保護(hù)電路完成靜電保護(hù)的功能，重新截止關(guān)閉。圖7為本發(fā)明所述靜電保護(hù)電路的第二實(shí)施例示意圖；而圖8為圖7所示靜電保護(hù)電路的半導(dǎo)體結(jié)構(gòu)示意圖，結(jié)合圖7以及圖8所示，所述靜電保護(hù)電路包括發(fā)射極與第一端(即寄生晶閘管的陽(yáng)極)相連，集電極通過(guò)第一寄生電阻(即寄生晶閘管中P阱402的寄生內(nèi)阻)與第二端(即寄生晶閘管的陰極)相連的PNP管Tl，集電極通過(guò)第二寄生電阻(即寄生晶閘管中 N阱401的寄生內(nèi)阻)與第一端相連，發(fā)射極與第二端相連的NPN管T2 ；所述PNP管以及 NPN管的基極分別連接至對(duì)方的集電極；與所述NPN管T2的基極相連(也即與P型觸發(fā)電壓調(diào)整區(qū)600相連)的觸發(fā)電壓調(diào)整電路。所述觸發(fā)電壓調(diào)整電路包括RC耦合回路以及CMOS反相器電路，其中RC耦合回路的電容端C連接至第二端(寄生晶閘管的陰極)，電阻端R連接至第一端(寄生晶閘管的陽(yáng)極)，而RC耦合節(jié)點(diǎn)0連接至CMOS反相器電路的輸入端；所述CMOS反相器電路的PMOS 高位端連接至第一端，NMOS低位端連接至第二端，輸出端連接至PNP管的基極(圖6中的N 型觸發(fā)電壓調(diào)整區(qū)600)。同樣為了簡(jiǎn)化電路，將第二端也即晶閘管的陰極接地，而將第一端也即晶閘管的陽(yáng)極連接至需要靜電保護(hù)的外部電路中。與第一實(shí)施例相同，在非靜電保護(hù)的情況下，保證所述第一端與第二端之間的晶閘管的觸發(fā)導(dǎo)通電壓大于外部電路正常工作時(shí)第一端與第二端之間的電壓差即可。由于 CMOS反相器的輸入端通過(guò)RC耦合回路的電阻與第二端連接接地，電位視為0，因此反相器中PMOS管導(dǎo)通而NMOS管關(guān)閉。此時(shí)PNP管的基極(N型觸發(fā)電壓調(diào)整區(qū))通過(guò)PMOS管與第一端連接，電位應(yīng)當(dāng)與第一端相同均為0。假設(shè)外部電路中發(fā)生了靜電破壞，而在第一端形成了一個(gè)瞬時(shí)的靜電脈沖，需要通過(guò)第二端釋放至地。此時(shí)第一端與第二段之間的瞬時(shí)電勢(shì)差突然增大，也同樣首先在RC 耦合回路中產(chǎn)生耦合效應(yīng)。所述RC耦合回路中的電容充電，RC耦合節(jié)點(diǎn)處的電位被拉低， 所述CMOS反相器中的PMOS管繼續(xù)導(dǎo)通而NMOS管保持關(guān)閉，因此NPN管T2的基極電位將通過(guò)PMOS管與第一端連接，即隨著第一端的電位升高而被迅速拉升。因此在NPN管T2的基極以及發(fā)射極之間形成一個(gè)較大電勢(shì)差(等同于第一端與第二端的電勢(shì)差)，從而構(gòu)成正向PN結(jié)的漏電流，上述漏電流能夠誘發(fā)NPN管T2的發(fā)射極電流，進(jìn)一步觸發(fā)PNP管Tl以及NPN管T2的導(dǎo)通。由上述過(guò)程可知，上述觸發(fā)電壓調(diào)整電路在外部電路發(fā)生靜電破壞， 第一端與第二端之間產(chǎn)生瞬時(shí)電勢(shì)差時(shí)，也等效于調(diào)整降低了晶閘管的觸發(fā)電壓。隨著晶閘管的導(dǎo)通，聚集于第一端的靜電脈沖，將迅速通過(guò)晶間管經(jīng)由第二端接地釋放。最終靜電脈沖釋放結(jié)束后，晶閘管關(guān)閉，所述靜電保護(hù)電路完成靜電保護(hù)的功能，重新截止關(guān)閉。以上兩種靜電保護(hù)電路，均以本發(fā)明所述寄生晶閘管為基礎(chǔ)，在P型觸發(fā)電壓調(diào)整區(qū)上外接觸發(fā)電壓調(diào)整電路，達(dá)到降低晶閘管觸發(fā)電壓的目的，以滿足靜電保護(hù)的需求。 所述觸發(fā)電壓調(diào)整電路，應(yīng)當(dāng)不僅僅局限于以上兩個(gè)實(shí)施例，僅需要滿足，在第一端以及第二端之間產(chǎn)生瞬時(shí)電勢(shì)差時(shí)，所述觸發(fā)電壓調(diào)整電路能夠降低P型觸發(fā)電壓調(diào)整區(qū)也即 NPN管的基極電位即可。本領(lǐng)域技術(shù)人員，應(yīng)當(dāng)可以推斷，采用其他類似功能的觸發(fā)電壓調(diào)整電路均能達(dá)到本發(fā)明所述靜電保護(hù)電路的目的，等同功能電路的替換均應(yīng)當(dāng)包括在本發(fā)明所述靜電保護(hù)電路的范圍內(nèi)。綜上所述，本發(fā)明所述寄生晶閘管，其電流通路形成于半導(dǎo)體襯底表面，基本呈直線型，因此路徑較短，改善了現(xiàn)有技術(shù)中寄生晶閘管的開(kāi)啟速度較慢的問(wèn)題，同時(shí)通過(guò)在N 阱內(nèi)設(shè)置N型觸發(fā)電壓調(diào)整區(qū)，外接觸發(fā)電壓調(diào)整電路，達(dá)到降低寄生晶閘管的觸發(fā)導(dǎo)通電壓的目的，應(yīng)用至實(shí)際的靜電保護(hù)電路中具有良好的靜電保護(hù)效果。本發(fā)明雖然以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定權(quán)利要求，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種寄生晶閘管，其特征在于，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底內(nèi)且相鄰的N阱以及P阱；位于半導(dǎo)體襯底表面且橫跨于N阱以及P阱的第一偽柵；位于P阱表面的第二偽柵；位于第一偽柵以及第二偽柵之間P 阱內(nèi)的P型觸發(fā)電壓調(diào)整區(qū)；位于第二偽柵相對(duì)于N型觸發(fā)電壓調(diào)整區(qū)另一側(cè)P阱內(nèi)的N 型注入?yún)^(qū)；位于第一偽柵另一側(cè)N阱內(nèi)的P型注入?yún)^(qū)；還包括陽(yáng)極，連接至P型注入?yún)^(qū)以及N阱；陰極，連接至N型注入?yún)^(qū)以及P阱。
2.如權(quán)利要求1所述的寄生晶閘管，其特征在于，所述N阱的表面區(qū)域內(nèi)還包括N型連接區(qū)，所述N阱通過(guò)N型連接區(qū)與陽(yáng)極連接。
3.如權(quán)利要求2所述的寄生晶閘管，其特征在于，所述N型連接區(qū)與P型注入?yún)^(qū)通過(guò)淺溝槽絕緣隔離。
4.如權(quán)利要求1所述的寄生晶閘管，其特征在于，所述P阱的表面區(qū)域內(nèi)還包括P型連接區(qū)，所述P阱通過(guò)P型連接區(qū)與陰極連接。
5.如權(quán)利要求4所述的寄生晶閘管，其特征在于，所述P型連接區(qū)與N型注入?yún)^(qū)通過(guò)淺溝槽絕緣隔離。
6.一種靜電保護(hù)電路，其特征在于，包括發(fā)射極與第一端相連，集電極通過(guò)第一寄生電阻與第二端相連的PNP管；集電極通過(guò)第二寄生電阻與第一端相連，發(fā)射極與第二端相連的NPN管；所述PNP管與NPN管的基極分別連接至對(duì)方的集電極；與所述PNP管的基極相連的觸發(fā)電壓調(diào)整電路，當(dāng)?shù)谝欢艘约暗诙酥g產(chǎn)生瞬時(shí)電勢(shì)差時(shí)，所述觸發(fā)電壓調(diào)整電路拉升NPN管的基極電位。
7.如權(quán)利要求6所述的靜電保護(hù)電路，其特征在于，所述觸發(fā)電壓調(diào)整電路包括RC耦合回路，所述RC耦合回路的電阻端連接至第二端，電容端連接至第一端，RC耦合節(jié)點(diǎn)連接至NPN管的基極。
8.如權(quán)利要求6所述的靜電保護(hù)電路，其特征在于，所述觸發(fā)電壓調(diào)整電路包括RC耦合回路以及CMOS反相器電路，所述RC耦合回路的電阻端連接第一端，電容端連接第二端， RC耦合節(jié)點(diǎn)連接至CMOS反相器電路的輸入端；所述CMOS反相器電路的PMOS高位端連接至第一端，NMOS低位端連接至第二端，輸出端連接至NPN管的基極。
9.如權(quán)利要求6所述的靜電保護(hù)電路，其特征在于，將所述第二端接地，第一端連接至需要靜電保護(hù)的外部電路。
全文摘要
本發(fā)明提供了一種寄生晶閘管以及靜電保護(hù)電路，所述寄生晶閘管包括半導(dǎo)體襯底；位于半導(dǎo)體襯底內(nèi)且相鄰的N阱以及P阱；位于半導(dǎo)體襯底表面且橫跨于N阱以及P阱的第一偽柵；位于P阱表面的第二偽柵；位于第一偽柵以及第二偽柵之間P阱內(nèi)的P型觸發(fā)電壓調(diào)整區(qū)；位于第二偽柵相對(duì)于N型觸發(fā)電壓調(diào)整區(qū)另一側(cè)P阱內(nèi)的N型注入?yún)^(qū)；位于第一偽柵另一側(cè)N阱內(nèi)的P型注入?yún)^(qū)；還包括陽(yáng)極，連接至P型注入?yún)^(qū)以及N阱；陰極，連接至N型注入?yún)^(qū)以及P阱。本發(fā)明所述寄生晶閘管，導(dǎo)通電路形成于半導(dǎo)體襯底的表面區(qū)域內(nèi)，因此路徑較短，開(kāi)啟速度較快，且通過(guò)N型觸發(fā)電壓調(diào)整區(qū)外接觸發(fā)電壓調(diào)整電路，而具有調(diào)整降低觸發(fā)電壓的功能。
文檔編號(hào)H01L29/74GK102315258SQ20101022182
公開(kāi)日2012年1月11日 申請(qǐng)日期2010年6月29日 優(yōu)先權(quán)日2010年6月29日
發(fā)明者單毅 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司