專利名稱：與溝槽-柵極dmos兼容的集成保護(hù)式肖特基二極管結(jié)構(gòu)及方法
與溝槽-柵極DMOS兼容的集成保護(hù)式肖特基二極管結(jié)構(gòu)及
方法有關(guān)申請的交叉參照本申請要求2009年11月23日提交的美國臨時專利申請61/263，618的優(yōu)先權(quán)， 該申請全部引用在此作為參考。


下文詳細(xì)參照本發(fā)明的實施方式(示例性實施方式)，在附圖中示出其示例。在可 能的情況下，所有附圖中相同的標(biāo)號將指代相同或相似的部件。此外，在本文中，術(shù)語“肖特 基”、“肖特基二極管”和“肖特基接點”是可以互換使用的。包括在本說明書中并且構(gòu)成本 說明書的一部分的附圖示出了本發(fā)明的實施方式，并與具體描述一起用于解釋本發(fā)明的原 理。在附圖中圖1-10是用于描繪可用本發(fā)明的實施方式形成的中間結(jié)構(gòu)的橫截面圖；圖11-15是用于描繪可用本發(fā)明的實施方式形成的中間結(jié)構(gòu)的橫截面圖；圖16是用于描繪可根據(jù)本發(fā)明形成的結(jié)構(gòu)的橫截面圖；圖17是可根據(jù)本發(fā)明的實施方式形成的示例性器件的摻雜水平的曲線圖描繪；圖18-19是描繪根據(jù)本發(fā)明形成的各種器件的工作特性的曲線圖；以及圖20是描繪了在電子系統(tǒng)中使用的調(diào)壓器的框圖，該調(diào)壓器具有根據(jù)本發(fā)明的 肖特基接點。應(yīng)該注意到，已簡化了附圖中的一些細(xì)節(jié)，附圖的繪制是為了幫助理解本發(fā)明的 實施方式而并非要保持嚴(yán)格的結(jié)構(gòu)準(zhǔn)確度、細(xì)節(jié)和比例。
具體實施例方式根據(jù)本發(fā)明的器件可以用溝槽柵極擴(kuò)散金屬氧化物半導(dǎo)體(DM0Q工藝集成到一 起，這些器件使用溝槽接點，且這種溝槽接點既接觸源極區(qū)域又接觸P-體接觸區(qū)域。也可 以將這種溝槽接點稱為具有凹入的體接觸的源極接點。此外，各實施方式可以包括使用淺 硅蝕刻除去溝槽底部不想要的重體接觸注入，這可能是有用的，因為肖特基無法形成于高 度摻雜的硅區(qū)域中。可以使用反摻雜(即，用具有相反導(dǎo)電類型的摻雜劑對具有第一導(dǎo)電 類型的區(qū)域進(jìn)行摻雜)，從而通過改變表面摻雜濃度來調(diào)節(jié)肖特基接點的勢壘高度，并且改 變形成于P-體和晶體管漏極區(qū)域之間的二極管的注入效率。例如，反摻雜可以用于若干種目的，例如形成低注入體二極管；在肖特基二極管 之下產(chǎn)生結(jié)場效應(yīng)晶體管(JFET)，同時金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)P-體充 當(dāng)柵極；以及對P-體進(jìn)行反摻雜并且添加一個或多個調(diào)諧注入以調(diào)節(jié)正向電壓和漏電流 特性。在一個實施方式中，對于N-溝道器件，調(diào)諧注入可以是P-型的，或者對于P-溝道 器件，調(diào)諧注入可以是N-型的。另外，可以形成一種結(jié)構(gòu)，該結(jié)構(gòu)包括在肖特基二極管外圍 的自對準(zhǔn)屏蔽(保護(hù))，以減小高反向偏壓條件下的泄漏。
根據(jù)本發(fā)明的實施方式的結(jié)構(gòu)可以包括溝槽-柵極擴(kuò)散金屬氧化物半導(dǎo)體 (DMOS)器件，該器件具有到P-體和源極的凹入的接點以及在P-體區(qū)域和漏極區(qū)域之間經(jīng) 反摻雜的肖特基或低注入二極管。圖1-10描繪了用于形成這種器件的方法。在本實施方 式中，將描繪并描述N-溝道MOS (NMOS)器件的形成過程，但是將會認(rèn)識到，通過調(diào)節(jié)掩模、 注入等可以形成包括P-溝道(PMOS)器件的結(jié)構(gòu)或既包括PMOS又包括NMOS器件的結(jié)構(gòu)。本發(fā)明的一個實施方式涉及一種半導(dǎo)體器件，包括半導(dǎo)體基板；形成于半導(dǎo)體 基板內(nèi)的多個晶體管，其中每個晶體管包括具有第一側(cè)壁、第二側(cè)壁和底部的溝槽；包括 第一體接觸區(qū)域和第二體接觸區(qū)域的體，第一體接觸區(qū)域和第二體接觸區(qū)域分別鄰接著第 一側(cè)壁和第二側(cè)壁；在溝槽底部與溝槽內(nèi)的導(dǎo)體的界面處的肖特基二極管，其中所述體的 下部是在溝槽底部與溝槽內(nèi)的導(dǎo)體之間的界面處所形成的肖特基二極管之下。在上述半導(dǎo)體器件中，在肖特基二極管之下所述體在約0. 01 μ m到約0. 4 μ m之間 延伸。本發(fā)明的另一個實施方式涉及一種半導(dǎo)體器件，包括其中有溝槽的半導(dǎo)體基板， 所述溝槽包括第一側(cè)壁、第二側(cè)壁和底部；包括體接觸區(qū)域的體，所述體接觸區(qū)域鄰接著第 一側(cè)壁和第二側(cè)壁，所述體接觸區(qū)域包括具有第一導(dǎo)電性類型的第一濃度的摻雜劑；用于 填充所述溝槽的至少一個導(dǎo)電層；在溝槽底部的基板內(nèi)的補(bǔ)償區(qū)域，其中所述補(bǔ)償區(qū)域包 括具有第一導(dǎo)電性類型的第二濃度的摻雜劑，并且所述第二濃度小于第一濃度；以及在溝 槽底部的基板內(nèi)的補(bǔ)償區(qū)域還包括具有與第一導(dǎo)電性類型相反的第二導(dǎo)電性類型的一濃 度的摻雜劑。上述半導(dǎo)體器件還包括在溝槽底部的基板內(nèi)的補(bǔ)償區(qū)域包括具有第一導(dǎo)電性類 型的凈濃度的摻雜劑。上述半導(dǎo)體器件還包括在溝槽底部的基板內(nèi)的補(bǔ)償區(qū)域包括具有第二導(dǎo)電性類 型的凈濃度的摻雜劑。本發(fā)明的另一個實施方式涉及一種電子系統(tǒng)，所述電子系統(tǒng)包括金屬氧化物半導(dǎo) 體場效應(yīng)晶體管(MOSFET)，其中所述MOSFET包括半導(dǎo)體基板；形成于半導(dǎo)體基板內(nèi)的多 個晶體管，其中每個晶體管包括具有第一側(cè)壁、第二側(cè)壁和底部的溝槽；包括第一體接觸 區(qū)域和第二體接觸區(qū)域的體，第一體接觸區(qū)域和第二體接觸區(qū)域分別鄰接著第一側(cè)壁和第 二側(cè)壁；在溝槽底部與溝槽內(nèi)的導(dǎo)體的界面處的肖特基二極管，其中，所述體的下部是在溝 槽底部與溝槽內(nèi)的導(dǎo)體之間的界面處所形成的肖特基二極管之下。在上述電子系統(tǒng)中，所述MOSFET的體的至少一部分比溝槽底部更淺。上述電子系統(tǒng)還包括調(diào)壓器；以及所述調(diào)壓器包括所述M0SFET。在圖1中，提供了具有厚度12的基板10 (比如半導(dǎo)體晶片)、半導(dǎo)體晶片部分、外 延層等。在本實施方式中，基板10包括形成于N+半導(dǎo)體晶片之上且被摻雜成N型導(dǎo)電性 的外延硅層。在提供圖1所示結(jié)構(gòu)之后，可以在晶體管柵極位置處提供如圖2所示的晶體管柵 極溝槽20。晶體管柵極溝槽的形成可以包括光刻工藝和硅蝕刻。可以執(zhí)行光學(xué)各向同性蝕 刻以使晶體管柵極溝槽成形從而增大填充，之后是犧牲氧化物生長、氧化物蝕刻以及掩模 去除，再得到圖2所示結(jié)構(gòu)。接下來，可以形成晶體管柵極電介質(zhì)30，例如，使用柵極氧化工藝產(chǎn)生如圖3A-;3B所示的晶體管柵極電介質(zhì)30，其中圖3A是沿著圖:3B所示的平面圖位置的橫截面?？梢詧?zhí) 行多晶硅沉積、帶有N型摻雜劑(比如砷或磷)的注入以及多晶硅回蝕(etctiback)，以產(chǎn)生 圖3A-;3B所示的結(jié)構(gòu)，該結(jié)構(gòu)包括多晶硅結(jié)構(gòu)32，這些多晶硅結(jié)構(gòu)32將為完成的器件提供 一個或多個晶體管柵極。如圖3A-;3B所示，橫截面中所畫的晶體管柵極溝槽20可以是同一晶體管柵極溝槽 的多個分離的部分，這些部分圍住一個區(qū)域。分離的橫截面?zhèn)缺趯嶋H上可以是一個連續(xù)的 側(cè)壁的兩個部分，圖3A中描繪的分離的晶體管柵極32可以是同一晶體管柵極的兩個部分， 正如圖:3B所示。相似的是，將后續(xù)形成的P-體接觸區(qū)域(例如，圖7中的示例70)描繪成 是分離的，但可能是同一 P-體接觸區(qū)域的多個部分。當(dāng)從上方觀看時，由晶體管柵極所圍 住的區(qū)域可以是圓形、矩形、六角形等。為了方便解釋，在說明書和權(quán)利要求書中，可以將本 實施方式和其它實施方式的這些特征描繪和描述成第一和第二側(cè)壁、溝槽等。接下來，可以 采用使用圖案化的P-體掩模的光刻工藝以及其后的P型硼注入來形成P-體區(qū)域40。剝?nèi)?P-體掩模，并且可以執(zhí)行P-體驅(qū)動退火從而產(chǎn)生圖4所示的P-體區(qū)域40。在形成圖4的結(jié)構(gòu)之后，可以繼續(xù)處理過程，以形成圖5的結(jié)構(gòu)。通過經(jīng)過用于蓋 住多晶硅晶體管柵極32的掩模的N型注入可以形成源極區(qū)域50。N型注入可以包括劑量 介于約2E15到約10E15原子/平方厘米之間且注入能量介于約40到約150KeV之間的砷 摻雜劑。這將對基板10的上部以及P-體區(qū)域40進(jìn)行反摻雜以形成源極區(qū)域50。接下來，可以沉積介于約1，000 A到約8，000 A的氧化物以形成氧化物層60。任 選地，例如，可以使用磷硅酸硼玻璃(BPSG)形成介于約500 A到約2，000 A以及約1，000 A 到8，000 A的范圍中的未摻雜氧化物?？梢允褂脺囟冉橛诩s850°C到約950°C之間的氧氣 流，執(zhí)行源極退火達(dá)10到60分鐘左右。形成圖案化的掩模62，該掩模露出氧化物60的一 部分、源極區(qū)域50和P-體區(qū)域40，以完成圖5的結(jié)構(gòu)。在形成與圖5相似的結(jié)構(gòu)之后，執(zhí)行一次或多次蝕刻以除去氧化物60以及源極區(qū) 域50的露出部分，并且使P-體區(qū)域40露出來。如圖所示，在蝕刻穿透源極區(qū)域50的厚度 之后，該蝕刻就可以停止了。在另一個實施方式中，稍稍過蝕刻至P-體區(qū)域40中(例如， 圖7所示那樣)，將確保源極區(qū)域50的分離。在除去掩模62之后，仍然保持與圖6相似的 結(jié)構(gòu)。這種蝕刻形成了具有第一和第二側(cè)壁的溝槽，并且分離了多個晶體管柵極32之間的 每個源極區(qū)域50，使得相鄰晶體管柵極的源極區(qū)域是彼此電隔離的。在如圖6所示露出P-體區(qū)域40之后，通過氧化物60和源極區(qū)域50中的開口，可 以用硼或8&按0°傾斜角執(zhí)行P-體接觸摻雜劑注入，以形成圖7的結(jié)構(gòu)。將摻雜劑注入 到具有P型材料的P-體區(qū)域40的上表面中，以在半導(dǎo)體基板的表面之下和源極區(qū)域50之 下形成重?fù)诫s(P+)的P-體接觸區(qū)域70。執(zhí)行該注入時其能量可以介于約^feV到約60KeV 之間且其劑量可以介于約5E14原子/平方厘米到約4E15原子/平方厘米之間?？梢栽诘?氣(N2)環(huán)境中約900°C到約1，000°C的溫度下執(zhí)行任選的使用快速熱處理(RTP)的退火， 以激活具有最小擴(kuò)散的注入摻雜劑，從而產(chǎn)生與圖7相似的結(jié)構(gòu)。接下來，可以執(zhí)行硅蝕刻，該硅蝕刻穿透重?fù)诫s的P-體接觸區(qū)域70并部分地蝕刻 至P-體區(qū)域40中以使側(cè)壁延伸。部分地蝕刻至P-體區(qū)域40中可幫助確保完成的器件的 P-體區(qū)域的一部分將保持在后續(xù)形成的肖特基二極管之下，使得P-體區(qū)域充當(dāng)一種屏蔽。 在本實施方式中，將由后續(xù)形成的肖特基的水平以下且在該肖特基和相鄰晶體管溝槽柵極之間的P-體區(qū)域來提供這種屏蔽。這產(chǎn)生了圖8的結(jié)構(gòu)，其中P-體接觸區(qū)域70是在溝槽 的側(cè)壁之內(nèi)(即，P-體接觸區(qū)域70與溝槽的側(cè)壁鄰接)?？梢宰兓┩窹-體接觸區(qū)域70的蝕刻的深度。在圖8的實施方式中，P-體區(qū)域 40的厚度(該厚度仍然在溝槽之下)可以具有介于約0. 01 μ m到約0. 4 μ m之間的剩余厚 度“T”。在本文的其余部分中，將P-體區(qū)域的剩余厚度(即，從溝槽的底部到摻雜的P-體 區(qū)域40的底部)的值稱為“T”。在圖8中，在處理過程的這一階段，由P型摻雜區(qū)域的下 部(該下部構(gòu)成了 P-體區(qū)域40)以及N型摻雜基板10之間的界面形成了 P-體結(jié)80。在 隨后的處理階段，P-體結(jié)的位置將因后續(xù)摻雜處理而發(fā)生變化。接下來，可以使用磷或砷 按介于約5E10原子/平方厘米到約1E14原子/平方厘米的劑量執(zhí)行一次或多次N型補(bǔ)償 注入，以形成N型摻雜的N型補(bǔ)償區(qū)域(即，“經(jīng)N-補(bǔ)償?shù)膮^(qū)域”或“N-補(bǔ)償區(qū)域”)90，正 如圖9所示。該注入處理可以包括0°傾斜并且注入能量介于約^feV到約IOOKeV之間。 選擇這種補(bǔ)償注入的劑量和能量，以確保在相對的P-體區(qū)域(即在溝槽任一側(cè)的P-體區(qū) 域)之間的基板的凈摻雜(即電荷)保持在約IEll原子/平方厘米到約1E13原子/平方 厘米之間的劑量?？梢詧?zhí)行任選的退火。因為所注入的N-補(bǔ)償區(qū)域90，圖9中的P-體結(jié) 80現(xiàn)在位于N-補(bǔ)償區(qū)域90和P-體區(qū)域40之間的界面處。接下來，形成圖案化的接觸掩模，例如，以在多個位置(圖10中未示出這些位置) 處使晶體管柵極32露出來，并且執(zhí)行電介質(zhì)蝕刻以對其它位置處覆蓋晶體管柵極的電介 質(zhì)60進(jìn)行蝕刻。在接觸掩模剝離之后，執(zhí)行短氧化物蝕刻，以在圖9所示溝槽的底部從區(qū) 域90露出的部分除去任何原本的氧化物。如圖10所示，沉積比如金屬的一個或多個導(dǎo)體 層，所述導(dǎo)體層可以包括鈦和氮化鈦100?？梢栽诙鄠€位置(圖10中未示出)處形成任選 的鎢插頭，以提供到源極50的接點、到P-體40的接點或這兩類接點。接下來，可以形成熱 的或冷的鋁102和金屬掩模，以產(chǎn)生與圖10相似的結(jié)構(gòu)。在圖10的器件中，由N型基板區(qū) 域10提供晶體管漏極，N型基板區(qū)域10仍然保持其原始的N型導(dǎo)電性?？梢允沟骄w管 漏極的接點穿透N型基板10的底部。在圖10的結(jié)構(gòu)中，由金屬100和N-補(bǔ)償區(qū)域90之間的接點提供肖特基二極管。由 與N-補(bǔ)償區(qū)域90相鄰的P-體區(qū)域40提供肖特基區(qū)域的屏蔽。通過本方法，在這種MOSFET 結(jié)構(gòu)中提供了經(jīng)屏蔽的肖特基二極管，而不要求橫向有任何額外的區(qū)域。所得的肖特基二 極管可以實現(xiàn)低泄漏，因為在肖特基接點的水平以下有屏蔽區(qū)域，而不會增大MOSFET的相 鄰晶體管柵極之間的距離。換句話說，例如，當(dāng)用在功率MOSFET器件中時，經(jīng)屏蔽的肖特基 二極管結(jié)構(gòu)不會增大MOSFET的面積。圖11-14描繪了本發(fā)明的另一個實施方式。本實施方式可以產(chǎn)生一種具有溝槽柵 極的DMOS器件，該溝槽柵極具有到源極和P-體區(qū)域的凹入的接點。在溝槽的底部，P-體 區(qū)域是連續(xù)的，由此，P-體區(qū)域直接位于肖特基之下?？梢允褂迷跍喜鄣牡撞勘砻嬷碌?部分的反摻雜。為了形成這種結(jié)構(gòu)，一個實施方式可以包括先前處理過程的一部分，直到并 包括圖5所示的結(jié)構(gòu)。可以形成圖案化的掩模62以及一次或多次蝕刻，以清除覆蓋P-體 區(qū)域40的電介質(zhì)50從而得到圖11的結(jié)構(gòu)，該圖描繪了源極區(qū)域50的稍稍的過蝕刻，以確 保相鄰的源極區(qū)域分開。接下來，可以使用硼或BF2按0°傾斜角執(zhí)行體接點注入，注入能量介于約^feV到 約60KeV之間且劑量介于約5E14原子/平方厘米到約4E15原子/平方厘米之間?？梢栽?br> 7氮氣環(huán)境中執(zhí)行任選的、使用約900°C到約1，000°C的RTP的退火達(dá)20到60秒左右，以激 活具有最小擴(kuò)散的注入摻雜劑從而形成摻雜的P-體接觸區(qū)域120并產(chǎn)生與圖12相似的結(jié) 構(gòu)。接下來，可以執(zhí)行硅蝕刻，部分地蝕刻至P-體40中，正如圖13所示。這種部分的 蝕刻幫助確保P-體的下部存在于肖特基二極管的水平之下且在該肖特基和相鄰晶體管柵 極之間以充當(dāng)一種屏蔽從而減小泄漏。如圖13所示，可以保持至少0.01 μπι的P-體的厚 度 “Τ”。在形成圖13的結(jié)構(gòu)之后，例如，可以使用磷和/或砷按0°傾斜角執(zhí)行一次或多次 N型補(bǔ)償注入，注入能量介于約^feV到約IOOKeV之間且劑量介于約5Ε10原子/平方厘米 到約1Ε15原子/平方厘米之間，以產(chǎn)生圖14的結(jié)構(gòu)的摻雜區(qū)域140。可以執(zhí)行任選的退 火，以激活具有最小擴(kuò)散的注入摻雜劑。接下來，可以執(zhí)行P型調(diào)諧注入，以將N補(bǔ)償區(qū)域140表面處的凈摻雜水平調(diào)節(jié)到 期望的水平，例如，小于約1Ε17原子/立方厘米。這確保了相對的P-體區(qū)域40之間的電 荷量是處于介于約IEll原子/平方厘米到約1Ε13原子/平方厘米之間的劑量。這之后可 以是氮氣環(huán)境中的低溫退火，例如，溫度介于約600°C到約800°C之間的RTP且退火持續(xù)時 間可以介于約10秒到約60秒之間，這產(chǎn)生了圖15的結(jié)構(gòu)的經(jīng)調(diào)諧且經(jīng)注入的P區(qū)域150。 由此，P型調(diào)諧注入產(chǎn)生了圖15的結(jié)構(gòu)，其中P型調(diào)諧注入實際上使N型補(bǔ)償區(qū)域凹入開口 表面之下。該處理流程中后續(xù)步驟所沉積的肖特基金屬(例如，與圖10的金屬100和102 相似)將形成到非常薄的P型區(qū)域的接點并且充當(dāng)非常差的PN 二極管。在功率MOSFET器 件中，這種低注入效率二極管可以幫助控制P-體二極管在功率器件切換期間的反向恢復(fù) 特性。然后可以繼續(xù)晶片處理以形成完成的器件，例如，形成晶體管柵極接點、金屬化等。在備選實施方式(未示出)中，通過設(shè)計一個或多個N型注入140以從部分補(bǔ)償 P-體40中留下凈P的期望的摻雜和厚度，也可以形成與160相似的薄凈P型層。圖16描 繪了本發(fā)明的第三實施方式。本實施方式可以包括DMOS晶體管器件以及反摻雜的肖特基 或低注入P-體二極管，該DMOS晶體管器件具有溝槽柵極以及到P-體40和源極50的凹入 的接點。可以使用P型調(diào)諧注入以進(jìn)行反摻雜并形成較低摻雜的N型區(qū)域160從而調(diào)節(jié) P-體區(qū)域40之間的勢壘高度和電荷，這些P-體區(qū)域40橫向地位于溝槽的任一側(cè)?？梢?選定本實施方式中的調(diào)諧注入(用于形成區(qū)域160)的劑量，使得經(jīng)注入的區(qū)域160維持凈 的N型導(dǎo)電性，不像圖15的實施方式(其中區(qū)域150具有凈的P型導(dǎo)電性)那樣。在本實 施方式中，后續(xù)處理期間所形成的金屬(與圖10的金屬100、102相似)提供了到N型區(qū)域 160的肖特基接點?？梢杂门c上述相似的處理技術(shù)來形成圖16的結(jié)構(gòu)。圖17是技術(shù)計算機(jī)輔助設(shè)計(TCAD)模擬，描繪了本發(fā)明的三個實施方式180、190 和200，其中P-體區(qū)域40的下部是在肖特基之下。如前面的實施方式那樣，肖特基是形成 于溝槽內(nèi)的金屬與形成溝槽底部的硅之間的界面處。在實施方式180中，在186處設(shè)置肖特 基，在P型區(qū)域182和N型區(qū)域184的界面處設(shè)置P-體結(jié)。在實施方式190中，在196處 設(shè)置肖特基，在P型區(qū)域192和N型區(qū)域194的界面處設(shè)置P-體結(jié)。在實施方式200中， 在206處設(shè)置肖特基，在P型區(qū)域202和N型區(qū)域204的界面處設(shè)置P-體結(jié)。在與圖14相 似的器件上執(zhí)行這些模擬，具有穿透P-體接點并進(jìn)入基板的不同的蝕刻深度。在結(jié)構(gòu)180 中，P-體182的下部剛剛好在肖特基186之下。與結(jié)構(gòu)180中的情況相比，在結(jié)構(gòu)190中，P-體192的下部在肖特基196之下更遠(yuǎn)些。在結(jié)構(gòu)200中，P-體202顯著低于肖特基206。 通過蝕刻(該蝕刻形成將金屬沉積到其中的溝槽)的深度以及溝槽底部的基板的摻雜，可 以控制P-體的底部在肖特基之下的程度(這控制圖8中的厚度“T”)。可以控制這種用于 調(diào)節(jié)“T”的深度以及這種摻雜(例如，使用所描述的調(diào)諧注入)，以產(chǎn)生具有期望的電學(xué)特 性的器件。圖18是描繪三個器件的反向電流和電壓特征的曲線圖，每個器件包括肖特基接 點以及P-體。這些器件可以具有低泄漏，這是因為P-體的下部是在肖特基接點的水平之 下。線條212的數(shù)據(jù)組對應(yīng)于圖18的結(jié)構(gòu)180，其中“T”是0. 01 μ m,線條214的數(shù)據(jù)組對 應(yīng)于圖18的結(jié)構(gòu)190，其中“T”是0. 06 μ m。N補(bǔ)償注入產(chǎn)生了 N補(bǔ)償區(qū)域，該區(qū)域轉(zhuǎn)換了 基板中直接位于肖特基接點開口之下的P-體區(qū)域以具有凈的N型導(dǎo)電性，其中近似劑量約 為1E13原子/平方厘米。數(shù)據(jù)組216描繪了一種器件，其中通過使用淺蝕刻(該蝕刻使“T”增大到非常大 的數(shù)字)，使P-體位于肖特基之下。形成N補(bǔ)償區(qū)域，但在這種情況下，需要高很多的電荷 來克服P-體注入的摻雜。所得的區(qū)域具有比1E13原子/平方厘米高很多的N型電荷，并 且產(chǎn)生具有非常高的泄漏的器件。對于本實施方式，使用P型摻雜劑的調(diào)諧注入(例如，根 據(jù)圖15的那種)可以減小泄漏。圖19是描繪根據(jù)圖18的三個結(jié)構(gòu)的肖特基的正向電流和電壓特性的曲線圖。對 于每個具體的器件，可以調(diào)節(jié)用于調(diào)節(jié)“T”的開口的深度以及摻雜水平，使得可以增強(qiáng)正向 電流和電壓(“IV”)特性以改善器件性能?？梢钥吹?，圖18的器件的反向IV特性的改善 避免了常規(guī)方法和結(jié)構(gòu)中所發(fā)現(xiàn)的正向IV特性的顯著惡化。由此，根據(jù)本發(fā)明形成的器件可以包括各種特性中的一種或多種。例如，肖特基接 點可以位于每個MOSFET中，但是肖特基并不增大器件的尺寸，因為肖特基不需要任何額外 的有源區(qū)域。另外，可以將單個P-體區(qū)域設(shè)置在多個晶體管柵極位置之間。此外，肖特基接 點比P-體區(qū)域更淺。另外，肖特基接點(該肖特基接點具有一下部，該下部是在肖特基的 水平以下且在肖特基接點邊緣和晶體管柵極溝槽之間)的每一側(cè)的深P區(qū)域可以形成用于 減小泄漏的屏蔽。在一個實施方式中，選擇補(bǔ)償注入的劑量和能量，以確保在相對的P-體 區(qū)域(即在溝槽任一側(cè)的P-體區(qū)域)之間的基板的凈摻雜(即電荷)具有介于約IEll原 子/平方厘米到約1E13原子/平方厘米之間的劑量以便改善正向和泄漏特性。僅使用一個 額外的掩模就可以實現(xiàn)這些特性中的一種或多種，而不需要特殊的或額外的肖特基金屬。各種實施方式都不需要“分離的P-體”，從而導(dǎo)致晶體管柵極之間的距離比若形 成分離的P-體的情況要小。每一側(cè)更深的P型區(qū)域屏蔽(保護(hù))了肖特基，這可以使用上 述補(bǔ)償注入來實現(xiàn)。相對的P-體區(qū)域之間的電荷可以具有介于約IEll原子/平方厘米到 約1E13原子/平方厘米之間的注入劑量，這可以是因調(diào)諧注入導(dǎo)致的，從而改善電荷。如上所述，用示例性的方法和結(jié)構(gòu)來形成NMOS器件，并且稱各種結(jié)構(gòu)為“P-體”、 “P-體接點”、“N-補(bǔ)償區(qū)域”、“P-體結(jié)”等。寬泛地講，對于用于形成PMOS器件或NMOS器 件所使用的方法，分別稱這些結(jié)構(gòu)為“體”、“體接點”、“補(bǔ)償區(qū)域”和“體結(jié)”。各種半導(dǎo)體器件可以與其它半導(dǎo)體器件附連到一起，比如微處理器附連到印刷電 路板(例如，附連到計算機(jī)母板)，或者作為存儲器模塊的一部分用在個人計算機(jī)、微型計 算機(jī)、主機(jī)、或另一個電子系統(tǒng)中。在特定的實施方式中，如圖20的框圖所描繪的那樣，受保護(hù)的肖特基220可以形成于調(diào)壓器設(shè)備222中，并且用在電子系統(tǒng)224內(nèi)?？梢詫⑵骷?用于其它電子器件中，例如，這些器件包括微處理器，涉及到遠(yuǎn)程通信、汽車工業(yè)、半導(dǎo)體測 試與制造裝備、消費類電子器件、或幾乎任何消費類或工業(yè)電子裝備。雖然用于闡明本發(fā)明的寬廣范圍的數(shù)值范圍和參數(shù)都是近似值，但是具體示例 中所闡明的數(shù)值都是盡可能精確地報道的。然而，任何數(shù)值都會包含某些誤差，這是其 相應(yīng)的測試測量過程中所發(fā)現(xiàn)的標(biāo)準(zhǔn)偏差所必然導(dǎo)致的。此外，應(yīng)該將本文所揭示的所 有范圍都理解成包含任何和所有歸于其中的子范圍。此外，“小于10”這一范圍可以包 括介于(和包括)最小值零和最大值10之間的任何和所有子范圍，S卩，任何和所有子范 圍的最小值等于或大于零且最大值等于或小于10，例如，1到5。在某些情況下，參數(shù)所 聲稱的數(shù)值可以取負(fù)值。在這種情況下，“小于10”這一范圍的示例值可以采用負(fù)值，例 如，-1，-2，-3，-10，-20，-30 等。盡管已相對于一個或多個實現(xiàn)方式示出了本發(fā)明，但是在不背離本發(fā)明的精神和 范圍的情況下可以對所示出的示例作出各種修改和/或變化。另外，盡管可能僅僅結(jié)合若 干實現(xiàn)方式中的一個揭示了本發(fā)明的特定特征，但是如有需要且對任何給定的或特定的功 能有益，這種特征可以與其它實現(xiàn)方式的一個或多個其它特征相結(jié)合。此外，在說明書和權(quán) 利要求書中使用了術(shù)語“包括”、“具有”、“帶有”或其變體，旨在是包容性的，與術(shù)語“包含” 的方式相似。使用術(shù)語“至少一個”意指可以選擇所列項中的一個或多個。此外，在上述討 論和權(quán)利要求書中，相對于兩個材料所使用的術(shù)語“之上”，一個在另一個“之上”意指材料 之間有至少某種接觸，而“上方”意指所述材料接近，但有可能有一個或多個額外的中間材 料使得接觸是可能的但不是必需的?！爸稀被颉吧戏健痹诒疚闹卸疾话凳救魏畏较蛐浴Ｐg(shù)語 “共形的”描述了一種涂層材料，共形的材料保護(hù)了底層材料的角。術(shù)語“約”是指所列的數(shù) 值可以稍微改動，只要這種改動不會使處理過程或結(jié)構(gòu)與所示實施方式不一致就可以。最 后，“示例性”是指該描述是作為示例使用的，而非意指它是理想的。對于本領(lǐng)域普通技術(shù)人 員而言，考慮到本文所揭示的內(nèi)容，本發(fā)明的其它實施方式將會是明顯的。旨在僅考慮說明 書和示例為示例性的，由權(quán)利要求書指明本發(fā)明的真正范圍和精神。在本申請中，相對位置的術(shù)語是基于平行于晶片或基板的常規(guī)平面或工作表面的 平面來定義的，不管晶片或基板的取向如何。在本申請中，術(shù)語“水平”或“橫向”是基于平 行于晶片或基板的常規(guī)平面或工作表面的平面來定義的，不管晶片或基板的取向如何。術(shù) 語“垂直”是指與水平相垂直的方向。術(shù)語“之上”、“側(cè)”(如在“側(cè)壁”中)、“較高”、“較低”、 “上方”、“頂部”和“之下”是相對于晶片或基板的頂面上的常規(guī)平面或工作表面而定義的， 不管晶片或基板的取向如何。
10
權(quán)利要求
1.一種用于形成半導(dǎo)體器件的方法，包括對半導(dǎo)體基板進(jìn)行蝕刻以在其中形成溝槽，所述溝槽包括第一側(cè)壁、第二側(cè)壁和底部；將具有第一類導(dǎo)電性的摻雜劑注入到溝槽底部的半導(dǎo)體基板中以及溝槽的第一側(cè)壁 和第二側(cè)壁中以形成體接觸區(qū)域；穿透溝槽底部的體接觸區(qū)域的厚度進(jìn)行蝕刻以除去經(jīng)注入的體接觸區(qū)域的一部分，使 得經(jīng)注入的體接觸區(qū)域的第一部分和第二部分分別保持在第一和第二側(cè)壁中，其中經(jīng)注入 的體接觸區(qū)域的第一部分和第二部分被設(shè)置在肖特基二極管區(qū)域和晶體管柵極位置之間； 以及用具有與第一類導(dǎo)電性相反的第二類導(dǎo)電性的摻雜劑注入溝槽底部的半導(dǎo)體基板。
2.如權(quán)利要求1所述的方法，還包括通過將具有第一類導(dǎo)電性的摻雜劑注入到溝槽底部的半導(dǎo)體基板中，調(diào)節(jié)肖特基二極 管的勢壘高度。
3.如權(quán)利要求2所述的方法，其特征在于，在形成體接觸區(qū)域并調(diào)節(jié)肖特基二極管的勢壘高度之后，溝槽底部的半導(dǎo)體基板的凈 導(dǎo)電性是第一類導(dǎo)電性。
4.如權(quán)利要求2所述的方法，其特征在于，在形成體接觸區(qū)域并調(diào)節(jié)肖特基二極管的勢壘高度之后，溝槽底部的半導(dǎo)體基板的凈 導(dǎo)電性是第二類導(dǎo)電性。
5.如權(quán)利要求1所述的方法，還包括 在溝槽內(nèi)形成至少一個導(dǎo)體，其中，穿透體接觸區(qū)域的厚度進(jìn)行蝕刻、將具有第一類導(dǎo)電性的摻雜劑注入到溝槽底 部的基板中以及在溝槽內(nèi)形成至少一個導(dǎo)體導(dǎo)致了在體結(jié)上方一位置處形成了肖特基二極管。
6.如權(quán)利要求5所述的方法，其特征在于，將所述半導(dǎo)體基板摻雜成凈第一導(dǎo)電性類型，并且所述方法還包括 在將具有第二類導(dǎo)電性的摻雜劑注入到溝槽底部的基板中的期間，用具有與第一導(dǎo)電 性類型相反的第二導(dǎo)電性類型的摻雜劑對溝槽底部摻雜到一個濃度，所述濃度足以使凈摻 雜劑濃度從第一導(dǎo)電性類型變?yōu)榈诙?dǎo)電性類型。
7.如權(quán)利要求6所述的方法，還包括用具有第一導(dǎo)電性類型的摻雜劑對溝槽底部的基板注入到一個濃度，所述濃度足以使 溝槽底部的基板的凈摻雜濃度從第二導(dǎo)電性類型變?yōu)榈谝粚?dǎo)電性類型。
8.如權(quán)利要求6所述的方法，還包括用具有第一導(dǎo)電性類型的摻雜劑對溝槽底部的基板注入到一個濃度，所述濃度不足以 使溝槽底部的基板的凈摻雜濃度從第二導(dǎo)電性類型變?yōu)榈谝粚?dǎo)電性類型。
9.一種半導(dǎo)體器件，包括 半導(dǎo)體基板；形成于半導(dǎo)體基板內(nèi)的多個晶體管，其中每個晶體管包括 具有第一側(cè)壁、第二側(cè)壁和底部的溝槽；包括第一體接觸區(qū)域和第二體接觸區(qū)域的體，第一體接觸區(qū)域和第二體接觸區(qū)域分別 鄰接著第一側(cè)壁和第二側(cè)壁；在溝槽底部與溝槽內(nèi)的導(dǎo)體的界面處的肖特基二極管，其中所述體的下部是在溝槽底部與溝槽內(nèi)的導(dǎo)體之間的界面處所形成的肖特基二極 管之下。
10.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于， 所述體的至少一部分比溝槽底部更淺。
全文摘要
與溝槽-柵極DMOS兼容的集成保護(hù)式肖特基二極管結(jié)構(gòu)及方法。多個晶體管單元，每個可以包括晶體管P-體區(qū)域和肖特基二極管，其中晶體管P-體區(qū)域可以形成于肖特基二極管之下，以提供具有期望的電學(xué)特性的半導(dǎo)體器件。
文檔編號H01L21/77GK102074501SQ20101024436
公開日2011年5月25日 申請日期2010年7月26日 優(yōu)先權(quán)日2009年11月23日
發(fā)明者D·A·吉爾達(dá), F·希伯特 申請人:英特賽爾美國股份有限公司