專利名稱：一種制作相變存儲(chǔ)器元件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及一種制作相變存儲(chǔ)器元件的方法。
背景技術(shù)：
相變材料(例如Ge-Sb-Te相變材料)通過(guò)電脈沖引起的局部發(fā)熱而將其相態(tài)轉(zhuǎn)變?yōu)榫B(tài)和非晶態(tài)，相變存儲(chǔ)器元件就是利用這一特性存儲(chǔ)二進(jìn)制信息的半導(dǎo)體器件。相變存儲(chǔ)器元件是基于電阻的存儲(chǔ)器，通過(guò)相變材料在晶態(tài)和非晶態(tài)間的轉(zhuǎn)換而相應(yīng)呈現(xiàn)低阻和高阻的電阻特性來(lái)達(dá)到存儲(chǔ)二進(jìn)制信息的目的。在相變存儲(chǔ)器元件中，存儲(chǔ)二進(jìn)制信息的存儲(chǔ)器元件包括相變層和電極。圖1是現(xiàn)有技術(shù)的相變存儲(chǔ)器元件的截面圖。如圖1所示，相變存儲(chǔ)器元件100 包括底部電極101、相變層102和頂部電極103。不同強(qiáng)度的電流流經(jīng)相變層102，通過(guò)電流流過(guò)相變層102所產(chǎn)生的熱效應(yīng)將相變材料由晶態(tài)(SET態(tài))轉(zhuǎn)變?yōu)榉蔷B(tài)(RESET態(tài))，即可以對(duì)相變材料進(jìn)行復(fù)位(RESET)操作。而將相變材料由非晶態(tài)轉(zhuǎn)變?yōu)榫B(tài)的操作相應(yīng)稱為置位(SET)。當(dāng)進(jìn)行SET操作時(shí)，需要施加一個(gè)長(zhǎng)且強(qiáng)度中等的電壓或電流脈沖，使相變材料的溫度升高到結(jié)晶溫度以上、熔化溫度以下，并保持一定的時(shí)間(一般大于50ns)，使相變材料由非晶態(tài)轉(zhuǎn)化為晶態(tài)，由高阻變?yōu)榈妥?。?dāng)進(jìn)行RESET操作時(shí)，需要施加一個(gè)短而強(qiáng)的電流脈沖，將電能轉(zhuǎn)變成熱能，使相變材料的溫度升高到熔化溫度以上，經(jīng)快速冷卻就可以實(shí)現(xiàn)相變材料的由晶態(tài)向非晶態(tài)的轉(zhuǎn)化，即由低阻變?yōu)楦咦?，從而?shí)現(xiàn)基于電阻的存儲(chǔ)器功能。在相變存儲(chǔ)器元件中，相變層從晶態(tài)到非晶態(tài)的轉(zhuǎn)變過(guò)程需要較高的溫度。一般情況下，通過(guò)底部電極對(duì)相變層進(jìn)行加熱，頂部電極僅僅起到互連的作用，因此，底部電極對(duì)相變層的加熱效果的好壞直接影響到相變存儲(chǔ)器元件的讀寫速率。為了獲得良好的加熱效果，相變存儲(chǔ)器元件一般采用較大的驅(qū)動(dòng)電流，其寫操作電流要達(dá)到ImA左右，但是驅(qū)動(dòng)電流不能無(wú)限制地上升，大驅(qū)動(dòng)電流會(huì)造成外圍驅(qū)動(dòng)電路以及邏輯器件的小尺寸化困難。 還有一種提高加熱效果的方法是，縮小底部電極與相變層的接觸面積，提高接觸電阻。然而現(xiàn)有工藝中，底部電極的形成過(guò)程主要是先在層間介電層中形成孔，然后填充金屬。通?？涛g形成孔的頂部寬度都大于底部寬度，導(dǎo)致所形成的底部電極呈倒喇叭狀，因此難以進(jìn)一步縮小底部電極與相變層之間的接觸面積。另外，由于光刻機(jī)曝光極限的限制，僅由光刻無(wú)法定義出滿足工藝要求的底部電極。因此，需要一種方法，通過(guò)減小底部電極與相變層之間的接觸面積，來(lái)提高底部電極對(duì)相變層的加熱效率，從而提高相變存儲(chǔ)器元件的讀寫速度。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式
部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
3
本發(fā)明提供了一種制作相變存儲(chǔ)器元件的方法，包括a)提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括第一介電層和底部電極，其中，所述第一介電層包圍所述底部電極的四周，且所述底部電極暴露在所述前端器件結(jié)構(gòu)的表面；b)回蝕去除所述底部電極的上部，在所述前端器件結(jié)構(gòu)的表面處形成第一開口 ；C)在所述第一開口內(nèi)形成填充插塞；d) 回蝕去除所述第一介電層的上部，使所述填充插塞的上表面高于剩余的第一介電層的上表面；e)各向同性刻蝕所述填充插塞，以縮小所述填充插塞的線寬；f)在所述前端器件結(jié)構(gòu)的表面上未被刻蝕后的填充插塞覆蓋的區(qū)域形成絕緣層，所述絕緣層的上表面低于所述刻蝕后的填充插塞的上表面，或者與所述刻蝕后的填充插塞的上表面齊平；g)去除所述刻蝕后的填充插塞，以形成第二開口 ；h)在所述絕緣層上形成第二介電層和相變層，其中，所述第二介電層包圍所述相變層的四周，所述相變層位于所述底部電極的正上方，并填充所述第二開口 ；i)在所述第二介電層和所述相變層上形成第三介電層和頂部電極，其中，所述第三介電層包圍所述頂部電極的四周，所述頂部電極位于所述相變層上對(duì)準(zhǔn)所述底部電極的位置。優(yōu)選地，d)步驟獲得的所述剩余的第一介電層的上表面與所述填充插塞的下表面之間的高度差小于等于士200埃。優(yōu)選地，所述第一開口的深度為50-150nm。優(yōu)選地，c)步驟包括在所述第一開口內(nèi)和所述前端器件結(jié)構(gòu)表面上形成填充層；經(jīng)過(guò)平坦化工藝去除高出所述前端器件結(jié)構(gòu)的上表面的填充層，形成所述填充插塞。優(yōu)選地，所述填充層的材料是光刻膠、抗反射材料或無(wú)定形碳。優(yōu)選地，所述平坦化工藝為化學(xué)機(jī)械研磨或回蝕。優(yōu)選地，所述刻蝕后的填充插塞的線寬為5-40nm。優(yōu)選地，所述各向同性刻蝕過(guò)程中通入的氣體包含O2或Cl2，并且偏壓功率為 0-50W。優(yōu)選地，所述各向同性刻蝕過(guò)程中還通入HBr和CH2F2。優(yōu)選地，所述絕緣層是通過(guò)選擇性沉積法形成的。優(yōu)選地，所述選擇性沉積法為化學(xué)液相沉積。優(yōu)選地，所述絕緣層的材料是氧化硅。優(yōu)選地，所述刻蝕后的填充插塞采用灰化的方式去除。優(yōu)選地，在g)步驟與h)步驟之間，還包括對(duì)形成有所述絕緣層的前端器件結(jié)構(gòu)進(jìn)行清洗的步驟。根據(jù)發(fā)明的方法，能夠減小底部電極與相變層之間的接觸面積，提高底部電極對(duì)相變層的加熱效率，從而有效地提高相變存儲(chǔ)器元件的讀寫速度。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中，圖1是現(xiàn)有技術(shù)的相變存儲(chǔ)器元件的截面圖；圖2A-2H是根據(jù)本發(fā)明實(shí)施方式制作相變存儲(chǔ)器元件的方法流程中各步驟的截面圖3是根據(jù)本發(fā)明實(shí)施方式制作相變存儲(chǔ)器元件的工藝流程圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說(shuō)明本發(fā)明是如何來(lái)制作相變存儲(chǔ)器元件的。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。圖2A-2H是根據(jù)本發(fā)明一個(gè)實(shí)施方式制作相變存儲(chǔ)器元件的方法流程中各步驟的截面圖。如圖2A所示，提供前端器件結(jié)構(gòu)200。首先，提供形成有柵極、源極、漏極以及層間介質(zhì)層等結(jié)構(gòu)的基底201，為簡(jiǎn)化起見(jiàn)，所述結(jié)構(gòu)在圖中均未示出。其中，層間介質(zhì)層的材料可以選擇為低k(介電常數(shù))材料。層間介質(zhì)層中具有至少一個(gè)露出上表面的由導(dǎo)電材料做成的導(dǎo)電插銷，例如鎢插銷。然后，在基底201的表面形成第一介電層202和底部電極 202a,底部電極20 與導(dǎo)電插銷對(duì)準(zhǔn)。其中，第一介電層202包圍底部電極20 的四周，且底部電極20 暴露在前端器件結(jié)構(gòu)200的表面。第一介電層202的材料可以是氧化物，例如氧化硅，形成方式可以是化學(xué)氣相沉積法(CVD)。底部電極20 的材料可以是摻雜多晶硅、W、TiN或TiAIN，可以是其它硅化物材料，該硅化物材料可以是包含Ag、Au、Al、Cu、Cr、 Co、Ni、Ti、Sb、V、Mo、Ta、Nb、Ru、W、Pt、Pd、Zn 和 Mg 中的至少一種的硅化物，優(yōu)選為 WSi0 形成底部電極20 的方法可以為先在第一介電層202中定義出底部電極圖案的開口，然后將底部電極材料填充到開口中?；?01、底部電極20 和第一介電層202共同構(gòu)成前端器件結(jié)構(gòu)200。如圖2B所示，回蝕去除底部電極20 的上部，在前端器件結(jié)構(gòu)200的表面處形成第一開口 203。第一開口 203的寬度⑶為50-100nm，第一開口 203的深度(H)為50_150nm。 所述回蝕工藝可以采用各向同性的干法刻蝕，例如，低偏壓功率(0-50W)刻蝕或遠(yuǎn)程等離子體刻蝕?？涛g過(guò)程中通入的反應(yīng)氣體包括氟基化合物，例如SF6、CF4、C2F6和NF3等中的一種或多種。另外，刻蝕氣體還可以包含保護(hù)氣體，例如氮?dú)?、氦氣和氬氣中的一種或多種。如圖2C所示，在第一開口 203內(nèi)形成填充插塞204。具體形成方法可以為在第一開口 203內(nèi)和前端器件結(jié)構(gòu)200表面上，采用傳統(tǒng)工藝，例如，涂覆或沉積等方式，形成填充層。所述填充層的上表面高于前端器件結(jié)構(gòu)200的上表面，并且所述填充層的材料可以是光刻膠、抗反射材料或無(wú)定形碳等。然后，經(jīng)過(guò)平坦化工藝，例如，化學(xué)機(jī)械研磨(CMP)或回蝕等方式，去除高出前端器件結(jié)構(gòu)200的上表面的填充層，形成填充插塞204。填充插塞204 具有與第一開口 203相同的寬度(D)。如圖2D所示，回蝕去除第一介電層202的上部，使填充插塞204的上表面高于剩余的第一介電層202的上表面。優(yōu)選地，使剩余的第一介電層202的上表面與填充插塞204 的下表面之間的高度差小于等于士200埃?；匚g后填充插塞204的上表面高于剩余的第一介電層202的上表面。S卩，采用自對(duì)準(zhǔn)的方式使填充插塞204與底部電極20 之間完全對(duì)準(zhǔn)。所述回蝕工藝可以采用干法刻蝕或濕法刻蝕。干法刻蝕過(guò)程中通入的反應(yīng)氣體包括碳氟化合物，例如CHF3、CH2F2、CF4、C4F8等中的一種或多種。另外，刻蝕氣體還可以包含保護(hù)氣體，例如氮?dú)狻⒑夂蜌鍤庵械囊环N或多種。偏壓功率為100-1000W。濕法刻蝕可以采用包含HF的溶液。如圖2E所示，各向同性刻蝕填充插塞204，以縮小填充插塞204的線寬。通入的反應(yīng)氣體包含氧氣或氯氣，反應(yīng)氣體還可以包含HBr和CH2F2。偏壓功率為0-50W，優(yōu)選為0W。根據(jù)本發(fā)明一個(gè)實(shí)施方式，各向同性刻蝕的氣體包含02，CH2F2和HBr，O2的流速為 IO-IOOsccm, HBr的流速為0_80sccm，CH2F2的流速為10_20sccm。其中，sccm是標(biāo)準(zhǔn)狀態(tài)下，也就是1個(gè)大氣壓、25攝氏度下每分鐘1立方厘米(Icm3Aiin)的流量。另外，反應(yīng)氣體中還可以包含惰性氣體，以起到保護(hù)和稀釋等作用。經(jīng)過(guò)各向同性刻蝕后，填充插塞204具有較小的線寬(d)，可以為5-40nm。如圖2F所示，在前端器件結(jié)構(gòu)200表面上未被刻蝕后的填充插塞204覆蓋的區(qū)域形成絕緣層205，并且形成的絕緣層205的上表面需低于刻蝕后的填充插塞204的上表面， 或者與刻蝕后的填充插塞204的上表面齊平。形成絕緣層205的方法為選擇性沉積法，即對(duì)于前端器件結(jié)構(gòu)200來(lái)說(shuō)，僅在未被刻蝕后的填充插塞204覆蓋的區(qū)域形成絕緣層205， 而不在刻蝕后的填充插塞204的表面上形成絕緣層。所述選擇性沉積法例如是化學(xué)液相沉積。絕緣層205的材料是氧化硅。如圖2G所示，去除刻蝕后的填充插塞204，形成第二開口 210，所述刻蝕后的填充插塞204采用灰化的方式去除。然后，可選地，對(duì)形成有絕緣層205的前端器件結(jié)構(gòu)200進(jìn)行清洗，以去除第二開口 210內(nèi)及絕緣層205表面上的殘留物。如圖2H所示，在絕緣層205的表面上形成第二介電層206和相變層206a，其中，第二介電層206包圍相變層206a的四周。相變層206a位于底部電極20 的正上方，并且相變層206a填充第二開口 210。接著，在第二介電層206和相變層206a上形成第三介電層 207和頂部電極207a，其中，第三介電層207包圍頂部電極207a的四周。頂部電極207a位于相變層206a上對(duì)準(zhǔn)底部電極20 的位置，從而完成相變存儲(chǔ)器元件的制作。根據(jù)本發(fā)明實(shí)施方式制作相變存儲(chǔ)器元件的方法，采用自對(duì)準(zhǔn)方式在相變層和底部電極之間的絕緣層中形成開口，來(lái)縮小了相變層和底部電極的接觸面積，并且開口準(zhǔn)確地位于底部電極的正上方。因此，根據(jù)本發(fā)明的方法，有效地提高了相變層和底部電極的接觸電阻。當(dāng)通過(guò)底部電極對(duì)相變層進(jìn)行加熱時(shí)，獲得良好的加熱效果，從而提高了相變存儲(chǔ)器元件的讀寫速度。此外，相變層和底部電極的接觸面積可以通過(guò)工藝進(jìn)行調(diào)整，簡(jiǎn)單方便，易于生產(chǎn)制造。如圖3所示，為根據(jù)本發(fā)明實(shí)施方式制作相變存儲(chǔ)器元件的工藝流程圖。在步驟 301中，提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括第一介電層和底部電極，其中第一介電層包圍底部電極的四周，且底部電極暴露在前端器件結(jié)構(gòu)的表面。在步驟302中，回蝕去除底部電極的上部，在前端器件結(jié)構(gòu)的表面處形成第一開口。在步驟303中，在第一開口內(nèi)形成填充插塞。在步驟304中，回蝕去除第一介電層的上部，使填充插塞的上表面高于剩余的第一介電層的上表面。在步驟305中，各向同性刻蝕填充插塞，以縮小填充插塞的線寬。在步驟306中，在前端器件結(jié)構(gòu)表面上未被刻蝕后的填充插塞覆蓋的區(qū)域形成絕緣層，并且形成的絕緣層的上表面需低于刻蝕后的填充插塞的上表面，或者與刻蝕后的填充插塞的上表面齊平。在步驟307中，采用灰化等方式去除刻蝕后的填充插塞，以形成第二開口。在步驟308中，在絕緣層上形成第二介電層和相變層，其中，第二介電層包圍相變層的四周，相變層位于底部電極的正上方，并且相變層填充第二開口。在第二介電層和相變層上形成第三介電層和頂部電極，其中，第三介電層包圍頂部電極的四周，頂部電極位于相變層的正上方。完成相變存儲(chǔ)器元件的制作。根據(jù)如上所述的實(shí)施例制造的相變存儲(chǔ)器元件可應(yīng)用于多種集成電路(IC)中。 根據(jù)本發(fā)明的IC例如是存儲(chǔ)器電路，如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM(DRAM)、同步 DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲(chǔ)器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)、射頻器件或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、 數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制作相變存儲(chǔ)器元件的方法，包括a)提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括第一介電層和底部電極，其中，所述第一介電層包圍所述底部電極的四周，且所述底部電極暴露在所述前端器件結(jié)構(gòu)的表面；b)回蝕去除所述底部電極的上部，在所述前端器件結(jié)構(gòu)的表面處形成第一開口；c)在所述第一開口內(nèi)形成填充插塞；d)回蝕去除所述第一介電層的上部，使所述填充插塞的上表面高于剩余的第一介電層的上表面；e)各向同性刻蝕所述填充插塞，以縮小所述填充插塞的線寬；f)在所述前端器件結(jié)構(gòu)的表面上未被刻蝕后的填充插塞覆蓋的區(qū)域形成絕緣層，所述絕緣層的上表面低于所述刻蝕后的填充插塞的上表面，或者與所述刻蝕后的填充插塞的上表面齊平；g)去除所述刻蝕后的填充插塞，以形成第二開口；h)在所述絕緣層上形成第二介電層和相變層，其中，所述第二介電層包圍所述相變層的四周，所述相變層位于所述底部電極的正上方，并填充所述第二開口 ；i)在所述第二介電層和所述相變層上形成第三介電層和頂部電極，其中，所述第三介電層包圍所述頂部電極的四周，所述頂部電極位于所述相變層上對(duì)準(zhǔn)所述底部電極的位置。
2.如權(quán)利要求1所述的方法，其特征在于，d)步驟獲得的所述剩余的第一介電層的上表面與所述填充插塞的下表面之間的高度差小于等于士200埃。
3.如權(quán)利要求1所述的方法，其特征在于，所述第一開口的深度為50-150nm。
4.如權(quán)利要求1所述的方法，其特征在于，c)步驟包括在所述第一開口內(nèi)和所述前端器件結(jié)構(gòu)表面上形成填充層；經(jīng)過(guò)平坦化工藝去除高出所述前端器件結(jié)構(gòu)的上表面的填充層，形成所述填充插塞。
5.如權(quán)利要求4所述的方法，其特征在于，所述填充層的材料是光刻膠、抗反射材料或無(wú)定形碳。
6.如權(quán)利要求4所述的方法，其特征在于，所述平坦化工藝為化學(xué)機(jī)械研磨或回蝕。
7.如權(quán)利要求1所述的方法，其特征在于，所述刻蝕后的填充插塞的線寬為5-40nm。
8.如權(quán)利要求1所述的方法，其特征在于，所述各向同性刻蝕過(guò)程中通入的氣體包含 O2或Cl2,并且偏壓功率為0-50W。
9.如權(quán)利要求8所述的方法，其特征在于，所述各向同性刻蝕過(guò)程中還通入HBr和 CH2F2 ο
10.如權(quán)利要求1所述的方法，其特征在于，所述絕緣層是通過(guò)選擇性沉積法形成的。
11.如權(quán)利要求10所述的方法，其特征在于，所述選擇性沉積法為化學(xué)液相沉積。
12.如權(quán)利要求1所述的方法，其特征在于，所述絕緣層的材料是氧化硅。
13.如權(quán)利要求1所述的方法，其特征在于，所述刻蝕后的填充插塞采用灰化的方式去除。
14.如權(quán)利要求1所述的方法，其特征在于，在g)步驟與h)步驟之間，還包括對(duì)形成有所述絕緣層的前端器件結(jié)構(gòu)進(jìn)行清洗的步驟。
全文摘要
一種制作相變存儲(chǔ)器元件的方法，包括提供前端器件結(jié)構(gòu)，前端器件結(jié)構(gòu)包括第一介電層和底部電極；回蝕去除底部電極的上部，在前端器件結(jié)構(gòu)的表面處形成第一開口；在第一開口內(nèi)形成填充插塞；回蝕去除第一介電層的上部，使填充插塞的上表面高于剩余的第一介電層的上表面；各向同性刻蝕填充插塞，以縮小填充插塞的線寬；在前端器件結(jié)構(gòu)的表面上未被刻蝕后的填充插塞覆蓋的區(qū)域形成絕緣層，絕緣層的上表面低于刻蝕后的填充插塞的上表面，或者與刻蝕后的填充插塞的上表面齊平；去除刻蝕后的填充插塞，以形成第二開口；在絕緣層上形成第二介電層和相變層；在第二介電層和相變層上形成第三介電層和頂部電極。
文檔編號(hào)H01L45/00GK102403456SQ20101028812
公開日2012年4月4日 申請(qǐng)日期2010年9月17日 優(yōu)先權(quán)日2010年9月17日
發(fā)明者洪中山 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司