專利名稱：芯片尺寸封裝件及其制法的制作方法
技術領域：
本發(fā)明涉及一種封裝件及其制法，特別是涉及一種芯片尺寸封裝件及其制法。
背景技術：
隨著半導體技術的演進，半導體產(chǎn)品已開發(fā)出不同封裝產(chǎn)品型態(tài)，而為追求半導體封裝件的輕薄短小，因而發(fā)展出一種芯片尺寸封裝件(chip scale package, CSP)，其特征在于此種芯片尺寸封裝件僅具有與芯片尺寸相等或略大的尺寸。美國專利第5，892，179,6, 103，552,6, 287，893,6, 350，668 及 6，433，427 號即公開一種傳統(tǒng)的CSP結構，是直接在芯片上形成增層而無需使用如基板或?qū)Ь€架等芯片承載件，且利用重布線(redistribution layer，RDL)技術重配芯片上的電極墊至所欲位置。然而上述CSP結構的缺點在于重布線技術的施用或布設于芯片上的導電跡線往往受限于芯片的尺寸或其作用面的面積大小，尤其當芯片的集成度提升且芯片尺寸日趨縮小的情況下，芯片甚至無法提供足夠表面以安置更多數(shù)量的焊球來與外界電性連接。鑒此，美國專利第6，271，469號公開一種晶圓級芯片尺寸封裝件WXSP (Wafer Level CSP)的制法，是在芯片上形成增層的封裝件，可提供較為充足的表面區(qū)域以承載較多的輸入/輸出端或焊球。如圖IA所示，準備一膠膜11，并將多個芯片12以作用面121粘貼于該膠膜11上， 該膠膜11例如為熱感應膠膜；如圖IB所示，進行封裝模壓工藝，利用一如環(huán)氧樹脂的封裝膠體13包覆住芯片12的非作用面122及側(cè)面，再加熱移除該膠膜11，以外露出該芯片作用面121 ；如圖IC所示，然后利用重布線(RDL)技術，敷設一介電層14于芯片12的作用面121 及封裝膠體13的表面上，并開設多個貫穿介電層14的開口以露出芯片上的電極墊120，接著在該介電層14上形成線路層15，并使線路層15電性連接至電極墊120，再在線路層15 上敷設拒焊層16及線路層15預定位置植設焊球17，之后進行切割作業(yè)。通過前述工藝，因包覆該芯片12的封裝膠體13的表面得可供較該芯片12作用面 121大的表面區(qū)域而能安置較多焊球17以有效達成與外界的電性連接。但是，上述制造工藝的缺點在于將該芯片12以其作用面121粘貼于該膠膜11上而固定的方式，常因該膠膜11在制造工藝中受熱而發(fā)生伸縮問題，造成粘置于該膠膜11上的芯片12位置發(fā)生偏移，甚至在封裝模壓時因該膠膜11受熱軟化而造成該芯片12位移， 如此導致后續(xù)在重布線工藝時，該線路層15無法連接到該芯片12電極墊120上，因而造成電性不良。請參閱圖2，在另一封裝模壓中，因膠膜11’遇熱軟化，該封裝膠體13易發(fā)生溢膠 130至該芯片12的作用面121，甚或污染該電極墊120，造成后續(xù)重布線工藝的線路層與芯片電極墊接觸不良，而導致廢品問題。請參閱圖3A，前述封裝模壓工藝僅通過該膠膜11支撐多個芯片12，該膠膜11及封裝膠體13易發(fā)生嚴重翹曲(warpage) 110問題，尤其是當該封裝膠體13的厚度很薄時， 翹曲問題將更為嚴重，從而導致后續(xù)重布線工藝時，在該芯片12上涂布該介電層14時會有厚度不均問題；如此即需額外再提供一硬質(zhì)載具18 (如圖;3B所示)，以將該封裝膠體13通過一粘膠19固定在該硬質(zhì)載具18來進行整平，但當完成重布線工藝而移除該載具18時， 易在該封裝膠體13上殘留粘膠190(如圖3C所示)。其它相關現(xiàn)有技術的公開如美國專利第 6，498，387,6, 586，822,7, 019，406 及 7，238，602 號。再者，如圖3D所示，若該封裝件欲進行堆疊時，需先貫穿該封裝膠體13，爾后進行封裝膠體13貫孔工藝(TMV，Through Mold Via)，以形成多個貫穿的通孔，之后再以電鍍或化鍍制成以在該通孔中填充導電材料100，從而形成多個導電通孔10，再在該導電通孔10 上形成焊球17’，以供接置如另一封裝件的電子裝置1。但是，貫穿該封裝膠體13的制造工藝困難，且形成該導電通孔10時需填充該導電材料100，以致于制造時間增加，且成本提尚ο因此，如何提供一種芯片尺寸封裝件及制法，能避免前述現(xiàn)有技術的缺陷，進而確保線路層與電極墊間的電性連接品質(zhì)，并提升產(chǎn)品的可靠度，減少制造成本，實為一重要課題。

發(fā)明內(nèi)容
本發(fā)明的目的是確保線路層與電極墊間的電性連接品質(zhì)，并提升產(chǎn)品的可靠度， 減少制造成本。為達到上述目的，本發(fā)明提供一種芯片尺寸封裝件，包括封裝膠體，具有相對的第一表面及第二表面；導電凸塊，設于該封裝膠體中并外露于該封裝膠體的第一表面及第二表面上；芯片，嵌設于該封裝膠體中，該芯片具有相對的作用面及非作用面，該作用面上具有多個電極墊，且令該作用面外露于該封裝膠體的第一表面；介電層，設于該封裝膠體的第一表面、該導電凸塊及該芯片的作用面上；線路層，設于該介電層上；導電盲孔，設于該介電層中，以令該線路層通過該導電盲孔電性連接該電極墊及該導電凸塊；以及拒焊層，設于該介電層及該線路層上，且該拒焊層具有第一開孔，以令部分該線路層外露于該第一開孔中。前述的封裝件中，形成該導電凸塊的材料為銅。前述的封裝件中，該導電凸塊上具有金屬層，以令該金屬層外露于該封裝膠體的第二表面，從而供導電元件設于該外露的金屬層上。前述的封裝件中，該芯片的非作用面外露于該封裝膠體的第二表面。前述的封裝件中，該導電凸塊與該封裝膠體的第二表面齊平、或該封裝膠體的第二表面上具有對應外露該導電凸塊的第二開孔，以供導電元件設于該外露的導電凸塊上。前述的封裝件還可包括導電元件，設于該第一開孔中的線路層上。前述的封裝件還可包括增層結構，設于該介電層及該線路層上，且該拒焊層設于該增層結構的最外層上。本發(fā)明還提供一種芯片尺寸封裝件的制法，包括提供一承載板，且在該承載板上具有相鄰的導電凸塊及置晶區(qū)；設置芯片于該承載板的置晶區(qū)上，該芯片具有相對的作用面及非作用面，且該作用面上具有多個電極墊，并以該作用面接置于該承載板上；形成封裝膠體于該承載板、導電凸塊及芯片上，以包覆該芯片，且該封裝膠體具有結合至該承載板上的第一表面及外露的第二表面；移除該承載板，以露出該封裝膠體的第一表面、該導電凸塊及該芯片的作用面；形成介電層于該封裝膠體的第一表面、該導電凸塊及該芯片的作用面上；形成線路層于該介電層上，且于該介電層中形成導電盲孔，以令該線路層通過該導電盲孔電性連接該電極墊及該導電凸塊；形成拒焊層于該介電層及該線路層上，且該拒焊層具有第一開孔，以令部分該線路層外露于該第一開孔；以及令該導電凸塊外露于該封裝膠體的第二表面。前述的制法中，形成該承載板的材料為銅。前述的制法中，形成該承載板的制造工藝包括提供一基板；在該基板上形成阻層，且該阻層具有多個開口以外露出部分該基板的表面；移除該開口中的部分基板材料，以令該阻層下方形成該導電凸塊；以及移除該阻層，令剩余的基板材料作為該承載板。前述的制法中，形成金屬層于該導電凸塊上，以令該金屬層外露于該封裝膠體的
第一表面。依上述制造工藝，形成該承載板的制造工藝包括提供一基板；形成阻層于該基板上，且該阻層具有多個開口以外露出部分該基板的表面；形成該金屬層于該開口中的基板上；以及移除該阻層及其下方的部分基板材料，以令該金屬層下方形成該導電凸塊，而剩余的基板材料作為該承載板。前述的制法還包括在該芯片的作用面上涂布粘著層，以令該芯片定位于該承載板的置晶區(qū)上，且當移除該承載板后，還移除該粘著層前述的制法中，該芯片的非作用面外露于該封裝膠體。前述的制法還包括移除該導電凸塊上的封裝膠體，使該導電凸塊與該封裝膠體的第二表面齊平、或包括在該封裝膠體的第二表面上形成對應外露該導電凸塊的第二開孔。前述的制法還可包括形成增層結構，于該介電層及該線路層上，且該拒焊層設于該增層結構的最外層上。由上可知，本發(fā)明的芯片尺寸封裝件及制法主要先將芯片設于具有導電凸塊的承載板上，再將封裝膠體包覆該芯片與導電凸塊，接著移除該承載板以進行重布線工藝，藉以避免現(xiàn)有技術將芯片直接粘置于膠膜上發(fā)生膠膜受熱軟化、封裝膠體溢膠及芯片偏移與污染問題，甚或造成后續(xù)重布線工藝的線路層與電極墊接觸不良，導致廢品的問題。再者，通過導電凸塊增加支撐力，故可避免現(xiàn)有制造工藝中以膠膜為支撐件而發(fā)生翹曲問題，且可避免在封裝膠體上殘留粘膠的問題。又，通過導電凸塊的設計，以在欲進行堆疊時，可直接外接其他電子裝置，不需如現(xiàn)有技術的貫穿封裝膠體形成導電通孔，故本發(fā)明有效簡化制造工藝，且因無需填充導電材料，而有效減少制造時間，并降低成本。


圖IA至圖IC為美國專利US6，271，469所公開的晶圓級芯片尺寸封裝件的制法示意圖；圖2為美國專利US6，271，469所公開的晶圓級芯片尺寸封裝件發(fā)生溢膠問題的示意圖；圖3A至圖3D為美國專利US6，271，469所公開的晶圓級芯片尺寸封裝件發(fā)生封裝膠體翹曲、增設載具、封裝膠體表面殘膠及不易堆疊等問題的示意圖
圖4A至圖4H為本發(fā)明的芯片尺寸封裝件及其制法的示意圖，其中，圖4A’為圖4A 的另一實施方式，圖4F’為形成增層結構的制法示意圖，圖4G’及圖4G”分別為圖4G的不同實施方式，圖4H’及圖4H”分別為圖4H的不同實施方式；圖5A至圖5C為本發(fā)明的芯片尺寸封裝件的導電凸塊的制造工藝的示意圖，其中，圖5A，至圖5C’為圖5A至圖5C的另一實施方式。
主要元件符號說明
1、29電子裝置
10導電通孔
100導電材料
11、11，膠膜
110翹曲
12,22-H-* LL 心片
120,220電極墊
121,22a作用面
122,22b非作用面
13封裝膠體
130溢膠
14,24介電層
15,25線路層
16,26拒焊層
17,17'焊球
18載具
19粘膠
190殘留粘膠
20承載板
20a金屬層
200、200:’導電凸塊
21粘著層
23,23'封裝膠體
23a第一表面
23b、23b:’第二表面
230第二開孔
240盲孔
25'增層結構
250導電盲孔
260第一開孔
27,28導電元件
30基板
31阻層
310開口A置晶區(qū)h距離
具體實施例方式以下通過特定的具體實施例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供本領域技術人員的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，故不具技術上的實質(zhì)意義，任何結構的修飾、比例關系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“頂面”及“一”等用語，也僅為便于敘述的明了， 而非用以限定本發(fā)明可實施的范圍，其相對關系的改變或調(diào)整，在無實質(zhì)變更技術內(nèi)容下， 當亦視為本發(fā)明可實施的范疇。請參閱圖4A至圖4H，為本發(fā)明提供的一種芯片尺寸封裝件的制法。如圖4A所示，提供一承載板20，且在該承載板20上具有相鄰的多個導電凸塊200 及一置晶區(qū)A，又形成該承載板20是可為銅的材料。如圖4A’所示，也可形成金屬層20a于該導電凸塊200的頂面上，且形成該金屬層 20a的材料為鎳、鈀、金所組群組的一者或疊層結構。如圖4B所示，設置一芯片22于該承載板20的置晶區(qū)A上，該芯片22具有相對的作用面2 及非作用面22b，且該作用面2 上具有多個電極墊220，并以該作用面2 接置于該承載板20上。在本實施例中，是在該作用面2 上涂布粘著層21，以達到該芯片22 結合固定于該承載板20上的目的，但不以此方式為限。如圖4C所示，形成封裝膠體23于該承載板20、該導電凸塊200及該芯片22上， 以包覆該芯片22，且該封裝膠體23具有結合至該承載板20上的第一表面23a及外露的第二表面23b。在本實施例中，該封裝膠體23包覆該芯片22的非作用面22b，且該導電凸塊 200與該封裝膠體23的第二表面20b之間的距離h為10至50 μ m，但并不限于此范圍。如圖4D所示，蝕刻移除該承載板20，以露出該封裝膠體23的第一表面23a及該導電凸塊200，再以化學藥液移除該粘著層21，以露出該芯片22的作用面22a。本發(fā)明在移除該承載板20時，不會在該封裝膠體23的第一表面23a上殘留金屬材或粘膠。如圖4E所示，進行重布線(RDL)工藝，先形成至少一介電層M于該封裝膠體23 的第一表面23a、該導電凸塊200及該芯片22的作用面2 上。接著，形成多個盲孔240于該介電層M中，以外露出該導電凸塊200及電極墊220。再進行圖案化步驟，以形成導電盲孔250于該盲孔240中，且形成線路層25于該導電盲孔250上及介電層M上，以令該線路層25通過該導電盲孔250電性連接該電極墊220及該導電凸塊200。如圖4F所示，形成一拒焊層沈于該介電層M及線路層25上，且該拒焊層沈具有多個第一開孔260，以令部分該線路層25外露于該第一開孔沈0，從而供在后續(xù)工藝中，形成如焊球的導電元件27于該第一開孔沈0中的線路層25上，以外接其他電子裝置，例如電路板、半導體芯片。如圖4F’所示，也可先形成增層結構25’于該介電層M及線路層25上，再將該拒焊層沈設于該增層結構25’的最外層上，以令部分該增層結構25’的最外層線路外露于該第一開孔沈0，從而供形成導電元件27于該第一開孔沈0中的線路上。又該增層結構25’ 具有至少一介電層、設于該介電層上的線路、以及設于該介電層中且電性連接該線路層25 與線路的導電盲孔。如圖4G所示，使用激光鉆孔的方式，在該封裝膠體23的第二表面2 上形成第二開孔230，以令該導電凸塊200外露于該封裝膠體23的第二表面2 上。在其他實施例中， 也可形成另一增層結構于該封裝膠體23的第二表面2 上(圖未示)。如圖4H所示，形成如焊球的導電元件28于該第二開孔230中的導電凸塊200上， 以供外接其他電子裝置四，例如電路板或另一封裝件。本發(fā)明通過該導電凸塊200的設計，當欲進行堆疊時，可通過焊球直接外接其他電子裝置四，不需如現(xiàn)有技術的貫穿該封裝膠體以形成導電通孔，故本發(fā)明可簡化制造工藝，且無需填充導電材料，有效減少制造時間，并降低成本。在其中一實施例，如圖4G’及圖4H’所示，若以圖4A’所示的結構依序上述的制造工藝，將令該金屬層20a外露于該封裝膠體23的第二表面2 上，以形成該導電元件觀于該第二開孔230中的金屬層20a上，從而供外接該電子裝置四。在另一實施方式中，如圖4G”及圖4H”所示，移除該導電凸塊200’與該芯片22的非作用面22b上的封裝膠體23，以令剩余的封裝膠體23’形成新的第二表面23b’，使該導電凸塊200’及該芯片22的非作用面22b外露于該封裝膠體23’的新第二表面2北’，以令該芯片22的非作用面22b可供作為散熱之用，而令導電凸塊200’與該封裝膠體23’的新第二表面23b’齊平。因此，有關該導電凸塊或該芯片的非作用面如何外露于該封裝膠體的方式，可依需求作調(diào)整，并無特別限制。本發(fā)明通過先將該芯片22設于該承載板20上，再以該封裝膠體23包覆該芯片 22，接著移除該承載板20，因無需使用如現(xiàn)有的膠膜，而得以避免現(xiàn)有技術所發(fā)生封裝膠體溢膠及芯片污染等問題。再者，本發(fā)明將該芯片22以該作用面2 設于該承載板20上，不會如現(xiàn)有技術中因膠膜受熱而發(fā)生伸縮問題，故該芯片22不會發(fā)生偏移，且在封裝模壓時，該承載板20因不會受熱軟化，故該芯片22亦不會產(chǎn)生位移。因此，在重布線工藝時，該線路層25與芯片 22的電極墊220不會接觸不良，有效避免廢品問題。又，本發(fā)明通過在該承載板20上形成該導電凸塊200，以增加支撐力，而使整體結構不會發(fā)生翹曲，有效避免如現(xiàn)有制造工藝中以膠膜為支撐部而發(fā)生翹曲的問題，故該芯片22不會發(fā)生偏移。因此，于重布線工藝時，該線路層25與電極墊220不會接觸不良，有效避免廢品問題。本發(fā)明還提供一種芯片尺寸封裝件，包括具有相對的第一表面23a及第二表面 23b的封裝膠體23、設于該封裝膠體23中且外露于該封裝膠體23的第一及第二表面23a， 23b的導電凸塊200、設于該封裝膠體23中且外露于該封裝膠體23a的第一表面23a的芯片22、設于該封裝膠體23的第一表面23a、該導電凸塊200及該芯片22上的介電層M、設于該介電層M上的線路層25、設于該介電層M中的導電盲孔250、以及設于該介電層M及該線路層25上的拒焊層沈。所述的導電凸塊200的材料為銅，且該封裝膠體23的第二表面2 上具有第二開孔230，以令該導電凸塊200外露于該封裝膠體23的第二表面23b。亦或，該導電凸塊200’ 與該封裝膠體23’的第二表面23b’齊平，以令該導電凸塊200’外露于該封裝膠體23’的第二表面23b，。所述的芯片22具有相對的作用面2 及非作用面22b，該作用面2 上具有電極墊220，且令該作用面2 結合該介電層M。又該芯片22的非作用面22b可依需求外露于該封裝膠體23’的第二表面23b’。所述的線路層25通過該導電盲孔250電性連接該電極墊220及該導電凸塊200。所述的拒焊層沈具有第一開孔沈0，以令部分該線路層25外露于該第一開孔260 中，從而供如焊球的導電元件27設于該第一開孔沈0中的線路層25上。在一實施例中，該導電凸塊200上具有金屬層20a，以令該金屬層20a外露于該封裝膠體23的第二表面23b。又所述的封裝件還包括導電元件觀，設于該外露的導電凸塊200、200’上或該外
露的金屬層20a上。另外，所述的封裝件還包括增層結構25’，設于該介電層M及該線路層25上，且該拒焊層沈設于該增層結構25’的最外層上。請參閱圖5A至圖5C，提供形成如圖4A所示的承載板20的制造工藝。如圖5A所示，先提供一基板30，再在該基板30上形成阻層31，且該阻層31具有多個開口 310，以外露出部分該基板30的表面。如圖5B所示，蝕刻移除該開口 310中的部分基板30材料，以令該阻層31下方形成該導電凸塊200。如圖5C所示，移除該阻層31，令剩余的基板30材料作為該承載板20。
請參閱圖5A’至圖5C’，提供形成如圖4A’所示的承載板20的制造工藝。如圖5A’所示，提供一基板30，再形成阻層31于該基板30上，且該阻層31具有多個開口 310以外露出部分該基板30的表面。如圖5B，所示，形成該金屬層20a于該開口 310中的基板30上。如圖5C’所示，移除該阻層31及其下方的部分基板30材料，以令該金屬層20a下方形成該導電凸塊200，而剩余的基板30材料作為該承載板20。綜上所述，本發(fā)明芯片尺寸封裝件及其制法，是通過導電凸塊的設計，當欲進行堆疊時，可通過焊球直接外接其他電子裝置，有效簡化制造工藝，以減少制造時間且降低成本。再者，本發(fā)明使用承載板代替現(xiàn)有的膠膜，有效避免封裝膠體溢膠及芯片污染等問題。又，通過承載板設置芯片，且通過導電凸塊增加整體結構的支撐力以避免結構發(fā)生翹曲，故該芯片不會發(fā)生偏移，因而在重布線工藝時，該線路層與芯片的電極墊不會接觸不良，有效避免廢品問題。另外，移除該承載板時，不會在封裝膠體上殘留金屬材或粘膠。上述實施例是用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權利保護范圍，應以權利要求書的范圍為依據(jù)。
權利要求
1.一種芯片尺寸封裝件，其特征在于，包括 封裝膠體，具有相對的第一表面及第二表面；導電凸塊，設于該封裝膠體中并外露于該封裝膠體的第一表面及第二表面上； 芯片，嵌設于該封裝膠體中，該芯片具有相對的作用面及非作用面，該作用面上具有多個電極墊，且令該作用面外露于該封裝膠體的第一表面；介電層，設于該封裝膠體的第一表面、該導電凸塊及該芯片的作用面上； 線路層，設于該介電層上；導電盲孔，設于該介電層中，以令該線路層通過該導電盲孔電性連接該電極墊及該導電凸塊；以及拒焊層，設于該介電層及該線路層上，且該拒焊層具有第一開孔，以令部分該線路層外露于該第一開孔中。
2.根據(jù)權利要求1所述的芯片尺寸封裝件，其特征在于，形成該導電凸塊的材料為銅。
3.根據(jù)權利要求1所述的芯片尺寸封裝件，其特征在于，該導電凸塊上具有金屬層，以令該金屬層外露于該封裝膠體的第二表面。
4.根據(jù)權利要求3所述的芯片尺寸封裝件，其特征在于，還包括導電元件，設于該外露的金屬層上。
5.根據(jù)權利要求1所述的芯片尺寸封裝件，其特征在于，該芯片的非作用面外露于該封裝膠體的第二表面。
6.根據(jù)權利要求1所述的芯片尺寸封裝件，其特征在于，該導電凸塊與該封裝膠體的第二表面齊平。
7.根據(jù)權利要求1所述的芯片尺寸封裝件，其特征在于，該封裝膠體的第二表面上具有對應外露該導電凸塊的第二開孔。
8.根據(jù)權利要求6或7所述的芯片尺寸封裝件，其特征在于，還包括導電元件，設于該外露的導電凸塊上。
9.根據(jù)權利要求1所述的芯片尺寸封裝件，其特征在于，還包括導電元件，設于該第一開孔中的線路層上。
10.根據(jù)權利要求1所述的芯片尺寸封裝件，其特征在于，還包括增層結構，設于該介電層及該線路層上，且該拒焊層設于該增層結構的最外層上。
11.一種芯片尺寸封裝件的制法，其特征在于，包括提供一承載板，且在該承載板上具有相鄰的導電凸塊及置晶區(qū)； 設置芯片于該承載板的置晶區(qū)上，該芯片具有相對的作用面及非作用面，且該作用面上具有多個電極墊，并以該作用面接置于該承載板上；形成封裝膠體于該承載板、導電凸塊及芯片上，以包覆該芯片，且該封裝膠體具有結合至該承載板上的第一表面及外露的第二表面；移除該承載板，以露出該封裝膠體的第一表面、該導電凸塊及該芯片的作用面； 形成介電層于該封裝膠體的第一表面、該導電凸塊及該芯片的作用面上； 形成線路層于該介電層上，且于該介電層中形成導電盲孔，以令該線路層通過該導電盲孔電性連接該電極墊及該導電凸塊；形成拒焊層于該介電層及該線路層上，且該拒焊層具有第一開孔，以令部分該線路層外露于該第一開孔；以及令該導電凸塊外露于該封裝膠體的第二表面。
12.根據(jù)權利要求11所述的芯片尺寸封裝件的制法，其特征在于，形成該承載板的材料為銅。
13.根據(jù)權利要求11所述的芯片尺寸封裝件的制法，其特征在于，形成該承載板的工藝包括提供一基板；在該基板上形成阻層，且該阻層具有多個開口以外露出部分該基板的表面；移除該開口中的部分基板材料，以令該阻層下方形成該導電凸塊；以及移除該阻層，令剩余的基板材料作為該承載板。
14.根據(jù)權利要求11所述的芯片尺寸封裝件的制法，其特征在于，形成金屬層于該導電凸塊上，以令該金屬層外露于該封裝膠體的第二表面。
15.根據(jù)權利要求14所述的芯片尺寸封裝件的制法，其特征在于，形成該承載板的工藝包括提供一基板；形成阻層于該基板上，且該阻層具有多個開口以外露出部分該基板的表面；形成該金屬層于該開口中的基板上；以及移除該阻層及其下方的部分基板材料，以令該金屬層下方形成該導電凸塊，而剩余的基板材料作為該承載板。
16.根據(jù)權利要求11所述的芯片尺寸封裝件的制法，其特征在于，該芯片的非作用面外露于該封裝膠體。
17.根據(jù)權利要求11所述的芯片尺寸封裝件的制法，其特征在于，還包括在該芯片的作用面上涂布粘著層，以令該芯片定位于該承載板的置晶區(qū)上，且當移除該承載板后，還移除該粘著層。
18.根據(jù)權利要求11所述的芯片尺寸封裝件的制法，其特征在于，還包括移除該導電凸塊上的封裝膠體，使該導電凸塊與該封裝膠體的第二表面齊平。
19.根據(jù)權利要求11所述的芯片尺寸封裝件的制法，其特征在于，還包括在該封裝膠體的第二表面上形成對應外露該導電凸塊的第二開孔。
20.根據(jù)權利要求11所述的芯片尺寸封裝件的制法，其特征在于，還包括形成增層結構，于該介電層及該線路層上，且該拒焊層設于該增層結構的最外層上。
全文摘要
本發(fā)明公開了一種芯片尺寸封裝件及其制法，該芯片尺寸封裝件包括具有相對的第一及第二表面的封裝膠體、設于該封裝膠體中并外露于該封裝膠體的第一及第二表面的導電凸塊、嵌設于該封裝膠體中并外露于該封裝膠體的第一表面的芯片、設于該封裝膠體的第一表面、導電凸塊及芯片上的介電層、設于該介電層上的線路層、設于該介電層中以電性連接該線路層、電極墊及導電凸塊的導電盲孔、以及設于該介電層及線路層上的拒焊層。從而通過該導電凸塊可直接外接其他電子裝置，以形成堆疊結構，有效簡化制造工藝。
文檔編號H01L23/00GK102412208SQ20101029208
公開日2012年4月11日 申請日期2010年9月21日 優(yōu)先權日2010年9月21日
發(fā)明者張江城, 柯俊吉, 黃建屏 申請人:矽品精密工業(yè)股份有限公司