專利名稱：集成電路封裝的轉(zhuǎn)接基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種轉(zhuǎn)接基板，尤其是一種集成電路封裝的轉(zhuǎn)接基板，具體地說是一 種通過轉(zhuǎn)接基板實現(xiàn)芯片與外殼間的電連接，屬于集成電路封裝的技術(shù)領(lǐng)域。
背景技術(shù)：
在集成電路封裝中，傳統(tǒng)的IC引線鍵合是在芯片的每個I/O端與其相對應(yīng)的封裝 引腳之間鍵合上一根細(xì)金屬絲，實現(xiàn)芯片與外殼的電學(xué)連接。隨著集成電路設(shè)計和工藝技 術(shù)水平的迅速提高，芯片面積越做越小，集成度越來越高，芯片的I/O端口數(shù)越來越多，而 且芯片I/O (輸入/輸出)端口與外殼的外引腳對應(yīng)關(guān)系也越復(fù)雜。對陶瓷封裝的集成電 路而言，陶瓷外殼上的焊盤與芯片焊盤的對應(yīng)位置、間距等均有非常嚴(yán)格的要求，因而高密 度封裝用陶瓷外殼的專用性比較強，通用性比較差，一種外殼只能適應(yīng)很少的幾種芯片。目前，陶瓷外殼與芯片間的配合關(guān)系主要有如下問題一類是陶瓷外殼外形和引 腳數(shù)滿足要求，但外殼腔體過大、芯片過小，導(dǎo)致鍵合引線過長(易導(dǎo)致塌陷變形)，影響產(chǎn) 品的可靠性；另一類是芯片上的PAD (焊盤)位置與外殼的鍵合指存在引線交叉，不能實現(xiàn) 鍵合；第三類是芯片的對應(yīng)要求與外殼的對應(yīng)關(guān)系不一致而不能使用等問題。解決上述狀況的基本方案一是芯片設(shè)計不變，根據(jù)產(chǎn)品的外形尺寸要求及芯片 尺寸、PAD位置等特征，設(shè)計外殼、開模具并定制外殼；二是利用現(xiàn)有外殼，改動芯片設(shè)計中 的布局布線部分，包括芯片的尺寸大小及I/O端口分布。但是這兩種方案都存在下列問題 研制周期及生產(chǎn)加工周期長，芯片更改設(shè)計、制版、流片等至少需要三個月。設(shè)計外殼、開模 具并定制外殼需要四個月；投入成本費用高，無論是重新設(shè)計加工芯片還是外殼的費用至 少在十幾萬至幾十萬元；某些可靠性方面的問題，封裝過程中往往還無法直接暴露(需經(jīng)過 后續(xù)的篩選、考核確認(rèn))，因而無法避免，影響了芯片封裝使用的安全。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種集成電路封裝的轉(zhuǎn)接基 板，其結(jié)構(gòu)簡單緊湊，安裝使用方便，縮短封裝生產(chǎn)周期，提高封裝的可靠性，降低封裝成 本，安全可靠。按照本發(fā)明提供的技術(shù)方案，所述集成電路封裝的轉(zhuǎn)接基板，包括基板本體；所述 基板本體的中心區(qū)設(shè)有芯片安裝區(qū)；基板本體對應(yīng)于設(shè)置芯片安裝區(qū)的外圈設(shè)有第一內(nèi)層 焊盤，所述第一內(nèi)層焊盤的外圈設(shè)有外層焊盤，所述第一內(nèi)層焊盤與外層焊盤間相匹配；外 層焊盤位于基板本體的端部邊緣，第一內(nèi)層焊盤鄰近所述芯片安裝區(qū)；外層焊盤與第一內(nèi) 層焊盤間電連接。所述基板本體對應(yīng)于設(shè)置芯片安裝區(qū)的外圈設(shè)置第二內(nèi)層焊盤，所述第二內(nèi)層焊 盤鄰近所述芯片安裝區(qū)，所述第二內(nèi)層焊盤與外層焊盤電連接。所述第一內(nèi)層焊盤與外層焊盤間通過第一連接線和/或第二連接線電連接。所述 第二內(nèi)層焊盤與外層焊盤間通過第一連接線和/或第二連接線電連接。所述基板本體上對應(yīng)于芯片安裝區(qū)與第一內(nèi)層焊盤間設(shè)有內(nèi)層電源環(huán)。所述相鄰?fù)鈱雍副P間設(shè)有上拉/下拉 電阻。所述相鄰?fù)鈱雍副P間設(shè)有二極管。所述基板本體外設(shè)有外殼，所述外殼的中心部分設(shè)有安裝區(qū)，外殼對應(yīng)于安裝區(qū) 的四周設(shè)有相應(yīng)連接的鍵合用的鍵合指；基板本體對應(yīng)于設(shè)置芯片安裝區(qū)的另一側(cè)面固定 在外殼的安裝區(qū)；芯片安裝區(qū)上安裝有芯片，所述芯片與芯片安裝區(qū)的形狀相吻合，所述芯 片上相應(yīng)的I/O端口通過第二鍵合絲與基板本體上的第一內(nèi)層焊盤電連接，基板本體上與 所述第一內(nèi)層焊盤相對應(yīng)的外層焊盤通過第一鍵合絲與連接的相應(yīng)的鍵合區(qū)的鍵合指電 連接，使外殼上相應(yīng)的鍵合指連接端與芯片上相應(yīng)的I/O端口電連接。所述基板本體通過第一粘結(jié)膠固定在外殼安裝區(qū)的表面；芯片通過第二粘結(jié)膠固 定于基板本體的芯片安裝區(qū)上。所述基板本體上設(shè)有芯片定位塊。本發(fā)明的優(yōu)點基板本體上設(shè)有芯片安裝區(qū)，用于安裝固定芯片；基板本體上對 應(yīng)于芯片安裝區(qū)的外圈設(shè)有多個第一內(nèi)層焊盤，第一內(nèi)層焊盤與位于基板本體端部邊緣的 外層焊盤電連接；當(dāng)基板本體安裝在外殼內(nèi)時，通過第二鍵合絲將芯片的I/O端口與第一 內(nèi)層焊盤電連接，再通過第二鍵合絲將第一內(nèi)層焊盤與鍵合區(qū)上的鍵合指連接端電連接， 從而使芯片的I/O端口與鍵合區(qū)上相應(yīng)的鍵合指連接端相連，能夠適應(yīng)不同芯片與外殼間 的連接，安裝使用方便，縮短了電路的研發(fā)及封裝周期，降低了封裝成本，提高了芯片與外 殼連接的可靠性，安全可靠。


圖1為本發(fā)明的結(jié)構(gòu)示意圖。圖2為本發(fā)明的使用狀態(tài)圖。
具體實施例方式下面結(jié)合具體附圖和實施例對本發(fā)明作進(jìn)一步說明。如圖廣圖2所示本發(fā)明包括外層焊盤1、第一連接線2、第二連接線3、上拉/下 拉電阻4、二極管5、第一內(nèi)層焊盤6、第二內(nèi)層焊盤7、內(nèi)層電源環(huán)8、基板上芯片安裝區(qū)9、 芯片定位塊10、外殼11、第一鍵合絲12、第二鍵合絲13、芯片14、轉(zhuǎn)接基板15、第二粘結(jié)膠 16、外殼鍵合區(qū)17、第一粘結(jié)膠18、外殼上芯片/基板安裝區(qū)19及基板本體20。如圖1所示所述轉(zhuǎn)接基板15包括基板本體20，所述基板本體20的中心區(qū)設(shè)置 芯片安裝區(qū)9，所述芯片安裝區(qū)9的形狀與所要安裝的芯片14的尺寸相吻合；芯片14通過 第二粘結(jié)膠16能夠安裝固定在芯片安裝區(qū)9上?；灞倔w20對應(yīng)于芯片安裝區(qū)9的外圈 設(shè)有第一內(nèi)層焊盤6，所述第一內(nèi)層焊盤6可以環(huán)繞在芯片安裝區(qū)9的外圈；第一內(nèi)層焊盤 6的形狀和數(shù)量可以根據(jù)芯片14的I/O端口分布及數(shù)量進(jìn)行相應(yīng)設(shè)置，能夠確保芯片14的 I/O端口能夠與外殼11上的連接端相對應(yīng)連接?；灞倔w20上對應(yīng)于第一內(nèi)層焊盤6的 外圈設(shè)有外層焊盤1，所述外層焊盤1與第一內(nèi)層焊盤6相匹配，外層焊盤1與第一內(nèi)層焊 盤6相一一對應(yīng)相連。第一內(nèi)層焊盤6鄰近芯片安裝區(qū)9，外層焊盤1位于基板本體20的 端部邊緣，外層焊盤1與第一內(nèi)層焊盤6間電連接?；灞倔w20上設(shè)有芯片定位塊10，所 述芯片定位塊20位于芯片安裝區(qū)9的外側(cè)，能夠?qū)π酒?4安裝在芯片安裝區(qū)9的位置進(jìn) 行有效定位。
基板本體20上還可以設(shè)置第二內(nèi)層焊盤7，所述第二內(nèi)層焊盤7用于內(nèi)層多鍵合 點的連接；基板本體20上根據(jù)需要可以同時設(shè)置第一內(nèi)層焊盤6與第二內(nèi)層焊盤7。第二 內(nèi)層焊盤7也鄰近芯片安裝區(qū)9。當(dāng)外層焊盤1與第一內(nèi)層焊盤6、第二內(nèi)層焊盤7的正好 對應(yīng)時，基板本體20上只布設(shè)一層線路板時，外層焊盤1與第一內(nèi)層焊盤6通過第一連接 線2電連接。當(dāng)外層焊盤1與第一內(nèi)層焊盤6的不對應(yīng)時，基板本體20上布設(shè)兩層線路板 時，外層焊盤1與第一內(nèi)層焊盤6、還需要通過第二連接線3電連接；兩層線路板通過隔離 層相隔離，第二連接線3能夠避免引線的交叉。當(dāng)基板本體20上設(shè)置第二內(nèi)層焊盤7時， 第二內(nèi)層焊盤7與第一連接線2、第二連接線3間的連接關(guān)系與第一內(nèi)層焊盤6相類似。在 相鄰?fù)鈱雍副P1間設(shè)有上拉/下拉電阻4或二極管5，上拉/下拉電阻4或二極管5根據(jù)芯 片14連接的需要進(jìn)行設(shè)置，可以用于改變電路的功能。為了更方便的連接，在芯片安裝區(qū) 9與第一內(nèi)層焊盤6或第二內(nèi)層焊盤7間設(shè)有內(nèi)層電源環(huán)8，所述內(nèi)層電源環(huán)8環(huán)繞在芯片 安裝區(qū)9的外圈，芯片14上相應(yīng)的I/O端口可以通過內(nèi)層電壓環(huán)8與外殼11上相應(yīng)的連 接端電連接。如圖2所示為采用轉(zhuǎn)接基板15后，芯片14與外殼11間的封裝結(jié)構(gòu)示意圖。外 殼11采用陶瓷材料制成，外殼11的中心區(qū)設(shè)有芯片/基板安裝區(qū)19，外殼11對應(yīng)于安裝 區(qū)19的四周設(shè)有連接用鍵合區(qū)17，所述連接鍵合區(qū)17相設(shè)有相應(yīng)鍵合指的連接端，所述連 接端能夠與芯片14上相應(yīng)的I/O端口電連接，從而將芯片14與外殼11的電連接。轉(zhuǎn)接基 板15對應(yīng)于設(shè)置芯片安裝區(qū)9的另一端面通過第一粘結(jié)膠18固定在外殼的芯片/基板安 裝區(qū)19的表面；轉(zhuǎn)接基板15安裝固定后，芯片14通過第二粘結(jié)膠16安裝固定在芯片安裝 區(qū)9 ；由于芯片14與芯片安裝區(qū)9的尺寸相吻合，因此芯片14能夠安全可靠的安裝在芯片 安裝區(qū)9上。當(dāng)芯片14上相應(yīng)的I/O端口需要連接到連鍵合區(qū)17上的鍵合指連接端時， 芯片14上相應(yīng)的I/O端口通過第二鍵合絲13與基板本體20上的第一內(nèi)層焊盤6或第二 內(nèi)層焊盤7電連接，也可以與內(nèi)層電源環(huán)8電連接。當(dāng)芯片14上相應(yīng)的I/O端口連接后， 與第一內(nèi)層焊盤6或第二內(nèi)層焊盤7相對應(yīng)的外層焊盤1通過第一鍵合絲12與連接鍵合 區(qū)17上的鍵合指連接端電連接，即芯片14上相應(yīng)的I/O端口通過第二鍵合絲13及第二鍵 合絲12與連接鍵合區(qū)17上的鍵合指連接端電連接，達(dá)到了芯片14與外殼11間的電連接。 當(dāng)?shù)诙I合絲13與內(nèi)層電源環(huán)8相連時，第一鍵合絲12與內(nèi)層電源環(huán)8相連，另一端與鍵 合區(qū)17上相應(yīng)的鍵合指連接端電連接。第一鍵合絲12與第二鍵合絲13均采用裸金絲制 成；當(dāng)?shù)谝绘I合絲12或第二鍵合絲13的長度較長時，第一鍵合絲12或第二鍵合絲13容易 塌陷變形，導(dǎo)致封裝結(jié)構(gòu)的短路。第一鍵合絲12的兩端與外層焊盤1及鍵合區(qū)17上的鍵 合指連接端相連時，第一鍵合絲12呈曲線狀，具有一個向上的弧度；第二鍵合絲13與第一 內(nèi)層焊盤6、第二內(nèi)層焊盤7或內(nèi)層電源環(huán)8相連時，第二鍵合絲13也需要具有一個向上的 弧度，保證了連接的可靠性。芯片14與外殼11的電連接時，通過基板本體20的第一內(nèi)層 焊盤6或第二內(nèi)層焊盤7與外層焊盤1的過渡后，能夠減少芯片14與外殼11間相應(yīng)鍵合 絲的長度，避免了芯片14與外殼11間相應(yīng)鍵合絲的塌陷變形，保證了芯片14與外殼11間 電連接的可靠性；同樣，芯片14與外殼11間的電連接通過內(nèi)層電源環(huán)8過渡時，也能夠減 少第一鍵合絲12及第二鍵合絲13的長度。轉(zhuǎn)接基板15的結(jié)構(gòu)是利用現(xiàn)有的成熟半導(dǎo)體晶圓制造工藝(5 μ m至亞微米工藝， 深亞微米工藝最好少用，因其加工成本相對較高)，在集成電路的設(shè)計技術(shù)上，以硅圓片加工工藝方法，在基板本體20上得到相應(yīng)的第一內(nèi)層焊盤6、第二內(nèi)層焊盤7、外層焊盤1、第 一連接線2及第二連接線3 ；同時上拉/下拉電阻4與二極管5可以同時制造形成；基板本 體20上的外層焊盤1及第一內(nèi)層焊盤6 (或第二內(nèi)層焊盤7)分別與外殼11上相應(yīng)的連接 端及所需安裝的芯片14的I/O端口相對應(yīng)，確保芯片14與外殼11間連接的匹配。根據(jù)需封裝芯片14上的I/O端口的順序以及與外殼11的外引線對應(yīng)關(guān)系及要 求，首先設(shè)計轉(zhuǎn)接基板15的版圖?；灞倔w20上的第一內(nèi)層焊盤6及第二內(nèi)層焊盤7與芯 片14的I/O端口相對應(yīng)，基板本體20上的外層焊盤1與封裝要求的外殼11外引線對應(yīng)。 其次，通過芯片14加工工藝，實現(xiàn)轉(zhuǎn)接基板15的加工；通過掩膜制版，工藝流片制成轉(zhuǎn)接基 板15的圓片，以供封裝使用。最后通過封裝工藝的加工，實現(xiàn)轉(zhuǎn)接基板15的應(yīng)用。在封裝過程中，通過減薄、劃片，把轉(zhuǎn)接基板15的圓片分割成一片片，成為可以放 在外殼11內(nèi)的獨立片。再經(jīng)過裝片固化，把轉(zhuǎn)接基板15固化到外殼11的安裝槽19內(nèi)，然 后把所需封裝的芯片14固化在轉(zhuǎn)接基板15的芯片安裝區(qū)9上，通過第一鍵合絲12與第二 鍵合絲13與轉(zhuǎn)接基板15上的相應(yīng)配合，實現(xiàn)芯片14與外殼11的電連接。制造轉(zhuǎn)接基板15的過程包括如下步驟
(a)、選定符合外形尺寸要求的外殼11，使外殼11能夠?qū)⑿酒?4進(jìn)行相應(yīng)的封裝；
(b)、根據(jù)選定外殼11的內(nèi)腔體尺寸、芯片14的面積，確定基板本體20的尺寸和芯片 14的安裝區(qū)域；
(C)、根據(jù)外殼鍵合指的排列方式和位置，設(shè)計轉(zhuǎn)接基板15上外層焊盤1的位置和尺 寸；根據(jù)芯片14的I/O端口的排列方式、位置和尺寸，設(shè)計轉(zhuǎn)接基板15上第一內(nèi)層焊盤6 及第二內(nèi)層焊盤7的位置和尺寸；當(dāng)轉(zhuǎn)接基板15上外層焊盤1與第一內(nèi)層焊盤6、第二內(nèi)層 焊盤7的位置正好對應(yīng)時，通過單層鋁布線(第一連接線2)實現(xiàn)第一內(nèi)層焊盤6、第二內(nèi)層 焊盤7與外層焊盤1的有效導(dǎo)通；當(dāng)轉(zhuǎn)接基板15上外層焊盤1與第一內(nèi)層焊盤6、第二內(nèi) 層焊盤7的位置不對應(yīng)時，通過設(shè)計多層布線進(jìn)行轉(zhuǎn)換，實現(xiàn)外層焊盤1與外殼鍵合指(連 接端)的對應(yīng)；第一內(nèi)層焊盤6、第二內(nèi)層焊盤7與芯片14的I/O端口的對應(yīng)；當(dāng)設(shè)置多層 布線時，需要通過第二連接線3將第一內(nèi)層焊盤6、第二內(nèi)層焊盤7與外層焊盤1電連接；
(d)、對設(shè)計完成的轉(zhuǎn)接基板15進(jìn)行設(shè)計驗證，包括寄生電容、上拉/下拉電阻4、電感 效應(yīng)，二極管5的特性、第一內(nèi)層焊盤6、第二內(nèi)層焊盤7、內(nèi)層電源環(huán)8 ；
(e)、芯片安裝區(qū)9左上方設(shè)置安裝定位塊，形成安裝定位標(biāo)志；
(f)、對通過晶圓流片的轉(zhuǎn)接基板15進(jìn)行電性能測試；
(g)、對轉(zhuǎn)接基板15的圓片按疊層芯片的封裝允許高度要求，進(jìn)行圓片厚度的減??；
(h)、轉(zhuǎn)接基板15測試完成后，將轉(zhuǎn)接基板15安裝在外殼11內(nèi)，然后將芯片14安裝在 芯片安裝區(qū)9。通過上述步驟后，再通過第一鍵合絲12與第二鍵合絲13將芯片14與外殼11電 連接。本發(fā)明具有如下優(yōu)點
1)、降低了成本；設(shè)計定制外殼11需要幾十萬費用，更改集成電路設(shè)計、流片費用也需 要幾十萬元，而設(shè)計轉(zhuǎn)接基板15及加工流片費用只需幾萬元，成本降低80%以上。2)、解決了通用外殼11對芯片14的I/O端口數(shù)量多，芯片14的面積小的封裝問 題；解決了芯片14的I/O與外殼11的連接端不對應(yīng)的封裝問題。
3)、提高了封裝可靠性；通過第一鍵合絲12與第二鍵合絲13的作用，縮短了單一 鍵合引線的長度，從而提高了鍵合的可靠性和封裝成品率。4)、縮短了電路的研發(fā)及封裝周期，實現(xiàn)快速封裝；轉(zhuǎn)接基板15的設(shè)計和生產(chǎn)，只 需25天左右，相對重新設(shè)計、定制外殼11的四個月，封裝周期縮短約80 %，從而實現(xiàn)快速封 裝的目的。5)、實現(xiàn)外殼11的通用性；通過轉(zhuǎn)接基板15，實現(xiàn)幾種芯片14共用一個轉(zhuǎn)接基板 15，實現(xiàn)外殼11和轉(zhuǎn)接基板15的通用性。6)、實現(xiàn)電路引出端功能的轉(zhuǎn)換，為電路的設(shè)計優(yōu)化提供一種參考方案。本發(fā)明轉(zhuǎn)接基板15是加在集成電路封裝時芯片14與外殼11之間，實現(xiàn)芯片14與 外殼11的電學(xué)連接。通過芯片14與轉(zhuǎn)接基板15的鍵合、轉(zhuǎn)接基板15與外殼11的鍵合， 實現(xiàn)芯片14與外殼11的電學(xué)連接。通過轉(zhuǎn)接基板15中的上拉/下拉電阻4、二極管5實 現(xiàn)電路功能的轉(zhuǎn)換，能夠適應(yīng)不同芯片14與外殼11間的連接，安裝使用方便，縮短了電路 的研發(fā)及封裝周期，降低了封裝成本，提高了芯片14與外殼11連接的可靠性，安全可靠。
權(quán)利要求
一種集成電路封裝的轉(zhuǎn)接基板，包括基板本體(20)；其特征是所述基板本體(20)的中心區(qū)設(shè)有芯片安裝區(qū)(9)；基板本體(20)對應(yīng)于設(shè)置芯片安裝區(qū)(9)的外圈設(shè)有第一內(nèi)層焊盤(6)，所述第一內(nèi)層焊盤(6)的外圈設(shè)有外層焊盤(1)，所述第一內(nèi)層焊盤(6)與外層焊盤(1)間相匹配；外層焊盤(1)位于基板本體(20)的端部邊緣，第一內(nèi)層焊盤(6)鄰近所述芯片安裝區(qū)(9)；外層焊盤(1)與第一內(nèi)層焊盤(6)間電連接。
2.根據(jù)權(quán)利要求1所述的集成電路封裝的轉(zhuǎn)接基板，其特征是所述基板本體(20)對 應(yīng)于設(shè)置芯片安裝區(qū)(9)的外圈設(shè)置第二內(nèi)層焊盤(7)，所述第二內(nèi)層焊盤(7)鄰近所述芯 片安裝區(qū)(9)，所述第二內(nèi)層焊盤(7)與外層焊盤(1)電連接。
3.根據(jù)權(quán)利要求1所述的集成電路封裝的轉(zhuǎn)接基板，其特征是所述第一內(nèi)層焊盤(6) 與外層焊盤(1)間通過第一連接線(2 )和/或第二連接線(3 )電連接。
4.根據(jù)權(quán)利要求2所述的集成電路封裝的轉(zhuǎn)接基板，其特征是所述第二內(nèi)層焊盤(7) 與外層焊盤(1)間通過第一連接線(2 )和/或第二連接線(3 )電連接。
5.根據(jù)權(quán)利要求1所述的集成電路封裝的轉(zhuǎn)接基板，其特征是所述基板本體(20)上 對應(yīng)于芯片安裝區(qū)(9)與第一內(nèi)層焊盤(6)間設(shè)有內(nèi)層電源環(huán)(8)。
6.根據(jù)權(quán)利要求1所述的集成電路封裝的轉(zhuǎn)接基板，其特征是所述相鄰?fù)鈱雍副P(1) 間設(shè)有上拉/下拉電阻(4)。
7.根據(jù)權(quán)利要求1所述的集成電路封裝的轉(zhuǎn)接基板，其特征是所述相鄰?fù)鈱雍副P(1) 間設(shè)有二極管(5)。
8.根據(jù)權(quán)利要求1所述的集成電路封裝的轉(zhuǎn)接基板，其特征是所述基板本體(20)上 設(shè)有外殼(11)，所述外殼(11)的中心區(qū)設(shè)有芯片/基板的安裝區(qū)(19)，外殼(11)對應(yīng)于 安裝區(qū)(19)的四周設(shè)有鍵合區(qū)(17)，所述鍵合區(qū)(17)設(shè)有相應(yīng)的鍵合指連接端；基板本 體(20)對應(yīng)于設(shè)置芯片安裝區(qū)(9)的另一側(cè)面固定在安裝區(qū)(19)的表面；芯片安裝區(qū)(9) 上安裝有芯片(14)，所述芯片(14)與芯片安裝區(qū)(9)的形狀相吻合，所述芯片(14)上相應(yīng) 的I/O端口通過第二鍵合絲(13)與基板本體(20)上的第一內(nèi)層焊盤(6)電連接，基板本 體(20)上與所述第一內(nèi)層焊盤(6)相對應(yīng)的外層焊盤(1)通過第一鍵合絲(12)與鍵合區(qū) (17)上相應(yīng)的鍵合指連接端電連接，使鍵合區(qū)(17)上相應(yīng)的鍵合指連接端與芯片(14)上 相應(yīng)的I/O端口電連接。
9.根據(jù)權(quán)利要求8所述的集成電路封裝的轉(zhuǎn)接基板，其特征是所述基板本體(20)通 過第一粘結(jié)膠(18)固定在安裝槽(19)的槽底；芯片(14)通過第二粘結(jié)膠(16)固定于基板 本體(20)的芯片安裝區(qū)(9)上。
10.根據(jù)權(quán)利要求1所述的集成電路封裝的轉(zhuǎn)接基板，其特征是所述基板本體(20)上 設(shè)有芯片定位塊(10)。
全文摘要
本發(fā)明涉及一種集成電路封裝的轉(zhuǎn)接基板，其包括基板本體；基板本體上設(shè)有芯片安裝區(qū)；基板本體上設(shè)有第一內(nèi)層焊盤及外層焊盤，外層焊盤與第一內(nèi)層焊盤間電連接。本發(fā)明基板本體上設(shè)有芯片安裝區(qū)；基板本體上設(shè)有多個第一內(nèi)層焊盤，第一內(nèi)層焊盤與位于基板本體端部邊緣的外層焊盤電連接；基板本體安裝在外殼內(nèi)時，通過第二鍵合絲將芯片的I/O端口與第一內(nèi)層焊盤電連接，再通過第二鍵合絲將第一內(nèi)層焊盤與鍵合區(qū)上的鍵合指連接端電連接，從而使芯片的I/O端口與鍵合區(qū)上相應(yīng)的鍵合指連接端相連，達(dá)到芯片與外殼的電連接，能夠適應(yīng)不同芯片與外殼間的連接，安裝使用方便，縮短了電路的研發(fā)及封裝周期，降低了封裝成本，提高了芯片與外殼連接的可靠性，安全可靠。
文檔編號H01L23/12GK101944512SQ201010298288
公開日2011年1月12日 申請日期2010年9月30日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者吳剛, 高輝, 黃強 申請人:無錫中微高科電子有限公司