專利名稱：含有復(fù)合漂移區(qū)的soi ldmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高壓半導(dǎo)體器件領(lǐng)域，特別涉及一種含有復(fù)合漂移區(qū)的SOI LDMOS器件。
背景技術(shù)：
LDMOS(Laterally Diffused Metal Oxide Semiconductor，橫向擴(kuò)散金屬氧化物半導(dǎo)體)工藝技術(shù)，是一種廣泛應(yīng)用于射頻基站、PDP(Plasma Display Panel，等離子顯示屏)顯示驅(qū)動(dòng)以及汽車電子等領(lǐng)域的高壓半導(dǎo)體器件。與傳統(tǒng)的IGBTansulated Gate BipolarTransistor，絕緣柵雙極型晶體管)相比，它具有更高的響應(yīng)速度和更低的泄漏電流，并且作為平面器件更加有利于工藝集成，然而同時(shí)也帶來開態(tài)電阻的增加。SOI (Silicon-On-Insulator,絕緣體上硅)技術(shù)與LDMOS的結(jié)合大大提高了器件的隔離特性，大大降低了高壓集成電路中的低壓控制電路和高壓集成電路之間的相互干擾，同時(shí)降低了寄生電容，提高了工作頻率以及抗輻照能力。傳統(tǒng)SOI LDMOS器件結(jié)構(gòu)如圖1所示。其中，Al為溝道接觸區(qū)、A2為源極接觸區(qū)、A3為漏極接觸區(qū)。然而，目前的SOI LDMOS器件具有如下缺陷若提高其擊穿電壓，則勢(shì)必會(huì)大大增加其開態(tài)壓降。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是如何提供一種SOI LDMOS器件，以在提高器件的擊穿電壓的同時(shí)盡量少地增加器件的開態(tài)壓降。( 二 )技術(shù)方案為解決上述技術(shù)問題，本發(fā)明提供了一種含有復(fù)合漂移區(qū)的SOI LDMOS器件，所述器件從上至下依次包括柵氧層、頂層硅、埋氧層以及底層硅。其中，所述頂層硅中含有第一漂移區(qū)，所述第一漂移區(qū)的厚度小于所述頂層硅的厚度。其中，所述頂層硅包括溝道區(qū)和復(fù)合漂移區(qū)，所述復(fù)合漂移區(qū)包括所述第一漂移區(qū)和第二漂移區(qū)，所述第一漂移區(qū)鄰接所述溝道區(qū)且被所述第二漂移區(qū)包圍。其中，所述第一漂移區(qū)為本征區(qū)。其中，所述底層硅為P襯底或N襯底。其中，所述溝道區(qū)為P溝道區(qū)，相應(yīng)地，所述第二漂移區(qū)為N型漂移區(qū)；或者，所述溝道區(qū)為N溝道區(qū)，相應(yīng)地，所述第二漂移區(qū)為P型漂移區(qū)。(三)有益效果本發(fā)明通過在器件結(jié)構(gòu)中采用復(fù)合漂移區(qū)，降低了漂移區(qū)靠近溝道一端的最大電場(chǎng)值，提高了擊穿電壓值；且由于第一漂移區(qū)(本征區(qū))的厚度小于頂層硅厚度，減低了開態(tài)電阻，提高了開態(tài)導(dǎo)通特性。而同時(shí)，較薄的第一漂移區(qū)和穿通整個(gè)頂層硅的第一漂移區(qū)有相同的擊穿電壓提升效果，因?yàn)槠茀^(qū)靠近溝道一端的最大電場(chǎng)值和擊穿點(diǎn)在靠近表面處。


圖1為傳統(tǒng)SOI LDMOS器件結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例的SOI LDMOS器件結(jié)構(gòu)示意圖；圖3為傳統(tǒng)SOI LDMOS器件、第一漂移區(qū)穿通整個(gè)頂層硅的S0ILDM0S器件以及本發(fā)明實(shí)施例的SOI LDMOS器件的關(guān)態(tài)擊穿特性曲線圖；圖4為傳統(tǒng)SOI LDMOS器件、第一漂移區(qū)穿通整個(gè)頂層硅的S0ILDM0S器件以及本發(fā)明實(shí)施例的SOI LDMOS器件的開態(tài)導(dǎo)通特性曲線圖。
具體實(shí)施例方式為使本發(fā)明的目的、內(nèi)容、和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。如圖2所示，本發(fā)明實(shí)施例的含有復(fù)合漂移區(qū)的SOI LDMOS器件，從上至下依次包括柵氧層、頂層硅、埋氧層以及底層硅(即圖2中的襯底區(qū))，其中所述頂層硅包括溝道區(qū)和復(fù)合漂移區(qū)，所述復(fù)合漂移區(qū)包括第一漂移區(qū)和第二漂移區(qū)，其中的第一漂移區(qū)的厚度小于頂層硅的厚度。所述溝道區(qū)為P溝道區(qū)(即P型摻雜的溝道區(qū))，相應(yīng)地，所述第二漂移區(qū)為N型漂移區(qū)(即N型摻雜的漂移區(qū))，源極接觸區(qū)A2、漏極接觸區(qū)A3以及溝道接觸區(qū)Al的摻雜分別為N型重?fù)诫s、N型重?fù)诫s以及P型重?fù)诫s；或者，所述溝道區(qū)為N溝道區(qū)，相應(yīng)地，所述第二漂移區(qū)為P型漂移區(qū)，源極接觸區(qū)A2、漏極接觸區(qū)A3以及溝道接觸區(qū)Al的摻雜分別為P型重?fù)诫s、P型重?fù)诫s以及N型重?fù)诫s。上述第一漂移區(qū)是本征區(qū)(intrinsic region)，即未摻雜區(qū)域。由高斯定理可知， 由于本征區(qū)沒有空間電荷的存在，不會(huì)帶來電場(chǎng)強(qiáng)度的增加，電場(chǎng)強(qiáng)度趨于均勻分布，避免了電場(chǎng)尖峰值的出現(xiàn)。與傳統(tǒng)器件相比，本發(fā)明提出的結(jié)構(gòu)通過采用含有第一漂移區(qū)(本征區(qū))的復(fù)合漂移區(qū)，降低了漂移區(qū)靠近溝道一端的最大電場(chǎng)值，而區(qū)域的最大電場(chǎng)值往往就是整個(gè)器件的最大電場(chǎng)值，也是決定器件擊穿電壓的因素，因此本結(jié)構(gòu)可以提高器件的擊穿電壓值。而與本征區(qū)穿通整個(gè)頂層硅區(qū)域的結(jié)構(gòu)相比，本發(fā)明提出的結(jié)構(gòu)由于第一漂移區(qū)(本征區(qū))的厚度較小，實(shí)現(xiàn)了更低的開態(tài)電阻，提高了開態(tài)導(dǎo)通特性。而同時(shí)，本征區(qū)的厚度并不影響它帶來的擊穿電壓提升效果，因?yàn)槠茀^(qū)靠近溝道一端的最大電場(chǎng)值出現(xiàn)在靠近表面處，本發(fā)明提出的結(jié)構(gòu)對(duì)靠近表面處的電場(chǎng)值與本征區(qū)穿通整個(gè)頂層硅的SOI LDMOS器件相較而言有等效的抑制作用。本發(fā)明的上述優(yōu)勢(shì)可以通過圖3、4的結(jié)果看出。圖3中，帶方塊的實(shí)線是傳統(tǒng)SOI LDMOS器件(結(jié)構(gòu)1)的關(guān)態(tài)擊穿特性曲線，帶圓的實(shí)線是本發(fā)明SOI LDMOS器件(結(jié)構(gòu)2) 的關(guān)態(tài)擊穿特性曲線，帶三角塊的實(shí)線是本征區(qū)穿通整個(gè)頂層硅的SOI LDMOS器件(結(jié)構(gòu) 3)的關(guān)態(tài)擊穿特性曲線。圖4中，帶圓的實(shí)線是傳統(tǒng)SOI LDMOS器件(結(jié)構(gòu)1)的開態(tài)導(dǎo)通特性曲線，帶三角塊的實(shí)線本發(fā)明SOI LDMOS器件(結(jié)構(gòu)2)的開態(tài)導(dǎo)通特性曲線，帶方塊的實(shí)線是本征區(qū)穿通整個(gè)頂層硅的SOI LDMOS器件(結(jié)構(gòu)3)的開態(tài)導(dǎo)通特性曲線。以上實(shí)施方式僅用于說明本發(fā)明，而并非對(duì)本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種含有復(fù)合漂移區(qū)的SOI LDMOS器件，其特征在于，所述器件從上至下依次包括柵氧層、頂層硅、埋氧層以及底層硅。
2.如權(quán)利要求1所述的含有復(fù)合漂移區(qū)的SOILDMOS器件，其特征在于，所述頂層硅中含有第一漂移區(qū)，所述第一漂移區(qū)的厚度小于所述頂層硅的厚度。
3.如權(quán)利要求2所述的含有復(fù)合漂移區(qū)的SOILDMOS器件，其特征在于，所述頂層硅包括溝道區(qū)和復(fù)合漂移區(qū)，所述復(fù)合漂移區(qū)包括所述第一漂移區(qū)和第二漂移區(qū)，所述第一漂移區(qū)鄰接所述溝道區(qū)且被所述第二漂移區(qū)包圍。
4.如權(quán)利要求3所述的含有復(fù)合漂移區(qū)的SOILDMOS器件，其特征在于，所述第一漂移區(qū)為本征區(qū)。
5.如權(quán)利要求1所述的含有復(fù)合漂移區(qū)的SOILDMOS器件，其特征在于，所述底層硅為 P襯底或N襯底。
6.如權(quán)利要求1 5任一項(xiàng)所述的含有復(fù)合漂移區(qū)的SOILDMOS器件，其特征在于， 所述溝道區(qū)為P溝道區(qū)，相應(yīng)地，所述第二漂移區(qū)為N型漂移區(qū)；或者，所述溝道區(qū)為N溝道區(qū)，相應(yīng)地，所述第二漂移區(qū)為P型漂移區(qū)。
全文摘要
本發(fā)明公開了一種含有復(fù)合漂移區(qū)的SOI LDMOS器件，所述器件從上至下依次包括柵氧層、頂層硅、埋氧層以及底層硅，其中所述頂層硅中含有復(fù)合漂移區(qū)，所述復(fù)合漂移區(qū)包含第一漂移區(qū)和第二漂移區(qū)，其中第一漂移區(qū)鄰接溝道區(qū)且被第二漂移區(qū)包圍。本發(fā)明通過采用復(fù)合漂移區(qū)，降低了漂移區(qū)靠近溝道一端的最大電場(chǎng)值，提高了擊穿電壓值，同時(shí)由于第一漂移區(qū)的厚度小于頂層硅的厚度，減少了第一漂移區(qū)帶來的開態(tài)電阻的增加值，提高了開態(tài)導(dǎo)通特性。
文檔編號(hào)H01L29/78GK102446967SQ20101050400
公開日2012年5月9日 申請(qǐng)日期2010年9月30日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者劉曉彥, 杜剛, 竺明達(dá) 申請(qǐng)人:北京大學(xué)