專利名稱：半導體部件的制作方法
半導體部件技術領域
本發(fā)明的實施例涉及一種具有溝道區(qū)的半導體部件。
技術背景
在工作期間，半導體部件因為在高電壓同時具有的高電流密度而被加熱。這種 加熱可以是比較均勻的，或是因為電流絲化(filamentation)而限定于局部。
當半導體部件工作在所謂的穩(wěn)定溫度點之下時，電流絲化可發(fā)生在足夠高的電 壓下，并可導致半導體部件的破壞。
因此，為了防止過度加熱和電流絲化，例如正向電流、dl/dt、dU/dt、溫度等等 電學參數(shù)通常被恰當?shù)叵薅ǎ栽诠ぷ髌陂g不超過安全范圍60A范圍)。一方面，這限 制了半導體部件性能的可能改進，而另一方面，對使用該半導體部件的選擇被限制了， 特別是當考慮要求半導體部件更耐用的干擾時。
保護半導體部件不被過度加熱的一種可能是在半導體部件中安裝一個或多個溫 度傳感器并基于來自溫度傳感器的測量結果而將半導體部件的柵電壓在超過特定閾值溫 度時下調(diào)至較低的值。但是，這導致半導體部件中的以及對于溫度估計和柵電壓調(diào)節(jié)的 復雜度提高。此外，因為溫度源和溫度傳感器之間的物理間距，必須預料到溫度信號中 的某一延遲時間。發(fā)明內(nèi)容
一個實施例涉及一種半導體部件，其具有半導體主體、在半導體主體中的溝道 區(qū)、與溝道區(qū)相鄰的溝道控制電極、以及在溝道區(qū)和溝道控制電極之間的介電層，其中 該介電層包括具有負溫度系數(shù)的相對介電常數(shù)、
由于介電常數(shù)也支配在溝道區(qū)內(nèi)流動的電流，當存在由于與電流相關的溫度增 加而引起部件的過量電流絲化的危險時，溝道區(qū)內(nèi)的電流可由于介電常數(shù)％的負溫度系 數(shù)而減小。介電常數(shù)的負溫度系數(shù)意味著介電常數(shù)隨著溫度上升而下降。但是，當溫度 上升時介電常數(shù)下降，這意味著當溝道控制電極上的柵電壓保持恒定時形成的溝道在溝 道區(qū)內(nèi)較弱且具有較高的電阻，且通過溝道的電流因此而減小，源-漏電壓保持恒定。 這使得可能抵消半導體部件中與電流相關的溫度的上升。
介電層可至少部分地包括順電物質(zhì)(paraelectric substance)。
該順電物質(zhì)可為來自BiixSrhTiO3和/或KTaO3的材料。另外的實施例是針對具 有鐵電物質(zhì)的介電層。鐵電物質(zhì)的居里溫度k例如是Tc < 220K。居里溫度應該在部 件被使用的溫度范圍(例如在220K和550K之間)之下，因為否則的話在到鐵電狀態(tài)的 轉(zhuǎn)變的情況下可能發(fā)生不期望的效應，例如在沒有正柵極電壓下溝道就接通。
一個實施例提供由具有由介電材料組成的至少兩個子層的層堆組成的介質(zhì)層。 舉例來說，電容的溫度相關性也可通過這些子層的介電常數(shù)的溫度相關性以及厚度比率 來精確調(diào)節(jié)，因此允許了廣范圍使用。至少一個子層可由幻02組成。此外，幻02子層4例如可與溝道區(qū)相鄰定位，以便防止不期望的的界面效應。中心子層被設置在兩個外側 子層之間是有利的。這種情況下，中心子層可為導電層。這是有利的，例如可能防止兩 個外側子層之間的界面帶電。為此，中心子層例如可由金屬、硅化物或多晶硅組成。外 側子層由介電材料組成也是有利的。至少一個子層可使用相對介電常數(shù)％具有負溫度系 數(shù)的介電材料來形成。
依照一個實施例，溝道區(qū)以第一導電類型摻雜，在每種情況下以在半導體主體 中的第一半導體區(qū)和半導體主體中的第二半導體區(qū)之間的第二導電類型的摻雜設置。
溝道區(qū)可為MOSFET、IGBT或EST (發(fā)射極開關晶閘管)的部分。
依照一個示例性實施例，介電層沿著溝道區(qū)被設置在的半導體主體的主表面 上，而溝道控制電極至少沿著溝道區(qū)被設置在介電層的與主表面相對的表面上?？蛇x 地，溝槽形成在半導體主體中，介電層沿著溝道區(qū)被至少設置在溝槽的側壁上，且溝道 控制電極至少沿著溝道區(qū)被設置在溝槽中的介電層上。
依照另一個實施例，介電層在500K溫度下具有的相對介電常數(shù)％比介電層在 300K溫度下的相對介電常數(shù)％至少小20%。
在另一個示例性實施例中，介電層具有范圍從％X2nm至％X50nm的厚度， 其中％為300K溫度下介電層的介電常數(shù)。
介電層的相對介電常數(shù)％可在第一溫度范圍內(nèi)具有負溫度系數(shù)，而在第二溫度 范圍內(nèi)具有正溫度系數(shù)。
此外，介電層的相對介電常數(shù)％可至少在220K和500K之間的第一溫度范圍內(nèi)具有負溫度系數(shù)。


圖1示意性示出了半導體部件的截面圖，該半導體部件具有溝道區(qū)、溝道控制 電極和設置在兩者之間的介電層。
圖2示出了圖1所示的半導體部件的一個示例性實施例的放大細節(jié)。
圖3示出了圖1所示的半導體部件的一個示例性實施例的放大細節(jié)。
圖4示意性示出了具有溝槽柵極的IGBT的一個示例性實施例的截面圖。
圖5示意性示出了具有溝槽柵極的IGBT的另外的示例性實施例的截面圖。
圖6示意性示出了平面IGBT的一個示例性實施例的截面圖。
具體實施方式
下文中將參照附圖來更詳細說明本發(fā)明的示例性實施例。但是，本發(fā)明并非限 定在所述的特定實施例，而是可以合適方式進行修改和改進。為了實現(xiàn)依照本發(fā)明的另 外的實施例，一個實施例的單個特征及特征的組合與另一個實施例的特征及特征的組合 恰當?shù)亟M合，仍落在本發(fā)明的范圍內(nèi)。
在更詳細描述本發(fā)明實施例之前，需要注意的是圖中相同的元件被提供有相同 或相似的參考標記，而這些元件將不再贅述。此外，附圖并非按照比例。主要方面事實 上在于解釋基本原理。
圖1示意性顯示了半導體部件的截面圖。半導體部件具有半導體主體1、半導體主體中的溝道區(qū)2、與溝道控制區(qū)2相鄰的溝道控制電極3、以及在溝道區(qū)2和溝道控 制電極3之間的介電層4。介電層4具有相對介電常數(shù)^，其至少在半導體部件的工作 溫度范圍內(nèi)具有負溫度系數(shù)，該半導體部件的工作溫度范圍通常為220K至500K的范圍 內(nèi)。溫度系數(shù)在不同溫度范圍內(nèi)也可變化，例如介電常數(shù)可在第一溫度范圍內(nèi)具有負溫 度系數(shù)，而在第二溫度范圍內(nèi)具有正溫度系數(shù)。
如圖1例子所示，溝道區(qū)2可被設置在半導體主體1中的第一半導體區(qū)5和半導 體主體1中的第二半導體區(qū)6之間。這種情況下，第一半導體區(qū)5和第二半導體區(qū)6通 常形成MOSFET的源極和漏極。第一半導體區(qū)5和第二半導體區(qū)6例如是以第二導電類 型摻雜，而溝道區(qū)2通常以與第二導電類型互補的第一導電類型摻雜。
溝道區(qū)2通常是MOSFET、IGBT (絕緣柵雙極晶體管)或EST (發(fā)射極開關晶閘 管)的部分。
如圖1所示，介電層4可被沿著溝道區(qū)(柵極)2設置在半導體主體1的主表面 7上，而溝道控制電極(柵極電極)3可被至少沿著溝道區(qū)2施加在介電層4的與主表面7 相對的表面8上。
可選地，溝槽(未示出)也可形成在半導體主體1中，介電層4可沿著溝道區(qū) (柵極)2至少設置在溝槽的側壁上，而溝道控制電極(柵極電極)3可至少沿著溝道區(qū)2 被附接在溝槽中的介電層4上。
與半導體部件類型(MOSFET、IGBT, EST、平面、溝槽等等)無關，介電層4具有相對介電常數(shù)％，其至少在半導體部件的工作溫度范圍內(nèi)具有負溫度系數(shù)，以便實 現(xiàn)在升高溫度下半導體部件區(qū)域內(nèi)局部電流減小的期望效應。具有負溫度系數(shù)的介電常 數(shù)％意味著當溫度升高時介電常數(shù)減小，而具有正溫度系數(shù)的介電常數(shù)％意味著當溫 度升高時介電常數(shù)增大。由于介電常數(shù)也支配溝道區(qū)2和溝道控制電極3之間的電容， 以及從而也支配例如在溝道區(qū)2中形成的反型溝道，這導致了當例如由于電流絲化而在 半導體部件中溫度局部升高時反型溝道中的電流減小的期望效應，而在該區(qū)域內(nèi)介電常 數(shù)減小。
這使得阻止或限制作為焦耳損失的半導體部件的進一步自感應加熱成為可能。
以下等式定義了反型溝道中流過的電流的關系
a)對于線性區(qū)(即 Vd << (Vg-Vt) ) I C(Vg-Vt) XVd
b)對于飽和區(qū)(例如短路電路情況下)I C (Vg-Vt) 2
C表示絕緣體的電容，Ve表示柵電壓，Vt表示溝道閾值電壓，且Vd表示漏極電 壓。隨著電容減小，閾值電壓增大。由于C ε，如果介電常數(shù)ε隨溫度顯著減小， 被加熱區(qū)域內(nèi)實現(xiàn)了局部電流減小的期望效應。例如，在其中％ 1/Τ的順電物質(zhì)中 正是這種情況。
因此，至少部分地包括寄生物質(zhì)的介電層4可被施加在溝道區(qū)2和溝道控制電極 3之間。
特別地，順電物質(zhì)具有選自BiiJrhTiO3和/或KTaO3的組的物質(zhì)。
同樣地，鐵電體適用于用作介電層4，其中％ C/(T-Tc)，且其中^Tc為居里 溫度。當半導體部件的工作溫度在^之上時，尤其如此。居里溫度Tc應該在半導體部 件的工作溫度范圍之下，否則到鐵電狀態(tài)的轉(zhuǎn)變可引起不期望的效應，例如在沒有正柵極電壓的情況下溝道被接通。
介電層4可因此包括鐵電物質(zhì)，特別地，對于其，鐵電物質(zhì)的居里溫度^Tc由^Tc < 220K給定。存在居里溫度例如低于150Κ的鐵電體。在SrTiO3的情況下，居里溫度 Tc僅僅約為0Κ。如果居里溫度為0Κ，當溫度從300Κ增加Δ T = 200Κ至500Κ時，介 電常數(shù)％以及因此的溝道導電率減小40%，當Κ = 200Κ時，對于相同的溫度差，甚至 減小67%。
介電層在500Κ溫度下應具有比該介電層在300Κ溫度下的相對介電常數(shù)ε r至少 小20%的相對介電常數(shù)％。
介電層的厚度例如是在至e^X50nm的范圍內(nèi)，其中8^是在300尺溫 度下介電層的相對介電常數(shù)。
圖2顯示了圖1中區(qū)域A的放大細節(jié)，描述了介電層4的一個示例性實施例。 在該例子中，介電層4由具有介電材料制成的至少兩個子層4a、4b的層堆組成。這種情 況下，這些至少兩個子層4a、4b中僅有一個可另外具有負溫度系數(shù)的相對介電常數(shù)εΓθ 參照圖1已提到的具有負溫度系數(shù)的相對介電常數(shù)ε J勺介電層的特性對于該子層也是有 效的。但是，多個子層如在每種情況中也可包括具有負溫度系數(shù)的相對介電常數(shù)％。 至少一個其他子層可由幻02組成。幻02子層4b可與溝道區(qū)2相鄰定位。
圖3顯示了圖1區(qū)域B的放大細節(jié)，描述了介電層4的不同示例性實施例。在 所述示例性實施例中，介電層4類似地由多個子層4a、4b、4c組成，中心子層4c被設置 在兩個外側子層4a、4b之間。在這種情況下，中心子層4c可為導電層，例如由金屬、硅 化物或多晶硅組成。特別地，如果外側子層4a、4b由介電材料組成，這些外側子層4a、 4b至少之一具有此前已描述的介電常數(shù)％，其中％具有負溫度系數(shù)，導電中心子層如 可防止可能發(fā)生在外側子層如、4b之間的界面電荷。特別是，如果一個外側子層如包 括與另一外側子層4b不同的介電體時，這是有效的。這可引起兩個介電體界面處帶電， 特別是當在導通狀態(tài)時溫度相對高時。這甚至可導致半導體部件在0伏柵電壓下就被接 通。例如，這可由外側子層如、4b中使用的介電體的極端不同的導電率而引起。在外 側子層如、4b之間插入導電中心子層如并恰當?shù)夭季€可防止這種界面放電。
導電中心子層4c的布線可通過例如分壓器來實現(xiàn)，其中分壓器連接在半導體主 體1和溝道控制電極3之間，而導電中心子層4c僅連接至該分壓器。
圖4顯示在示例性半導體部件特別是IGBT中的本發(fā)明一個實施例的截面圖。在 IGBT半導體主體3的第一表面7和第二表面9之間，形成連續(xù)的半導體區(qū)。η摻雜的半 導體區(qū)5 (源極)直接形成在鄰近半導體主體1的第一表面7上。ρ摻雜的溝道區(qū)2形成 為鄰近所述η摻雜的半導體區(qū)5。另一 η摻雜的半導體區(qū)6 (漂移區(qū))沿著第二表面9的 方向鄰近所述溝道區(qū)2定位。另一 ρ摻雜的半導體區(qū)10(發(fā)射極區(qū))形成在鄰近該半導 體區(qū)6并延伸至半導體主體的第二表面9。通常為金屬的背面接觸材料11施加至第二表 面9。各個半導體區(qū)的摻雜也可與此前提到的摻雜類型互補。
接觸材料12與源區(qū)5和在表面7上延伸的溝道區(qū)2均接觸，接觸材料12被設置 在半導體主體1的第一表面7上。
從半導體主體1的表面7開始，溝槽13穿過溝道區(qū)2延伸進入半導體主體1直 至漂移區(qū)6。在該情況下，依照本發(fā)明，溝槽13的壁與介電層4并列。介電層4至少7定位在溝道區(qū)2和溝道控制電極3之間，溝道控制電極同樣形成在溝槽13中的介電層4 上。在該情況下，溝道控制電極3在溝槽13中至少沿著溝道區(qū)2延伸。溝道控制電極 3被絕緣材料14與接觸材料12隔離開來。
圖5使用IGBT的例子顯示了本發(fā)明另一示例性實施例的示意性截面圖。與圖4 所示的實施例相反，介電層4例如由兩個子層4a和4b(已參照圖2示意性描述)組成。
在另一未示出的實施例中，介電層4也可僅沿著溝道區(qū)完全沉積。所述實施例 被如下給定，例如如果兩個子層之一或多個子層之一沿著溝道區(qū)僅沉積在一部分中，以 及例如沉積在已沿著全部溝道區(qū)沉積的第一子層上，第一子層包括例如Si02。
圖6顯示了具有介電層4的兩個子層如、4b的本發(fā)明一個示例性實施例的示意 性截面圖。該示例性實施例同樣顯示了 IGBT，盡管其不具有溝槽。在該情況下，溝道 控制電極3在半導體主體1的第一表面7 (以其平面形式)的頂部上鄰近溝道區(qū)2定位， 其中例如為兩子層如、4b形式的介電層4定位在半導體主體1的第一表面7上的溝道控 制電極3與溝道區(qū)2之間。
在涉及IGBT的示例性實施例中，η摻雜場阻擋層15被定位在漂移區(qū)6中。在 圖6所示實施例中，場阻擋層15與IGBT的發(fā)射極區(qū)10相鄰。8
權利要求
1.一種半導體部件，包括半導體主體(1)；溝道區(qū)⑵，位于半導體主體(1)中；溝道控制電極(3)，與溝道區(qū)(2)相鄰；介電層(4)，位于溝道區(qū)(2)和溝道控制電極(3)之間；其中，介電層(4)包括具有負溫度系數(shù)的相對介電常數(shù)％。
2.根據(jù)權利要求1的半導體部件，其中介電層(4)至少部分地包括順電物質(zhì)。
3.根據(jù)權利要求2的半導體部件，其中順電物質(zhì)包括BaxSrhTiO3和KTaO3中的至少 一個。
4.根據(jù)前述權利要求之一的半導體部件，其中介電層包括鐵電物質(zhì)。
5.根據(jù)權利要求4的半導體部件，其中鐵電物質(zhì)的居里溫度Tc為Tc< 220K。
6.根據(jù)前述權利要求之一的半導體部件，其中介電層(4)包括具有由介電材料組成的 至少兩個子層(4a、4b)的層堆。
7.根據(jù)權利要求6的半導體部件，其中至少一個子層(4a、4b)由SiO2組成。
8.根據(jù)權利要求7的半導體部件，其中SiO2子層與溝道區(qū)相鄰定位。
9.根據(jù)權利要求7或8的半導體部件，其中至少一個子層(4a、4b)包括其相對介電 常數(shù)％具有負溫度系數(shù)的介電材料。
10.根據(jù)前述權利要求之一的半導體部件，其中溝道區(qū)(2)具有第一導電類型摻雜， 且其中所述溝道區(qū)(2)被設置在半導體主體(1)中第一半導體區(qū)(5)和半導體主體(1)中 第二半導體區(qū)(6)之間，第一和第二半導體區(qū)(5、6)各自具有第二導電類型摻雜。
11.根據(jù)前述權利要求之一的半導體部件，其中溝道區(qū)⑵為MOSFET、IGBT或EST 的一部分。
12.根據(jù)前述權利要求之一的半導體部件，其中介電層(4)沿著溝道區(qū)(2)被設置在 半導體主體(1)的主表面(7)上，且其中溝道控制電極(3)至少沿著溝道區(qū)(2)被附接在 介電層⑷的與主表面(7)相對的表面⑶上。
13.根據(jù)權利要求1至11之一的半導體部件，其中溝槽(13)形成在半導體主體(1) 中，其中介電層(4)沿著溝道區(qū)(2)至少被設置在溝槽(13)的側壁上，且其中溝道控制 電極(3)至少沿著溝道區(qū)(2)被設置在溝槽(13)中的介電層(4)上。
14.根據(jù)權利要求6的半導體部件，其中中心子層(4c)被設置在兩個外側子層(4a、 4b)之間。
15.根據(jù)權利要求14的半導體部件，其中中心子層(4c)為導電層。
16.根據(jù)權利要求15的半導體部件，其中中心子層(4c)由金屬、硅化物或多晶硅組成。
17.根據(jù)權利要求14或15的半導體部件，其中外側子層(4a、4b)由介電材料組成。
18.根據(jù)前述權利要求之一的半導體部件，其中介電層(4)具有相對介電常數(shù)^，其 在500K溫度下比介電層(4)在300K溫度下的相對介電常數(shù)％至少小20%。
19.根據(jù)前述權利要求之一的半導體部件，其中介電層(4)具有范圍從％X2nm至 %X50nm的厚度，其中ε ^是介電層(4)在300Κ溫度下的相對介電常數(shù)。
20.根據(jù)前述權利要求之一的半導體部件，其中介電層(4)的相對介電常數(shù)％在第一溫度范圍內(nèi)具有負溫度系數(shù)，且在第二溫度范圍內(nèi)具有正溫度系數(shù)。
21.根據(jù)前述權利要求之一的半導體部件，其中介電層(4)的相對介電常數(shù)％至少在 220K和500K之間的第一溫度范圍內(nèi)具有負溫度系數(shù)。
全文摘要
本發(fā)明涉及半導體部件，該半導體部件包括半導體主體、位于半導體主體中的溝道區(qū)、與溝道區(qū)相鄰的溝道控制電極、以及位于溝道區(qū)和溝道控制電極之間的介電層，其中介電層具有負溫度系數(shù)的相對介電常數(shù)εr。
文檔編號H01L29/51GK102024793SQ201010510520
公開日2011年4月20日 申請日期2010年8月25日 優(yōu)先權日2009年8月25日
發(fā)明者F·普菲爾施, H-J·舒爾策 申請人:英飛凌科技奧地利有限公司