專利名稱：三維垂直互聯(lián)結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體及微傳感器制造領(lǐng)域，特別是涉及一種三維垂直互聯(lián)結(jié)構(gòu)及其制作方法。
背景技術(shù)：
基于硅通孔TSV互聯(lián)的三維集成技術(shù)可以提供高封裝密度，使單位體積內(nèi)容納 更多的微電子器件；較短的信號路徑，降低寄生電容，提高了芯片的速度；因此受到了 研究者和工業(yè)界的重視。然而，基于硅通孔TSV互聯(lián)的三維疊層芯片在TSV制作、TSV 絕緣、TSV電鍍填充、超薄晶圓臨時鍵合等方面仍面臨挑戰(zhàn)，尤其在微焊球、或焊盤制 作及其低溫鍵合、疊層芯片熱管理、疊層內(nèi)垂直相鄰芯片間信號管理方面尤為突出。疊 層垂直相鄰芯片間電互聯(lián)、物理連接需要通過基于微焊球、或焊盤的鍵合實現(xiàn)。一方 面，硅通孔TSV互聯(lián)的三維集成技術(shù)需要尺寸更小的微焊球、或焊盤以實現(xiàn)其技術(shù)優(yōu) 勢，業(yè)界期望典型尺寸為20μιη-100μιη。另一方面，硅通孔TSV互聯(lián)的三維集成技術(shù) 需要通過微焊球、或焊盤實現(xiàn)可靠的電連接、物理連接，小尺寸的微焊球、或焊盤不利 于實現(xiàn)這一需求。而且，疊層層數(shù)的增多，需要至少1次或1次以上的鍵合、回流工藝 以實現(xiàn)疊層垂直相鄰芯片的鍵合。這種情況下，已經(jīng)完成鍵合的微焊球、或焊盤需要再 次經(jīng)歷鍵合、回流工藝，實現(xiàn)多層堆疊；這會對已經(jīng)鍵合的微焊球、或焊盤造成傷害， 影響其可靠性。另外，隨著疊層層數(shù)增多，疊層芯片單位體積內(nèi)功耗上升。疊層內(nèi)部芯片釋放 的熱量增多，而且散熱渠道有限，容易在疊層內(nèi)部造成熱點，造成疊層芯片性能下降這 對疊層的可靠性造成嚴(yán)重威脅?；诠柰譚SV互聯(lián)的三維集成技術(shù)要求疊層內(nèi)芯片有更小的厚度，縮短疊層 內(nèi)垂直相鄰芯片間信號路徑，提高疊層芯片性能、封裝密度。然而位于疊層芯片厚度下 降，疊層垂直相鄰的芯片表面的信號傳輸會受到彼此干擾，不利于芯片疊層性能的正常 發(fā)揮。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是如何提高微電子器件制作中三維互聯(lián)疊層間電互聯(lián) 和粘合強(qiáng)度，提高成品率。( 二 )技術(shù)方案為解決上述技術(shù)問題，提供一種三維垂直互聯(lián)結(jié)構(gòu)，包括順次堆疊或面對面堆 疊在一起的至少兩層芯片，各層所述芯片之間采用粘結(jié)材料粘結(jié)，各層所述芯片由下至 上依次為襯底層和表面介質(zhì)層，所述芯片的上表面具有橫截面為環(huán)形的第一凹坑，所述 第一凹坑內(nèi)填充有金屬形成第一導(dǎo)電環(huán)，所述第一導(dǎo)電環(huán)通過重新布局布線層與所述芯 片內(nèi)部的微電子器件連接，與所述第一導(dǎo)電環(huán)形狀相同且中心一致的第一通孔貫穿所述堆疊的芯片，所述第一通孔內(nèi)具有第一微型導(dǎo)電柱。
優(yōu)選地，各層所述芯片的上表面和/或下表面具有導(dǎo)熱環(huán)，所述芯片的所述上 表面和/或下表面具有導(dǎo)熱層，所述導(dǎo)熱層與所述導(dǎo)熱環(huán)連接，與所述導(dǎo)熱環(huán)形狀相同 且中心一致的第二通孔貫穿所述疊堆的芯片，所述第二通孔內(nèi)具有微型導(dǎo)熱柱。
優(yōu)選地，所述芯片的上表面和/或下表面具有橫截面為環(huán)形的第二凹坑，所述 第二凹坑內(nèi)填充有金屬形成第二導(dǎo)電環(huán)，所述上表面和/或下表面涂覆有接地導(dǎo)電層， 所述第二導(dǎo)電環(huán)與所述接地導(dǎo)電層連接，與所述第二導(dǎo)電環(huán)形狀相同且中心一致的第三 通孔貫穿所述疊堆的芯片，所述第三通孔內(nèi)具有第二微型導(dǎo)電柱。
優(yōu)選地，各層所述芯片之間的粘結(jié)材料內(nèi)具有微流道，所述微流道含有垂直貫 穿所述疊堆的芯片的第四通孔。
優(yōu)選地，所述粘結(jié)材料為有機(jī)物或金屬焊料，所述有機(jī)物粘結(jié)材料包括聚酰亞 胺、環(huán)氧樹脂、紫外線膠帶、環(huán)氧樹脂、聚酰亞胺、雙苯并環(huán)丁烯、非導(dǎo)電粘合劑、硅 橡膠或聚對二甲苯，所述金屬焊料包括銅、鎢、金、銀、錫、銦、鎳、鈀、銅錫合金、 錫銀銅合金、錫銀合金、金錫合金、銦金合金、鉛錫合金、鎳鈀合金、鎳金合金或鎳鈀巫口巫O
優(yōu)選地，所述第一凹坑的深度為1-30微米。
優(yōu)選地，所述導(dǎo)熱層為金屬導(dǎo)熱材料，所述金屬導(dǎo)熱材料包括金、銅或鋁。
優(yōu)選地，所述接地導(dǎo)電層為金屬材料或?qū)щ姖{料，所述金屬材料為金、銅或 ρ O
優(yōu)選地，所述第一通孔、第二通孔和/或第三通孔為圓柱形、棱柱形、圓錐形 或棱錐形。
本發(fā)明還提供了一種三維垂直互聯(lián)結(jié)構(gòu)的制作方法，包括步驟
Si，在經(jīng)過減薄或未經(jīng)減薄的單層硅晶圓或芯片的有源區(qū)面進(jìn)行光刻，制作環(huán) 狀圖形，然后依次刻蝕單層晶圓或芯片的表面介質(zhì)層和襯底層，制作出扳指狀的第一凹 坑；
S2，沉積阻擋層、電鍍種子層覆蓋第一凹坑內(nèi)側(cè)壁，并電鍍銅以填充第一凹 坑，形成第一導(dǎo)電環(huán)；
S3，制作連接第一導(dǎo)電環(huán)與晶圓或芯片內(nèi)部微電子器件的重新布局布線層，所 述重新布局布線層包括介質(zhì)層與金屬互聯(lián)層；
S4，依次刻蝕重新布局布線層的介質(zhì)層以及晶圓或芯片的表面介質(zhì)層，在第一 導(dǎo)電環(huán)內(nèi)部制作第一通孔，所述第一通孔的橫截面形狀、中心與第一導(dǎo)電環(huán)內(nèi)環(huán)相同；
S5，將完成了步驟S1-S4的單層晶圓或芯片依次堆疊并對準(zhǔn)，相鄰的晶圓或芯 片間使用有機(jī)物或者金屬焊料粘結(jié)；
S6，在多層堆疊的晶圓或芯片層的一面，沉積電鍍種子層并電鍍，密閉第一通 孔，把電鍍金屬層作為種子層自底向上填充貫穿多層堆疊的通孔，制作第一微型導(dǎo)電柱 并去除電鍍種子層，完成三維垂直互聯(lián)結(jié)構(gòu)的制作。
優(yōu)選地，在步驟幻中沉積阻擋層、電鍍種子層之前，沉積絕緣層覆蓋第一凹坑 的內(nèi)側(cè)壁，所述絕緣層選擇二氧化硅或聚酰亞胺，利用濺射或等離子增強(qiáng)化學(xué)氣相沉積 法沉積絕緣層。
優(yōu)選地，在步驟S2之后，重復(fù)步驟S1-S2在單層晶圓或芯片有源區(qū)面和/或其 相對的一面制作相同結(jié)構(gòu)的第二導(dǎo)電環(huán)和/或?qū)岘h(huán)。優(yōu)選地，在步驟S3中，在單層晶圓或芯片有源區(qū)面和/或其相對的一面制作接 地導(dǎo)電層和/或?qū)釋樱拥貙?dǎo)電層與第二導(dǎo)電環(huán)連接，導(dǎo)熱層與導(dǎo)熱環(huán)連接。

優(yōu)選地，在步驟S5中，圖形化粘接材料，以形成用于散熱的微流道。本發(fā)明還提供了一種三維垂直互聯(lián)結(jié)構(gòu)的制作方法，包括步驟Si，在單層硅晶圓或芯片的有源區(qū)面進(jìn)行光刻，制作圓環(huán)圖形，然后依次刻蝕 單層晶圓或芯片的表面介質(zhì)層和襯底層，制作出扳指狀的第一凹坑；S2，沉積阻擋層、電鍍種子層覆蓋第一凹坑內(nèi)側(cè)壁，并電鍍銅以填充第一凹 坑，形成第一導(dǎo)電環(huán)；S3，制作連接第一導(dǎo)電環(huán)與晶圓或芯片內(nèi)部微電子器件的重新布局布線層，所 述重新布局布線層包括介質(zhì)層與金屬互聯(lián)層；S4，依次刻蝕重新布局布線層的介質(zhì)層以及晶圓或芯片的表面介質(zhì)層，在第一 導(dǎo)電環(huán)內(nèi)部制作盲孔，所述盲孔的橫截面形狀、中心與第一導(dǎo)電環(huán)內(nèi)環(huán)相同；S5，將完成了步驟S1-S4的兩層晶圓或芯片面對面堆疊并對準(zhǔn)，晶圓或芯片間 使用有機(jī)物或者金屬焊料粘結(jié)；S6，在堆疊的晶圓或芯片層的兩面減薄直至暴露出盲孔實現(xiàn)通孔；S7,將完成了步驟S1-S4的單層晶圓或芯片與完成了步驟S1-S6的晶圓或芯片 疊層、粘結(jié)，并重復(fù)步驟S6以實現(xiàn)三層及三層以上的晶圓或芯片的堆疊；S8，在多層堆疊的晶圓或芯片的一面沉積電鍍種子層并電鍍，密閉通孔，把電 鍍金屬層作為種子層自底向上填充貫穿多層堆疊的通孔，制作微型導(dǎo)電柱并去除電鍍種 子層，完成三維垂直互聯(lián)結(jié)構(gòu)的制作。優(yōu)選地，在步驟S3中，在單層晶圓或芯片有源區(qū)面和/或其相對的一面制作第 二導(dǎo)電環(huán)和/或?qū)岘h(huán)。優(yōu)選地，在步驟S3中，在單層晶圓或芯片有源區(qū)面和/或其相對的一面制作接 地導(dǎo)電層和/或?qū)釋?，接地?dǎo)電層與第二導(dǎo)電環(huán)連接，導(dǎo)熱層與導(dǎo)熱環(huán)連接。優(yōu)選地，在步驟S5中，圖形化粘接材料，以形成用于散熱的微流道。優(yōu)選地，在步驟S4之后，沉積絕緣層覆蓋盲孔側(cè)壁和底部，并在盲孔的開口進(jìn) 行刻蝕，去除導(dǎo)電環(huán)內(nèi)部的絕緣層，暴露第一導(dǎo)電環(huán)的內(nèi)側(cè)壁(三)有益效果與傳統(tǒng)基于TSV三維集成技術(shù)相比，本發(fā)明采用不同結(jié)構(gòu)實現(xiàn)了堆疊晶圓或芯 片的粘接固定以及晶圓或芯片間的電互聯(lián)。采用有機(jī)材料或焊料實現(xiàn)單層晶圓或芯片間 的粘接固定，不提供單層晶圓或芯片間的電互聯(lián)，因而可以采用靈活的晶圓鍵合技術(shù)、 焊接技術(shù)、粘接技術(shù)。環(huán)繞在貫穿于晶圓或芯片疊層內(nèi)微型導(dǎo)電柱外的導(dǎo)電環(huán)，實現(xiàn)了 晶圓間、以及晶圓或芯片內(nèi)微電子器件之間的電互聯(lián)，工藝簡單，可靠性高。疊層內(nèi)垂 直相鄰的晶圓或芯片間的微流道設(shè)計、導(dǎo)熱層設(shè)計，可以有效緩解疊層內(nèi)芯片熱積累。 疊層內(nèi)垂直相鄰的晶圓或芯片間的接地金屬層設(shè)計，可以有效緩解疊層內(nèi)芯片間信號串 擾。在完成多層晶圓、芯片間粘接后，一次制作貫穿于疊層的TSV通孔內(nèi)的微型導(dǎo)電 柱，實現(xiàn)了三維垂直互聯(lián)結(jié)構(gòu)單層晶圓或芯片間的電互聯(lián)。降低了填充工藝難度，減少了工藝時間，提高了電鍍成品率。


圖1 (a)和圖1 (b)分別是依照本發(fā)明實施例的三維垂直互聯(lián)方法在單層晶圓或芯 片有源區(qū)面制作扳指狀凹坑的俯視圖和橫截面示意圖。
圖2是依照本發(fā)明實施例的三維垂直互聯(lián)方法在單層晶圓或芯片有源區(qū)面制作 導(dǎo)電環(huán)的橫截面示意圖。
圖3是依照本發(fā)明實施例的三維垂直互聯(lián)方法在單層晶圓或芯片有源區(qū)面制作 重新布局布線層的橫截面示意圖。
圖4是依照本發(fā)明實施例的三維垂直互聯(lián)方法在單層晶圓或芯片有源區(qū)面導(dǎo)電 環(huán)內(nèi)部制作TSV通孔，側(cè)壁絕緣后的橫截面示意圖。
圖5是依照本發(fā)明實施例的三維垂直互聯(lián)方法在兩層完成互聯(lián)結(jié)構(gòu)制作的晶圓 對準(zhǔn)、粘接后的橫截面示意圖。
圖6是依照本發(fā)明實施例的三維垂直互聯(lián)方法在兩層完成互聯(lián)結(jié)構(gòu)制作的晶圓 對準(zhǔn)、粘接、電鍍填充后實現(xiàn)垂直互聯(lián)的橫截面示意圖。
圖7是依照本發(fā)明實施例的三維垂直互聯(lián)方法在兩層完成互聯(lián)結(jié)構(gòu)制作的晶圓 正面對正面(正面是晶圓有源區(qū)所在面)對準(zhǔn)、粘接后的橫截面示意圖。
圖8是依照本發(fā)明實施例的三維垂直互聯(lián)方法在兩層完成互聯(lián)結(jié)構(gòu)制作的晶圓 正面對正面(正面是晶圓有源區(qū)所在面)對準(zhǔn)、粘接、兩面減薄后，實現(xiàn)兩層疊層TSV穿 通的橫截面示意圖。
圖9是依照本發(fā)明實施例的三維垂直互聯(lián)方法在另一層晶圓堆疊在兩層完成互 聯(lián)結(jié)構(gòu)制作的晶圓面對面粘合對之上且背面減薄后的示意圖。
圖10是依照本發(fā)明實施例的三維垂直互聯(lián)方法兩層完成互聯(lián)結(jié)構(gòu)制作的晶圓對 準(zhǔn)、粘接、電鍍填充，實現(xiàn)垂直互聯(lián)的橫截面示意圖。
具體實施方式
下面結(jié)合附圖和實施例，對本發(fā)明的具體實施方式
作進(jìn)一步詳細(xì)描述。以下實 施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
實施例一
本發(fā)明的一個實施例提供了一種三維垂直互聯(lián)結(jié)構(gòu)，參見圖1-圖7，包括至少 兩層晶圓或芯片，順次堆疊或面對面堆疊在一起，各層晶圓或芯片之間采用粘結(jié)材料040 粘結(jié)，各層晶圓或芯片由下至上依次為襯底層010和表面介質(zhì)層011，晶圓或芯片的上表 面具有橫截面為圓環(huán)形的扳指狀凹坑020，凹坑020內(nèi)填充有金屬形成導(dǎo)電圓環(huán)022，導(dǎo) 電圓環(huán)022通過重新布局布線層012與晶圓或芯片內(nèi)部的微電子器件連接，與導(dǎo)電圓環(huán) 022內(nèi)徑相同且圓心一致的TSV通孔030貫穿堆疊的晶圓或芯片，通孔030內(nèi)具有微型導(dǎo) 電柱。
優(yōu)選地，各層晶圓或芯片之間的粘結(jié)材料040內(nèi)具有微流道，微流道含有垂直 貫穿所述疊堆的晶圓或芯片的通孔。
實施例二
本發(fā)明的另一實施例提供了一種三維垂直互聯(lián)結(jié)構(gòu)，包括至少兩層晶圓或芯片，順次堆疊或面對面堆疊在一起，各層晶圓或芯片之間采用粘結(jié)材料040粘結(jié)，各層 晶圓或芯片由下至上依次為襯底層010和表面介質(zhì)層011，晶圓或芯片的上表面具有橫截 面為圓環(huán)形的扳指狀凹坑020，凹坑020內(nèi)填充有金屬形成導(dǎo)電圓環(huán)022，導(dǎo)電圓環(huán)022 通過重新布局布線層012與晶圓或芯片內(nèi)部的微電子器件連接，與導(dǎo)電圓環(huán)022內(nèi)徑相同 且圓心一致的TSV通孔030貫穿堆疊的晶圓或芯片，通孔030內(nèi)具有微型導(dǎo)電柱。各層晶圓或芯片上表面和/或下表面具有導(dǎo)熱圓環(huán)，晶圓或芯片的上表面和/或 下表面具有導(dǎo)熱層，導(dǎo)熱層與導(dǎo)熱圓環(huán)連接，與導(dǎo)熱圓環(huán)內(nèi)徑相同且圓心一致的通孔貫 穿疊堆的晶圓或芯片，通孔內(nèi)具有微型導(dǎo)熱柱。優(yōu)選地，各層晶圓或芯片之間的粘結(jié)材料040內(nèi)具有微流道，微流道含有垂直 貫穿所述疊堆的晶圓或芯片的通孔。實施例三本發(fā)明的另一實施例提供了一種三維垂直互聯(lián)結(jié)構(gòu)，包括至少兩層晶圓或芯 片，順次堆疊或面對面堆疊在一起，各層晶圓或芯片之間采用粘結(jié)材料040粘結(jié)，各層 晶圓或芯片由下至上依次為襯底層010和表面介質(zhì)層011，晶圓或芯片的上表面具有橫截 面為圓環(huán)形的扳指狀凹坑020，凹坑020內(nèi)填充有金屬形成導(dǎo)電圓環(huán)022，導(dǎo)電圓環(huán)022 通過重新布局布線層012與晶圓或芯片內(nèi)部的微電子器件連接，與導(dǎo)電圓環(huán)022內(nèi)徑相同 且圓心一致的TSV通孔030貫穿堆疊的晶圓或芯片，通孔030內(nèi)具有微型導(dǎo)電柱。晶圓或芯片的上表面和/或下表面具有橫截面為圓環(huán)形的凹坑020，凹坑020內(nèi) 填充有金屬形成導(dǎo)電圓環(huán)022，下表面涂覆有接地導(dǎo)電層，導(dǎo)電圓環(huán)與接地導(dǎo)電層連接， 與導(dǎo)電圓環(huán)內(nèi)徑相同且圓心一致的通孔030貫穿所述疊堆的晶圓或芯片，通孔030內(nèi)具有 微型導(dǎo)電柱055。優(yōu)選地，各層晶圓或芯片之間的粘結(jié)材料040內(nèi)具有微流道，微流道含有垂直 貫穿所述疊堆的晶圓或芯片的通孔。實施例四本發(fā)明的另一實施例提供了一種三維垂直互聯(lián)結(jié)構(gòu)，包括至少兩層晶圓或芯 片，順次堆疊或面對面堆疊在一起，各層晶圓或芯片之間采用粘結(jié)材料040粘結(jié)，各層 晶圓或芯片由下至上依次為襯底層010和表面介質(zhì)層011，晶圓或芯片的上表面具有橫截 面為圓環(huán)形的扳指狀凹坑020，凹坑020內(nèi)填充有金屬形成導(dǎo)電圓環(huán)022，導(dǎo)電圓環(huán)022 通過重新布局布線層012與晶圓或芯片內(nèi)部的微電子器件連接，與導(dǎo)電圓環(huán)022內(nèi)徑相同 且圓心一致的TSV通孔030貫穿堆疊的晶圓或芯片，通孔030內(nèi)具有微型導(dǎo)電柱。各層晶圓或芯片上表面和/或下表面具有導(dǎo)熱圓環(huán)，晶圓或芯片的上表面和/或 下表面具有導(dǎo)熱層，導(dǎo)熱層與導(dǎo)熱圓環(huán)連接，與導(dǎo)熱圓環(huán)內(nèi)徑相同且圓心一致的通孔貫 穿疊堆的晶圓或芯片，通孔內(nèi)具有微型導(dǎo)熱柱。晶圓或芯片的上表面和/或下表面具有橫截面為圓環(huán)形的凹坑020，凹坑020內(nèi) 填充有金屬形成導(dǎo)電圓環(huán)022，下表面涂覆有接地導(dǎo)電層，導(dǎo)電圓環(huán)與接地導(dǎo)電層連接， 與導(dǎo)電圓環(huán)內(nèi)徑相同且圓心一致的通孔030貫穿所述疊堆的晶圓或芯片，通孔030內(nèi)具有 微型導(dǎo)電柱033。各層晶圓或芯片之間的粘結(jié)材料040內(nèi)具有微流道，微流道含有垂直貫穿所述疊堆的晶圓或芯片的通孔。
上述各實施例中的粘結(jié)材料均可以選擇有機(jī)物或金屬焊料，有機(jī)物包括聚酰亞 胺、環(huán)氧樹脂、紫外線膠帶、環(huán)氧樹脂、聚酰亞胺、雙苯并環(huán)丁烯、非導(dǎo)電粘合劑、硅 橡膠或聚對二甲苯，金屬焊料包括銅、鎢、金、銀、錫、銦、鎳、鈀、銅錫合金、錫銀 銅合金、錫銀合金、金錫合金、銦金合金、鉛錫合金、鎳鈀合金、鎳金合金或鎳鈀金合果
上述三維垂直互聯(lián)結(jié)構(gòu)的制作方法可以通過兩個實施例來實現(xiàn)
實施例五
三維垂直互聯(lián)結(jié)構(gòu)的制作方法包括下列步驟
步驟A.在完成了微電子器件制作的單層硅晶圓或芯片的有源區(qū)面進(jìn)行光刻，制 作圓環(huán)圖形。然后依次刻蝕單層晶圓或芯片表面介質(zhì)層011和襯底層010，制作出扳指 狀凹坑020，圖1(a)和圖1(b)分別是扳指狀凹坑020的俯視圖和沿徑向截面圖。單層 晶圓表面介質(zhì)層011可以采用活性離子蝕刻(reactive ion etching，RIE),也可以采用其他 濕法或干法刻蝕技術(shù)。晶圓或芯片襯底層010的刻蝕可以采用深度反應(yīng)離子刻蝕(Deep reactive etching, DRIE),也可以采用其他濕法或干法刻蝕技術(shù)。凹坑020的深度最好為 1 μ m-30 μ m。單層晶圓或芯片可以是背面完成減薄之后的超薄單層晶圓或芯片。
步驟B.沉積阻擋層TiW、電鍍種子層金(Au)或銅(Cu)覆蓋扳指狀凹坑020內(nèi)側(cè) 壁；光刻，晶圓有源區(qū)面除了凹坑區(qū)域及電極接觸區(qū)全部由光刻膠覆蓋；電鍍金屬銅， 填充扳指狀凹坑020。填充于扳指狀凹坑020內(nèi)部的金屬形成扳指狀的導(dǎo)電圓環(huán)022，如 圖2所示。去除光刻膠，和扳指狀凹坑020以外的阻擋層和電鍍種子層，可以根據(jù)需要 對電鍍表面進(jìn)行平坦化。在沉積阻擋層、電鍍種子層前，可以沉積絕緣層021(如二氧化 硅、聚酰亞胺等)覆蓋凹坑020的內(nèi)側(cè)壁。阻擋層、種子層沉積可以采用半導(dǎo)體行業(yè)常 規(guī)工藝如濺射、蒸發(fā)、化學(xué)氣相沉積(CVD)等方法。絕緣層材料的沉積可以采用半導(dǎo)體 行業(yè)常規(guī)工藝如濺射、等離子增強(qiáng)化學(xué)氣相沉積(PECVD)等。
同樣，可以重復(fù)步驟A、步驟B在單層晶圓或芯片背面(有源區(qū)相對一面)制作 相同的結(jié)構(gòu)扳指狀凹坑020、絕緣層021和導(dǎo)電圓環(huán)022。
步驟C.制作連接導(dǎo)電環(huán)與晶圓或芯片內(nèi)部微電子器件的重新布局布線層012。 重新布局布線層012的互連線013可以采用銅、鋁等金屬，也可以采用其他金屬。重新 布局布線層012的介質(zhì)層可以為聚酰亞胺、BCB、環(huán)氧樹脂等材料，也可以為其他介質(zhì) 材料。此步驟至少包括一層重新布局布線層012，但不限于一層。
此步驟還可以含有，在單層晶圓或芯片正面(有源區(qū)面)或背面制作接地導(dǎo)電 層，或?qū)釋?。接地?dǎo)電層與導(dǎo)電圓環(huán)連接，導(dǎo)熱層與導(dǎo)熱圓環(huán)連接。
接地導(dǎo)電層可以使用金、銅、鋁等金屬，也可使用其他導(dǎo)電漿料。
導(dǎo)熱層可以是金、銅、鋁等導(dǎo)熱材料，也可以使用其他散熱材料。
步驟D.光刻，依次刻蝕重新布局布線層012的介質(zhì)層、表面介質(zhì)層011，在導(dǎo)電 圓環(huán)022內(nèi)部制作TSV通孔030，TSV通孔030橫截面半徑、圓心與導(dǎo)電環(huán)內(nèi)環(huán)相同。 TSV通孔030的實現(xiàn)可以由深度反應(yīng)離子刻蝕DRIE刻蝕技術(shù)實現(xiàn)，也可以采用其他如激 光打孔等技術(shù)實現(xiàn)。TSV通孔030如果使用DRIE實現(xiàn)，可以采用單面刻蝕，也可以采 用雙面刻蝕實現(xiàn)。表面介質(zhì)層011、重新布局布線層012的介質(zhì)層的刻蝕可以采用RIE也可采用其他濕法或干法刻蝕技術(shù)。如單層晶圓或芯片厚度超過300 μ m，優(yōu)選采用雙面刻蝕，可以提高效率。可以沉積絕緣層031，如二氧化硅等半導(dǎo)體行業(yè)常規(guī)絕緣層材料，覆 蓋TSV通孔030側(cè)壁和底部。在晶圓或芯片TSV通孔030開口進(jìn)行刻蝕，去除導(dǎo)電圓環(huán) 022內(nèi)部的絕緣層031，暴露導(dǎo)電圓環(huán)022的側(cè)壁。步驟E.把多層完成步驟A、B、C、D的單層晶圓或芯片對準(zhǔn)、堆疊，如圖5所 示。垂直相鄰的晶圓或芯片間使用有機(jī)膜040，如聚酰亞胺、BCB、環(huán)氧樹脂等有機(jī)物 粘接，也可使用常規(guī)焊料如Al-Ge，Au-Sn, Cu-Sn等焊料焊接。此步驟中可以含有圖形化粘接材料040的工序，晶圓鍵合，形成用于散熱的微流道。此步驟中粘接材料040可以選擇有機(jī)物或金屬焊料，有機(jī)物包括聚酰亞胺、環(huán) 氧樹脂、紫外線膠帶、環(huán)氧樹脂、聚酰亞胺、雙苯并環(huán)丁烯、非導(dǎo)電粘合劑、硅橡膠或 聚對二甲苯，也可以選擇金屬焊料包括銅、鎢、金、銀、錫、銦、鎳、鈀、銅錫合金、 錫銀銅合金、錫銀合金、金錫合金、銦金合金、鉛錫合金、鎳鈀合金、鎳金合金或鎳鈀 金合金。但不限于此，也可使用其他半導(dǎo)體加工行業(yè)常用焊料。步驟F.在多層堆疊的晶圓或芯片層的一面，沉積電鍍種子層，電鍍，密閉TSV 通孔030。把電鍍金屬層作為種子層，自底向上填充貫穿多層堆疊的TSV通孔030，制 作微型導(dǎo)電柱033，電鍍焊球或焊盤050。去除電鍍種子層，完成三維垂直互聯(lián)結(jié)構(gòu)的制 作，如圖6。此步驟中疊層TSV通孔030也可以采用輔助晶圓片，完成填充。具體來講，在 輔助晶圓片一面制作種子層，臨時夾持輔助晶圓和疊層。利用輔助晶圓片種子層，自底 向上，填充疊層TSV通孔，形成貫穿疊層晶圓或芯片的微型導(dǎo)電柱。實施例六三維垂直互聯(lián)結(jié)構(gòu)的制作方法包括下列步驟步驟A.在完成微電子器件制作的單層硅晶圓、或芯片的有源區(qū)面進(jìn)行光刻，制 作圓環(huán)圖形。然后依次刻蝕單層晶圓或芯片表面介質(zhì)層011和襯底層010制作出扳指狀 凹坑020，圖1(a)和圖1(b)分別是扳指狀凹坑020的俯視圖和橫截面圖。介質(zhì)層011可 以采用RIE也可以采用其他濕法或干法刻蝕技術(shù)。襯底層010的刻蝕可以采用DRIE，也 可以采用其他濕法或干法刻蝕技術(shù)。凹坑深度建議為1μιη-30μιη。單層晶圓或芯片可 以是背面完成減薄之后的超薄單層晶圓或芯片。步驟B.沉積阻擋層TiW、電鍍種子層金Au或銅Cu覆蓋扳指狀凹坑020側(cè)壁和 底部。光刻，晶圓有源區(qū)面除了凹坑區(qū)域及電極接觸區(qū)全部由光刻膠覆蓋。電鍍金屬， 如銅，填充扳指狀凹坑020。填充于扳指狀凹坑020內(nèi)部的金屬，形成扳指狀的導(dǎo)電圓環(huán) 022，如圖2所示。去除光刻膠、凹坑以外的阻擋層、電鍍種子層，可以根據(jù)需要對電鍍 表面進(jìn)行平坦化。在沉積阻擋層、電鍍種子層前，可以沉積絕緣層021，如二氧化硅、聚 酰亞胺等覆蓋凹坑020內(nèi)側(cè)壁。阻擋層、種子層沉積可以采用半導(dǎo)體行業(yè)常規(guī)工藝如濺 射、蒸發(fā)、化學(xué)氣相沉積(CVD)等方法。絕緣層材料的沉積可以采用半導(dǎo)體行業(yè)常規(guī)工 藝如濺射、等離子增強(qiáng)化學(xué)氣相沉積(PECVD)等。步驟C.制作連接導(dǎo)電圓環(huán)022與晶圓或芯片內(nèi)部微電子器件的重新布局布線層 012。重新布局布線層012的互連線013可以采用由銅、鋁等金屬，也可以采用其他導(dǎo)電材料。重新布局布線層012的介質(zhì)層可以由聚酰亞胺、BCB、環(huán)氧樹脂等材料，也可 以由其他介質(zhì)材料。此步驟至少包括一層重新布局布線層012，不限于1層。如圖3所示。
步驟D.光刻，依次刻蝕重新布局布線層的介質(zhì)層012、晶圓或芯片表面介質(zhì)層 011，在導(dǎo)電圓環(huán)022內(nèi)部制作TSV盲孔035，TSV盲孔035橫截面半徑、圓心與導(dǎo)電圓 環(huán)內(nèi)環(huán)相同。TSV盲孔035可以由刻蝕、激光打孔等打孔技術(shù)實現(xiàn)。如果采用刻蝕技術(shù) 實現(xiàn)，表面介質(zhì)層011、重新布局布線層012的介質(zhì)層可以采用RIE亦可采用其他濕法或 干法刻蝕技術(shù)。晶圓或芯片襯底010可以采用DRIE刻蝕技術(shù)。可以沉積絕緣層材料如 二氧化硅，覆蓋TSV盲孔035的側(cè)壁和底部絕緣TSV盲孔035側(cè)壁和底部。對TSV盲 孔035開口進(jìn)行刻蝕，去除導(dǎo)電圓環(huán)內(nèi)部的絕緣層，暴露金屬圓環(huán)022的內(nèi)側(cè)壁。
步驟E.如圖7，把兩層完成步驟A-D的單層晶圓或芯片的有源區(qū)面對面對準(zhǔn)， 晶圓或芯片之間由粘接材料粘接。此步驟中粘接材料040可以選擇有機(jī)物或金屬焊料， 有機(jī)物包括聚酰亞胺、環(huán)氧樹脂、紫外線膠帶、環(huán)氧樹脂、聚酰亞胺、雙苯并環(huán)丁烯、 非導(dǎo)電粘合劑、硅橡膠或聚對二甲苯；也可以選擇金屬焊料包括銅、鎢、金、銀、錫、 銦、鎳、鈀、銅錫合金、錫銀銅合金、錫銀合金、金錫合金、銦金合金、鉛錫合金、鎳 鈀合金、鎳金合金或鎳鈀金合金。但不限于此，也可使用其他半導(dǎo)體加工行業(yè)常用焊 料。
此步驟中可以含有圖形化的粘接材料040的工序，制作用于散熱的微流道。
步驟F.把完成堆疊的2層晶圓或芯片的兩面減薄，直至暴露出TSV盲孔030， 實現(xiàn)疊層TSV通孔，如圖8。減薄可以采用化學(xué)機(jī)械拋光(CMP)或者其他濕法干法減薄 技術(shù)。
步驟G.把完成步驟A-D的單層晶圓與完成步驟A-F的疊層，重復(fù)步驟E和F， 可以實現(xiàn)三層及三層以上晶圓或芯片的堆疊。如圖9所示。
步驟H.在多層堆疊的晶圓或芯片層的一面，沉積電鍍種子層，電鍍，密閉TSV 通孔。把電鍍金屬層作為種子層，自底向上填充貫穿多層堆疊的TSV通孔，制作微金屬 柱033，電鍍焊球或焊盤050。去除電鍍種子層，完成三維垂直互聯(lián)結(jié)構(gòu)的制作，如圖 10。
此步驟中疊層TSV通孔亦可以采用輔助晶圓片，完成填充。具體來講，在輔 助晶圓片一面制作種子層，臨時夾持輔助晶圓和疊層。利用輔助晶圓片種子層，自底向 上，填充疊層TSV通孔，形成貫穿疊層晶圓或芯片的微導(dǎo)電圓柱。
由以上實施例可以看出，與傳統(tǒng)基于TSV三維集成技術(shù)相比，本發(fā)明采用不同 結(jié)構(gòu)實現(xiàn)了堆疊晶圓或芯片的粘接固定以及晶圓或芯片間的電互聯(lián)。采用有機(jī)材料或焊 料實現(xiàn)單層晶圓或芯片間的粘接固定，不提供單層晶圓或芯片間的電互聯(lián)，因而可以采 用靈活的晶圓鍵合技術(shù)、焊接技術(shù)、粘接技術(shù)。環(huán)繞在貫穿于晶圓或芯片疊層內(nèi)微型導(dǎo) 電柱外的導(dǎo)電環(huán)，實現(xiàn)了晶圓間、以及晶圓或芯片內(nèi)微電子器件之間的電互聯(lián)，工藝簡 單，可靠性高。疊層內(nèi)垂直相鄰的晶圓或芯片間的微流道設(shè)計、導(dǎo)熱層設(shè)計，可以有效 緩解疊層內(nèi)芯片熱積累。疊層內(nèi)垂直相鄰的晶圓或芯片間的接地金屬層設(shè)計，可以有效 緩解疊層內(nèi)芯片間信號串?dāng)_。在完成多層晶圓、芯片間粘接后，一次制作貫穿于疊層的 TSV通孔內(nèi)的微型導(dǎo)電柱，實現(xiàn)了三維垂直互聯(lián)結(jié)構(gòu)單層晶圓或芯片間的電互聯(lián)。降低了填充工藝難度，減少了工藝時間，提高了電鍍成品率。
以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù) 人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變型，這些改進(jìn) 和變型也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種三維垂直互聯(lián)結(jié)構(gòu)，其特征在于，包括順次堆疊或面對面堆疊在一起的至少 兩層芯片，各層所述芯片之間采用粘結(jié)材料粘結(jié)，各層所述芯片由下至上依次為襯底層 和表面介質(zhì)層，所述芯片的上表面具有橫截面為環(huán)形的第一凹坑，所述第一凹坑內(nèi)填充 有金屬形成第一導(dǎo)電環(huán)，所述第一導(dǎo)電環(huán)通過重新布局布線層與所述芯片內(nèi)部的微電子 器件連接，與所述第一導(dǎo)電環(huán)形狀相同且中心一致的第一通孔貫穿所述堆疊的芯片，所 述第一通孔內(nèi)具有第一微型導(dǎo)電柱。
2.如權(quán)利要求1所述的三維垂直互聯(lián)結(jié)構(gòu)，其特征在于，各層所述芯片的上表面和 /或下表面具有導(dǎo)熱環(huán)，所述芯片的所述上表面和/或下表面具有導(dǎo)熱層，所述導(dǎo)熱層與 所述導(dǎo)熱環(huán)連接，與所述導(dǎo)熱環(huán)形狀相同且中心一致的第二通孔貫穿所述疊堆的芯片， 所述第二通孔內(nèi)具有微型導(dǎo)熱柱。
3.如權(quán)利要求2所述的三維垂直互聯(lián)結(jié)構(gòu)，其特征在于，所述芯片的上表面和/或下 表面具有橫截面為環(huán)形的第二凹坑，所述第二凹坑內(nèi)填充有金屬形成第二導(dǎo)電環(huán)，所述 上表面和/或下表面涂覆有接地導(dǎo)電層，所述第二導(dǎo)電環(huán)與所述接地導(dǎo)電層連接，與所 述第二導(dǎo)電環(huán)形狀相同且中心一致的第三通孔貫穿所述疊堆的芯片，所述第三通孔內(nèi)具 有第二微型導(dǎo)電柱。
4.如權(quán)利要求1-3任一項所述的三維垂直互聯(lián)結(jié)構(gòu)，其特征在于，各層所述芯片之間 的粘結(jié)材料內(nèi)具有微流道，所述微流道含有垂直貫穿所述疊堆的芯片的第四通孔。
5.如權(quán)利要求1所述的三維垂直互聯(lián)結(jié)構(gòu)，其特征在于，所述粘結(jié)材料為有機(jī)物或 金屬焊料，所述有機(jī)物粘結(jié)材料包括聚酰亞胺、環(huán)氧樹脂、紫外線膠帶、環(huán)氧樹脂、聚 酰亞胺、雙苯并環(huán)丁烯、非導(dǎo)電粘合劑、硅橡膠或聚對二甲苯，所述金屬焊料包括銅、 鎢、金、銀、錫、銦、鎳、鈀、銅錫合金、錫銀銅合金、錫銀合金、金錫合金、銦金合 金、鉛錫合金、鎳鈀合金、鎳金合金或鎳鈀金合金。
6.如權(quán)利要求1所述的三維垂直互聯(lián)結(jié)構(gòu)，其特征在于，所述第一凹坑的深度為 1-30微米。
7.如權(quán)利要求2所述的三維垂直互聯(lián)結(jié)構(gòu)，其特征在于，所述導(dǎo)熱層為金屬導(dǎo)熱材 料，所述金屬導(dǎo)熱材料包括金、銅或鋁。
8.如權(quán)利要求3所述的三維垂直互聯(lián)結(jié)構(gòu)，其特征在于，所述接地導(dǎo)電層為金屬材料 或?qū)щ姖{料，所述金屬材料為金、銅或鋁。
9.如權(quán)利要求3所述的三維垂直互聯(lián)結(jié)構(gòu)，其特征在于，所述第一通孔、第二通孔和 /或第三通孔為圓柱形、棱柱形、圓錐形或棱錐形。
10.—種三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于，包括步驟Si，在經(jīng)過減薄或未經(jīng)減薄的單層硅晶圓或芯片的有源區(qū)面進(jìn)行光刻，制作環(huán)狀圖 形，然后依次刻蝕單層晶圓或芯片的表面介質(zhì)層和襯底層，制作出扳指狀的第一凹坑；S2，沉積阻擋層、電鍍種子層覆蓋第一凹坑內(nèi)側(cè)壁，并電鍍銅以填充第一凹坑，形 成第一導(dǎo)電環(huán)；S3，制作連接第一導(dǎo)電環(huán)與晶圓或芯片內(nèi)部微電子器件的重新布局布線層，所述重 新布局布線層包括介質(zhì)層與金屬互聯(lián)層；S4，依次刻蝕重新布局布線層的介質(zhì)層以及晶圓或芯片的表面介質(zhì)層，在第一導(dǎo)電 環(huán)內(nèi)部制作第一通孔，所述第一通孔的橫截面形狀、中心與第一導(dǎo)電環(huán)內(nèi)環(huán)相同；S5，將完成了步驟S1-S4的單層晶圓或芯片依次堆疊并對準(zhǔn)，相鄰的晶圓或芯片間 使用有機(jī)物或者金屬焊料粘結(jié)；S6，在多層堆疊的晶圓或芯片層的一面，沉積電鍍種子層并電鍍，密閉第一通孔， 把電鍍金屬層作為種子層自底向上填充貫穿多層堆疊的通孔，制作第一微型導(dǎo)電柱并去 除電鍍種子層，完成三維垂直互聯(lián)結(jié)構(gòu)的制作。
11.如權(quán)利要求10所述的三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于，在步驟S2中沉積阻擋層、電鍍種子層之前，沉積絕緣層覆蓋第一凹坑的內(nèi)側(cè)壁， 所述絕緣層選擇二氧化硅或聚酰亞胺，利用濺射或等離子增強(qiáng)化學(xué)氣相沉積法沉積絕緣 層。
12.如權(quán)利要求11所述的三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于，在步驟S2之后，重復(fù)步驟S1-S2在單層晶圓或芯片有源區(qū)面和/或其相對的一面制 作相同結(jié)構(gòu)的第二導(dǎo)電環(huán)和/或?qū)岘h(huán)。
13.如權(quán)利要求12所述的三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于，在步驟S3中，在單層晶圓或芯片有源區(qū)面和/或其相對的一面制作接地導(dǎo)電層和/ 或?qū)釋?，接地?dǎo)電層與第二導(dǎo)電環(huán)連接，導(dǎo)熱層與導(dǎo)熱環(huán)連接。
14.如權(quán)利要求10所述的三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于， 在步驟S5中，圖形化粘接材料，以形成用于散熱的微流道。
15.—種三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于，包括步驟S1，在單層硅晶圓或芯片的有源區(qū)面進(jìn)行光刻，制作圓環(huán)圖形，然后依次刻蝕單層 晶圓或芯片的表面介質(zhì)層和襯底層，制作出扳指狀的第一凹坑；S2，沉積阻擋層、電鍍種子層覆蓋第一凹坑內(nèi)側(cè)壁，并電鍍銅以填充第一凹坑，形 成第一導(dǎo)電環(huán)；S3，制作連接第一導(dǎo)電環(huán)與晶圓或芯片內(nèi)部微電子器件的重新布局布線層，所述重 新布局布線層包括介質(zhì)層與金屬互聯(lián)層；S4，依次刻蝕重新布局布線層的介質(zhì)層以及晶圓或芯片的表面介質(zhì)層，在第一導(dǎo)電 環(huán)內(nèi)部制作盲孔，所述盲孔的橫截面形狀、中心與第一導(dǎo)電環(huán)內(nèi)環(huán)相同；S5，將完成了步驟S1-S4的兩層晶圓或芯片面對面堆疊并對準(zhǔn)，晶圓或芯片間使用 有機(jī)物或者金屬焊料粘結(jié)；S6，在堆疊的晶圓或芯片層的兩面減薄直至暴露出盲孔實現(xiàn)通孔； S7,將完成了步驟S1-S4的單層晶圓或芯片與完成了步驟S1-S6的晶圓或芯片疊 層、粘結(jié)，并重復(fù)步驟S6以實現(xiàn)三層及三層以上的晶圓或芯片的堆疊；S8，在多層堆疊的晶圓或芯片的一面沉積電鍍種子層并電鍍，密閉通孔，把電鍍 金屬層作為種子層自底向上填充貫穿多層堆疊的通孔，制作微型導(dǎo)電柱并去除電鍍種子 層，完成三維垂直互聯(lián)結(jié)構(gòu)的制作。
16.如權(quán)利要求15所述的三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于，在步驟S3 中，在單層晶圓或芯片有源區(qū)面和/或其相對的一面制作第二導(dǎo)電環(huán)和/或?qū)岘h(huán)。
17.如權(quán)利要求16所述的三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于，在步驟S3 中，在單層晶圓或芯片有源區(qū)面和/或其相對的一面制作接地導(dǎo)電層和/或?qū)釋?，接?導(dǎo)電層與第二導(dǎo)電環(huán)連接，導(dǎo)熱層與導(dǎo)熱環(huán)連接。
18.如權(quán)利要求15所述的三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于，在步驟S5 中，圖形化粘接材料，以形成用于散熱的微流道。
19.如權(quán)利要求15-18任一項所述的三維垂直互聯(lián)結(jié)構(gòu)的制作方法，其特征在于，在 步驟S4之后，沉積絕緣層覆蓋盲孔側(cè)壁和底部，并在盲孔的開口進(jìn)行刻蝕，去除導(dǎo)電環(huán) 內(nèi)部的絕緣層，暴露第一導(dǎo)電環(huán)的內(nèi)側(cè)壁。
全文摘要
本發(fā)明公開了一種三維垂直互聯(lián)結(jié)構(gòu)及其制作方法。結(jié)構(gòu)包括順次堆疊或面對面堆疊在一起的至少兩層芯片，各層所述芯片之間采用粘結(jié)材料粘結(jié)，各層所述芯片由下至上依次為襯底層和表面介質(zhì)層，所述芯片的上表面具有橫截面為環(huán)形的第一凹坑，所述第一凹坑內(nèi)填充有金屬形成第一導(dǎo)電環(huán)，所述第一導(dǎo)電環(huán)通過重新布局布線層與所述芯片內(nèi)部的微電子器件連接，與所述第一導(dǎo)電環(huán)內(nèi)徑相同且圓心一致的第一通孔貫穿所述堆疊的芯片，所述第一通孔內(nèi)具有第一微型導(dǎo)電柱。本發(fā)明的三維垂直互聯(lián)結(jié)構(gòu)提高了微電子器件制作中三維互聯(lián)疊層間電互聯(lián)和粘合強(qiáng)度，提高了成品率。
文檔編號H01L21/768GK102024782SQ20101051304
公開日2011年4月20日 申請日期2010年10月12日 優(yōu)先權(quán)日2010年10月12日
發(fā)明者孫新, 朱韞暉, 繆旻, 金玉豐, 馬盛林 申請人:北京大學(xué)