專利名稱：基于絕緣體上硅的雙極結(jié)型晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，尤其涉及一種基于絕緣體上硅的雙極結(jié)型 晶體管及其制造方法。
背景技術(shù)：
絕緣體上硅(Silicon-On-Insulator，SOI)技術(shù)是在頂層硅和背襯底之間引入一 層埋氧化層。通過(guò)在絕緣體上形成半導(dǎo)體薄膜，SOI具有體硅所無(wú)法比擬的優(yōu)點(diǎn)可以實(shí)現(xiàn) 集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用SOI材 料制造的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡(jiǎn)單、短溝道效應(yīng)小，及特 別適用于低壓低功耗電路等優(yōu)勢(shì)。請(qǐng)參閱圖3，圖3所示為現(xiàn)有的絕緣體上硅雙極結(jié)型晶體管2的結(jié)構(gòu)示意圖。所 述絕緣體上硅雙極結(jié)型晶體管2包括具有第二氧化物埋層201的第二 SOI襯底20，所述第 二氧化物埋層201的厚度為1500埃；形成在所述第二氧化物埋層201內(nèi)的第二淺溝槽隔 離21 ；位于第二淺溝槽隔離21之間的第二有源區(qū)22 ；形成在所述第二有源區(qū)22內(nèi)的第二 η型集電區(qū)23 ；形成在所述第二 η型集電區(qū)23上，并位于所述第二有源區(qū)22表面的第二 ρ 型基區(qū)24 ；位于第二 ρ型基區(qū)24與第二淺溝槽隔離21之間，并位于所述第二 η型集電區(qū) 23上的第二較淺溝槽隔離25 ；在第二淺溝槽隔離21與第二 η型集電區(qū)23之間的第二有源 區(qū)22處形成第二集電極插栓231 ；在第二 SOI襯底20表面淀積多晶硅，并通過(guò)圖案化和刻 蝕等工藝形成第二發(fā)射區(qū)26，并在所述多晶硅刻蝕區(qū)進(jìn)行隔離介質(zhì)27填充。明顯地，在刻蝕形成第二發(fā)射區(qū)26的過(guò)程中，刻蝕區(qū)域的不確定性必然導(dǎo)致所述 第二發(fā)射區(qū)26具有不確定的發(fā)射區(qū)寬度，最終使得絕緣體上硅雙極結(jié)型晶體管2不具有一 致性和再現(xiàn)性。更嚴(yán)重地，降低產(chǎn)品良率，增加制造成本。針對(duì)現(xiàn)有技術(shù)存在的問(wèn)題，本案設(shè)計(jì)人憑借從事此行業(yè)多年的經(jīng)驗(yàn)，積極研究改 良，于是有了本發(fā)明基于絕緣體上硅的雙極結(jié)型晶體管及其制造方法。

發(fā)明內(nèi)容
本發(fā)明是針對(duì)現(xiàn)有技術(shù)中，現(xiàn)有的絕緣體上硅雙極結(jié)型晶體管的發(fā)射區(qū)具有不確 定性的發(fā)射區(qū)寬度，而導(dǎo)致絕緣體上硅雙極結(jié)型晶體管不具有一致性和再現(xiàn)性等缺陷，提 供一種新型的基于絕緣體上硅的雙極結(jié)型晶體管。本發(fā)明的又一目的是針對(duì)現(xiàn)有技術(shù)中，現(xiàn)有的絕緣體上硅雙極結(jié)型晶體管的發(fā)射 區(qū)在制造過(guò)程中具有不確定性的發(fā)射區(qū)寬度，而導(dǎo)致絕緣體上硅雙極結(jié)型晶體管不具有一 致性和再現(xiàn)性等缺陷，提供一種新型的基于絕緣體上硅的雙極結(jié)型晶體管的制造方法。為了解決上述問(wèn)題，本發(fā)明提供一種基于絕緣體上硅的雙極結(jié)型晶體管，所述基 于絕緣體上硅的雙極結(jié)型晶體管包括S0I襯底，所述SOI襯底進(jìn)一步包括硅基襯底以及形 成在所述硅基襯底上的氧化物埋層；淺溝槽隔離，形成在所述SOI襯底內(nèi)；有源區(qū)，由所述 淺溝槽隔離在所述SOI襯底內(nèi)定義，且所述有源區(qū)位于淺溝槽隔離之間區(qū)域；具有第一導(dǎo)電性離子的集電區(qū)，形成在所述有源區(qū)內(nèi)；具有第二導(dǎo)電性離子的基區(qū)，形成在所述集電區(qū)上，并位于所述有源區(qū)表面；介質(zhì)層，間隔分布在所述有源區(qū)表面；具有第一導(dǎo)電性離子的 發(fā)射區(qū)，形成在所述介質(zhì)層上。所述氧化物埋層為摻雜η型離子的氧化物層。所述發(fā)射區(qū) 的寬度基于介質(zhì)層間隔分布的間距而定?？蛇x的，所述所述第一導(dǎo)電性離子為η型離子，所述第二導(dǎo)電性離子為P型離子?？蛇x的，所述所述第一導(dǎo)電性離子為ρ型離子，所述第二導(dǎo)電性離子為η型離子。可選的，所述介質(zhì)層為氧化物層?？蛇x的，所述氧化物層為二氧化硅層。為解決本發(fā)明的又一目的，本發(fā)明提供一種制造基于絕緣體上硅的雙極結(jié)型晶體 管的方法，所述制造基于絕緣體上硅的雙極結(jié)型晶體管的方法包括在SOI襯底上刻蝕淺 溝槽隔離，并定義基于絕緣體上硅的雙極結(jié)型晶體管的有源區(qū)；在所述有源區(qū)內(nèi)形成具有 第一導(dǎo)電性離子的集電區(qū)；在所述集電區(qū)上淀積形成具有第二導(dǎo)電性離子的基區(qū)；在有源 區(qū)的表面淀積介質(zhì)層，所述介質(zhì)層在所述有源區(qū)的表面間隔分布；在介質(zhì)層的表面形成具 有第一導(dǎo)電性離子的發(fā)射區(qū)?？蛇x的，所述所述第一導(dǎo)電性離子為η型離子，所述第二導(dǎo)電性離子為P型離子?？蛇x的，所述所述第一導(dǎo)電性離子為ρ型離子，所述第二導(dǎo)電性離子為η型離子。可選的，所述介質(zhì)層為氧化物層?？蛇x的，所述氧化物層為二氧化硅層。綜上所述，本發(fā)明通過(guò)在有源區(qū)的表面淀積間隔分布的介質(zhì)層，且所述介質(zhì)層之 間具有一定的間隔，便使得形成在所述介質(zhì)層上的發(fā)射區(qū)具有相同的發(fā)射區(qū)寬度，滿足基 于絕緣體上硅的雙極結(jié)型晶體管的一致性和再現(xiàn)性。


圖1是本發(fā)明基于絕緣體上硅的雙極結(jié)型晶體管的機(jī)構(gòu)示意圖；圖2是本發(fā)明基于絕緣體上硅的雙極結(jié)型晶體管的制造流程圖；圖3是現(xiàn)有的絕緣體上硅雙極結(jié)型晶體管的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為詳細(xì)說(shuō)明本發(fā)明創(chuàng)造的技術(shù)內(nèi)容、構(gòu)造特征、所達(dá)成目的及功效，下面將結(jié)合實(shí) 施例并配合附圖予以詳細(xì)說(shuō)明。請(qǐng)參閱圖1，圖1所示為基于絕緣體上硅的雙極結(jié)型晶體管1的結(jié)構(gòu)示意圖。所 述基于絕緣體上硅的雙極結(jié)型晶體管1采用現(xiàn)有的集成電路制造工藝在第一 SOI襯底10 上形成第一淺溝槽隔離11，以定義所述基于絕緣體上硅的雙極結(jié)型晶體管1的第一有源區(qū) 12。所述第一 SOI襯底10包括硅基襯底101以及形成在所述硅基襯底101上的第一 氧化物埋層102。在所述第一有源區(qū)12內(nèi)形成第一 η型集電區(qū)13。在所述第一有源區(qū)12內(nèi)，并位 于所述第一 η型集電區(qū)13的表面形成第一 ρ型基區(qū)14。在第一淺溝槽隔離11與第一 η型 集電區(qū)13之間的第一有源區(qū)12處形成第一集電極插栓131。所述第一集電極插栓131具有重度摻雜的η型離子。所述重度摻雜η型離子的第一集電極插栓131是通過(guò)從所述第一 集電極插栓131表面到第一氧化物埋層102處進(jìn)行η型離子擴(kuò)散制備。所述第一集電極插 栓131為η型集電區(qū)13與集電極(未圖示)的電性接觸提供了低的導(dǎo)通電阻。在位于第 一 ρ型基區(qū)14與第一集電極插栓131之間，并位于所述第一 η型集電區(qū)13表面形成第一 極淺溝槽隔離15。在所述第一 SOI襯底10的表面進(jìn)行薄膜淀積，并通過(guò)刻蝕等工藝形成如圖1所示 介質(zhì)層16。所述介質(zhì)層16間隔覆蓋在第一有源區(qū)12的表面，并在第一極淺溝槽隔離15與 第一 P型基區(qū)14表面延伸。所述介質(zhì)層16為二氧化硅層。所述介質(zhì)層16之間具有一定 的間隔161。在所述第一有源區(qū)12和所述介質(zhì)層16的表面進(jìn)行多晶硅淀積，并通過(guò)刻蝕等工 藝定義第一多晶硅區(qū)17和第二多晶硅區(qū)18。對(duì)所述第一多晶硅區(qū)17進(jìn)行η型離子摻雜， 以形成第一發(fā)射區(qū)171。所述第一發(fā)射區(qū)171的寬度便為間隔161的大小。基于絕緣體上 硅的雙極結(jié)型晶體管1的發(fā)射區(qū)171的寬度基于介質(zhì)層16間隔161分布的間距而定。對(duì) 第二多晶硅區(qū)18進(jìn)行ρ型離子摻雜，以形成基區(qū)導(dǎo)出端181。在所述第一發(fā)射區(qū)171與基 區(qū)導(dǎo)出端181之間形成介電墻19。所述介電墻19用于第一發(fā)射區(qū)171與基區(qū)導(dǎo)出端181 的電性隔離。請(qǐng)參閱圖2，圖2所述基于絕緣體上硅的雙極結(jié)型晶體管1的制造流程圖。所述基 于絕緣體上硅的雙極結(jié)型晶體管1的制造流程包括步驟Sll 在第一 SOI襯底10上刻蝕第一淺溝槽隔離11，并定義基于絕緣體上硅 的雙極結(jié)型晶體管1的第一有源區(qū)12 ；步驟S12 在所述第一有源區(qū)12內(nèi)形成第一 η型集電區(qū)13 ；步驟S13 在第一 η型集電區(qū)13上淀積形成第一 ρ型基區(qū)14 ；所述第一 ρ型基區(qū) 14位于所述第一 η型集電區(qū)13上，并處在第一 SOI襯底10的表面。在本實(shí)施例中，第一 ρ 型基區(qū)14的淀積為氣相外延制程。所述第一 P型基區(qū)14采用硼等離子進(jìn)行離子注入或原 位生長(zhǎng)方式制備。步驟S14 在第一有源區(qū)12的表面淀積介質(zhì)層16 ；所述介質(zhì)層16在所述第一有源 區(qū)12的表面間隔分布。所述介質(zhì)層16之間具有一定的間隔161。步驟S15 在介質(zhì)層16的表面形成第一發(fā)射區(qū)171 ；首先，在第一有源區(qū)12的表面 淀積多晶硅層；所述多晶硅層的淀積采用低壓化學(xué)氣相淀積(LPCVD)的方式。然后，對(duì)所述 多晶硅層進(jìn)行圖案化和光刻等工藝，并進(jìn)行η型離子注入以形成第一發(fā)射區(qū)171。所述第一 發(fā)射區(qū)171的寬度便為介質(zhì)層16之間的間隔161。綜上所述，本發(fā)明通過(guò)在第一有源區(qū)12的表面淀積間隔分布的介質(zhì)層16，且所述 介質(zhì)層16之間具有一定的間隔161，便使得形成在所述介質(zhì)層16上的第一發(fā)射區(qū)171具有 相同的發(fā)射區(qū)寬度，滿足基于絕緣體上硅的雙極結(jié)型晶體管1的一致性和再現(xiàn)性。本領(lǐng)域技術(shù)人員均應(yīng)了解，在不脫離本發(fā)明的精神或范圍的情況下，可以對(duì)本發(fā) 明進(jìn)行各種修改和變型。因而，如果任何修改或變型落入所附權(quán)利要求書(shū)及等同物的保護(hù) 范圍內(nèi)時(shí)，認(rèn)為本發(fā)明涵蓋這些修改和變型。
權(quán)利要求
一種基于絕緣體上硅的雙極結(jié)型晶體管，其特征在于，所述基于絕緣體上硅的雙極結(jié)型晶體管包括SOI襯底，所述SOI襯底進(jìn)一步包括硅基襯底以及形成在所述硅基襯底上的氧化物埋層；淺溝槽隔離，形成在所述SOI襯底內(nèi)；有源區(qū)，由所述淺溝槽隔離在所述SOI襯底內(nèi)定義，且所述有源區(qū)位于淺溝槽隔離之間區(qū)域；集電區(qū)，具有第一導(dǎo)電性離子，并形成在所述有源區(qū)內(nèi)；基區(qū)，具有第二導(dǎo)電性離子，并形成在所述集電區(qū)上，且位于所述有源區(qū)表面；介質(zhì)層，間隔分布在所述有源區(qū)表面；發(fā)射區(qū)，具有第一導(dǎo)電性離子，并形成在所述介質(zhì)層上。
2.如權(quán)利要求1所述的基于絕緣體上硅的雙極結(jié)型晶體管，其特征在于所述發(fā)射區(qū) 的寬度基于介質(zhì)層間隔分布的間距而定。
3.如權(quán)利要求1所述的基于絕緣體上硅的雙極結(jié)型晶體管，其特征在于所述第一導(dǎo) 電性離子為η型離子，第二導(dǎo)電性離子為ρ型離子。
4.如權(quán)利要求1所述的基于絕緣體上硅的雙極結(jié)型晶體管，其特征在于所述第一導(dǎo) 電性離子為P型離子，第二導(dǎo)電性離子為η型離子。
5.如權(quán)利要求1所述的基于絕緣體上硅的雙極結(jié)型晶體管，其特征在于所述發(fā)射區(qū) 具有η型離子摻雜。
6.如權(quán)利要求1所述的基于絕緣體上硅的雙極結(jié)型晶體管，其特征在于所述介質(zhì)層 為氧化物層。
7.如權(quán)利要求6所述的基于絕緣體上硅的雙極結(jié)型晶體管，其特征在于所述氧化物層為二氧化硅層。
8.—種如權(quán)利要求1所述的基于絕緣體上硅的雙極結(jié)型晶體管的制造方法，其特征在 于，所述制造基于絕緣體上硅的雙極結(jié)型晶體管的方法包括在SOI襯底上刻蝕淺溝槽隔離，并定義基于絕緣體上硅的雙極結(jié)型晶體管的有源區(qū)； 在所述有源區(qū)內(nèi)形成具有第一導(dǎo)電性離子的集電區(qū)； 在所述集電區(qū)上淀積形成具有第二導(dǎo)電性離子的基區(qū)； 在有源區(qū)的表面淀積介質(zhì)層，所述介質(zhì)層在所述有源區(qū)的表面間隔分布； 在介質(zhì)層的表面形成具有第一導(dǎo)電性離子的發(fā)射區(qū)。
9.如權(quán)利要求8所述的基于絕緣體上硅的雙極結(jié)型晶體管的制造方法，其特征在于 所述發(fā)射區(qū)的寬度基于介質(zhì)層間隔分布的間距而定。
10.如權(quán)利要求8所述的基于絕緣體上硅的雙極結(jié)型晶體管的制造方法，其特征在于 所述第一導(dǎo)電性離子為η型離子，第二導(dǎo)電性離子為ρ型離子。
11.如權(quán)利要求8所述的基于絕緣體上硅的雙極結(jié)型晶體管的制造方法，其特征在于 所述第一導(dǎo)電性離子為P型離子，第二導(dǎo)電性離子為η型離子。
12.如權(quán)利要求8所述的基于絕緣體上硅的雙極結(jié)型晶體管的制造方法，其特征在于 所述介質(zhì)層為氧化物層。
13.如權(quán)利要求12所述的基于絕緣體上硅的雙極結(jié)型晶體管的制造方法，其特征在于所述氧化物層為二氧化硅層
全文摘要
一種基于絕緣體上硅的雙極結(jié)型晶體管，包括SOI襯底，所述SOI襯底進(jìn)一步包括硅基襯底以及形成在所述硅基襯底上的氧化物埋層；淺溝槽隔離，形成在所述SOI襯底內(nèi)；有源區(qū)，由所述淺溝槽隔離在所述SOI襯底內(nèi)定義，且所述有源區(qū)位于淺溝槽隔離之間區(qū)域；集電區(qū)，形成在所述有源區(qū)內(nèi)；基區(qū)，形成在所述集電區(qū)上，并位于所述有源區(qū)表面；介質(zhì)層，間隔分布在所述有源區(qū)表面；發(fā)射區(qū)，形成在所述介質(zhì)層上。本發(fā)明通過(guò)在有源區(qū)的表面淀積間隔分布的介質(zhì)層，且所述介質(zhì)層之間具有一定的間隔，便使得形成在所述介質(zhì)層上的發(fā)射區(qū)具有相同的發(fā)射區(qū)寬度，滿足基于絕緣體上硅的雙極結(jié)型晶體管的一致性和再現(xiàn)性。
文檔編號(hào)H01L29/73GK101986433SQ20101051839
公開(kāi)日2011年3月16日 申請(qǐng)日期2010年10月25日 優(yōu)先權(quán)日2010年10月25日
發(fā)明者周建華, 彭樹(shù)根 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司