專利名稱：半導(dǎo)體芯片和晶片堆疊封裝件的制造方法
技術(shù)領(lǐng)域：
示例實(shí)施例涉及一種半導(dǎo)體芯片和晶片堆疊封裝件的制造方法。
背景技術(shù)：
隨著電子產(chǎn)品向著小型化和多功能化發(fā)展的趨勢，半導(dǎo)體芯片也變得更高度地集 成和多功能化。由于這種趨勢，已經(jīng)開發(fā)了將多個(gè)半導(dǎo)體芯片封裝為一個(gè)半導(dǎo)體芯片的多 芯片封裝(MCP)技術(shù)，具體地說，晶片堆疊封裝(WSP)技術(shù)。

發(fā)明內(nèi)容
本發(fā)明提供一種提高結(jié)合可靠性和電學(xué)性能的半導(dǎo)體芯片和晶片堆疊封裝件的 方法。示例實(shí)施例涉及一種制造半導(dǎo)體芯片的方法。該方法包括以下步驟在基底的前 表面中形成第一通孔；利用第一導(dǎo)電材料在第一通孔中形成第一導(dǎo)電塞，第一導(dǎo)電塞包括 在基底中的第一部分和從基底突出的第二部分；利用第二導(dǎo)電材料在第一導(dǎo)電塞的上表面 上形成第二導(dǎo)電塞，第二導(dǎo)電塞的橫截面面積小于第一導(dǎo)電塞的橫截面面積；對(duì)基底的后 表面進(jìn)行背部減??；在基底的經(jīng)過背部減薄的后表面中形成第二通孔，第二通孔與第一通 孔對(duì)準(zhǔn)。在示例實(shí)施例中，形成第一通孔的步驟可包括在基底的前表面上形成第一光致 抗蝕劑圖案，第一光致抗蝕劑圖案具有暴露基底的一部分的開口 ；利用第一光致抗蝕劑圖 案作為蝕刻掩模通過激光打孔法或干蝕刻法去除基底的暴露部分?？赏ㄟ^電鍍或非電鍍覆 中的至少一種來形成第一導(dǎo)電塞。在示例實(shí)施例中，形成第一導(dǎo)電塞的步驟可包括在包括第一通孔的基底的整個(gè) 前表面上形成種子層，種子層包括銅(Cu)、鎢(W)、金(Au)和銀(Ag)中的至少一種；在包括 種子層的基底的整個(gè)表面上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯影，形成具有 在第一通孔中的開口的第二光致抗蝕劑圖案；利用種子層在基底上執(zhí)行鍍覆第一導(dǎo)電材料 的電鍍和非電鍍覆中的至少一種；去除第二光致抗蝕劑圖案。在示例實(shí)施例中，可通過電鍍和非電鍍覆中的至少一種利用第一導(dǎo)電塞作為種子 層形成第二導(dǎo)電塞。形成第二導(dǎo)電塞的步驟可包括在包括第一導(dǎo)電塞的基底的前表面上 涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯影，形成具有比第一通孔的橫截面面積小 的橫截面面積的開口的第三光致抗蝕劑圖案；利用第一導(dǎo)電塞作為種子層在基底上執(zhí)行鍍 覆第二導(dǎo)電材料的電鍍和非電鍍覆中的至少一種；去除第三光致抗蝕劑圖案。在示例實(shí)施例中，可利用錫鉛合金(SnPb)通過焊接形成第二導(dǎo)電塞。第一導(dǎo)電塞 和第二導(dǎo)電塞可由相同的導(dǎo)電材料形成，第一導(dǎo)電材料和第二導(dǎo)電材料可包括銅(Cu)。第 一導(dǎo)電塞和第二導(dǎo)電塞可由不同的導(dǎo)電材料形成，第一導(dǎo)電塞包括銅(Cu)，第二導(dǎo)電塞包 括從鋁(Al)、鎢(W)、金(Au)、銀(Ag)和錫鉛合金(SnPb)中選擇的一種。在示例實(shí)施例中，形成第二通孔的步驟可包括在經(jīng)過背部減薄的基底的后表面上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯影，以形成具有暴露基底的一部分并與 第一通孔對(duì)應(yīng)的開口的第四光致抗蝕劑圖案；利用第四光致抗蝕劑圖案作為蝕刻掩模通過 激光打孔法或干蝕刻法去除經(jīng)過背部減薄的基底的暴露部分。示例實(shí)施例涉及一種制造晶片堆疊封裝件的方法。該方法包括以下步驟形成部 分地暴露基底的前表面的第一光致抗蝕劑圖案，基底包括輸入/輸出焊盤；利用第一光致 抗蝕劑圖案作為蝕刻掩模蝕刻基底的前表面以形成第一通孔；去除第一光致抗蝕劑圖案； 在包括第一通孔的基底的整個(gè)表面上形成金屬種子層；在包括金屬種子層的基底的前表面 上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯影，以形成具有在第一通孔中的第二光 致抗蝕劑圖案；利用金屬種子層對(duì)基底執(zhí)行電鍍和非電鍍覆中的至少一種，以形成第一導(dǎo) 電塞，第一導(dǎo)電塞包括在第一通孔中的第一部分和從基底的上表面突出的第二部分；去除 第二光致抗蝕劑圖案；在基底的前表面上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯 影，以形成具有比第一通孔的橫截面面積小的橫截面面積的開口的第三光致抗蝕劑圖案； 利用第一導(dǎo)電塞作為種子層執(zhí)行電鍍和非電鍍覆中的至少一種，以在第一導(dǎo)電塞上形成第 二導(dǎo)電塞，第二導(dǎo)電塞具有比第一導(dǎo)電塞的橫截面面積小的橫截面面積；去除第三光致抗 蝕劑圖案；對(duì)基底的后表面進(jìn)行背部減薄；在經(jīng)過背部減薄的基底的后表面上涂覆光致抗 蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯影，以形成具有與第一通孔對(duì)應(yīng)并暴露基底的一部分 的開口的第四光致抗蝕劑圖案；利用第四光致抗蝕劑圖案作為蝕刻掩模通過蝕刻經(jīng)背部減 薄的基底的后表面來形成第二通孔，第二通孔與第一通孔對(duì)準(zhǔn)。在示例實(shí)施例中，該方法還可包括以下步驟利用切割工藝將基底切割為單獨(dú)的 半導(dǎo)體芯片；堆疊所述單獨(dú)的半導(dǎo)體芯片。示例實(shí)施例涉及一種半導(dǎo)體芯片。所述半導(dǎo)體芯片包括基底，包括前表面和后表 面，基底具有形成在前表面中的第一通孔和形成在后表面中的第二通孔；第一導(dǎo)電塞，形成 在基底上，第一導(dǎo)電塞包括形成在第一通孔中的第一部分和從基底的前表面突出的第二部 分；第二導(dǎo)電塞，形成在第一導(dǎo)電塞上，第二導(dǎo)電塞的橫截面積比第一導(dǎo)電塞的橫截面面積在示例實(shí)施例中，第一導(dǎo)電塞的第一部分的高度與第二導(dǎo)電塞的高度之和可等于 第二通孔的深度。示例實(shí)施例涉及一種半導(dǎo)體芯片。所述半導(dǎo)體芯片包括基底，包括形成在基底中 的通孔；第一導(dǎo)電塞，形成在通孔的上端部中；第二導(dǎo)電塞，形成在通孔的下端部中；第三 導(dǎo)電塞，在通孔中形成在第一導(dǎo)電塞和第二導(dǎo)電塞之間。在示例實(shí)施例中，第一導(dǎo)電塞和第二導(dǎo)電塞的高度可以相等，并且關(guān)于水平軸對(duì) 稱。另一示例實(shí)施例涉及一種晶片堆疊封裝件。所述晶片堆疊封裝件包括下基底，包 括形成在下基底的前表面中的第一通孔；上基底，包括形成在上基底的后表面中的第二通 孔，第二通孔與第一通孔對(duì)準(zhǔn)；通孔塞，形成在第一通孔和第二通孔中，以使下基底和上基 底電連接。在示例實(shí)施例中，通孔塞至少可包括第一導(dǎo)電塞，包括形成在第一通孔中的第一 部分和從下基底的前表面突出的第二部分；第二導(dǎo)電塞，形成在第一導(dǎo)電塞上，第二導(dǎo)電塞 的橫截面面積比第一導(dǎo)電塞的橫截面面積小。
在示例實(shí)施例中，第二導(dǎo)電塞和第一導(dǎo)電塞的第二部分在上基底的第二通孔中， 使得下基底中的另一第一導(dǎo)電塞與上基底的第二導(dǎo)電塞電連接。另一示例實(shí)施例涉及一種半導(dǎo)體模塊，所述半導(dǎo)體模塊包括在模塊基底上的多個(gè) 半導(dǎo)體芯片和與所述多個(gè)半導(dǎo)體芯片連接的多個(gè)模塊接觸端子，其中，所述多個(gè)半導(dǎo)體芯 片中的至少一個(gè)包括基底，包括前表面和后表面，基底具有形成在前表面中的第一通孔和 形成在后表面中的第二通孔；第一導(dǎo)電塞，形成在基底上，第一導(dǎo)電塞包括形成在第一通孔 中的第一部分和從基底的前表面突出的第二部分；第二導(dǎo)電塞，形成在第一導(dǎo)電塞上，第二 導(dǎo)電塞的橫截面面積比第一導(dǎo)電塞的橫截面面積小。


下面參照附圖更具體地描述示例實(shí)施例。應(yīng)該理解的是，為了清楚起見，可夸大附 圖的許多方面。圖1是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的晶片堆疊封裝件的構(gòu)造的縱向剖視 圖。圖2A至圖20是示出半導(dǎo)體芯片的構(gòu)造來解釋圖1的晶片堆疊封裝件的制造工藝 的縱向剖視圖。圖3是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的包括晶片堆疊封裝件的半導(dǎo)體模塊的示 意性平面圖。圖4是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的包括晶片堆疊封裝件的電路板的示意性 框圖。圖5是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的包括晶片堆疊封裝件的電子系統(tǒng)的示意 性框圖。
具體實(shí)施例方式現(xiàn)在將參照附圖更充分地描述各種示例實(shí)施例，在附圖中示出了一些示例實(shí)施 例。在附圖中，為了清楚起見，可夸大層和區(qū)域的厚度。在此公開了詳細(xì)說明的實(shí)施例。然而，僅僅出于描述示例實(shí)施例的目的來提供這 里詳細(xì)公開的特定結(jié)構(gòu)和功能。然而，本發(fā)明構(gòu)思可以以許多可選形式來實(shí)施，而不應(yīng)理解 為僅局限于這里闡述的示例實(shí)施例。因此，雖然示例實(shí)施例能夠具有多種修改和可選形式，但是這些示例實(shí)施例以示 例的方式在附圖中示出并將在此詳細(xì)描述這些實(shí)施例。然而，應(yīng)該理解的是，不意圖將示例 實(shí)施例局限于公開的具體形式，而是相反，示例實(shí)施例將覆蓋落入本發(fā)明構(gòu)思的范圍內(nèi)的 全部修改、等同物和替換物。在整個(gè)附圖的描述中，相同的標(biāo)號(hào)表示相同的元件。應(yīng)該理解的是，盡管在這里可使用術(shù)語第一、第二等來描述不同的元件，但是這些 元件不應(yīng)該受這些術(shù)語的限制。這些術(shù)語僅是用來將一個(gè)元件與另一個(gè)元件區(qū)分開來。例 如，在不脫離示例實(shí)施例的范圍的情況下，第一元件可被命名為第二元件，相似地，第二元 件可被命名為第一元件。如在這里使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)的任 意組合和所有組合。應(yīng)該理解的是，當(dāng)元件被稱作“連接到”或“結(jié)合到”另一元件時(shí)，該元件可直接連接到或結(jié)合到另一元件，或者可存在中間元件。相反，當(dāng)元件被稱作“直接連接到”或“直接 結(jié)合到”另一元件時(shí)，不存在中間元件。用于描述元件之間的關(guān)系的其它術(shù)語也應(yīng)以相似的 方式解釋(例如，“在...之間”與“直接在...之間”，“相鄰”與“直接相鄰”等)。這里使用的術(shù)語僅為了描述特定實(shí)施例的目的，而不意圖限制示例實(shí)施例。如這 里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。還應(yīng)理解的 是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，說明存在所述特征、整體、步驟、操 作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組 件和/或它們的組。為了方便描述，在這里可使用空間相對(duì)術(shù)語，如“在...之下”、“在...下 方”、“下面的”、“在...上方”、“上面的”等，用來描述在圖中所示的一個(gè)元件或特征與其它 元件或特征的關(guān)系。應(yīng)該理解的是，空間相對(duì)術(shù)語意在包含除了在附圖中描述的方位之外 的裝置在使用或操作中的不同方位。例如，如果在附圖中的裝置被翻轉(zhuǎn)，則描述為“在”其它 元件或特征“下方”或“之下”的元件隨后將被定位為“在”其它元件或特征“上方”。因而， 例如，術(shù)語“在...下方”可包括“在...上方”和“在...下方”兩種方位。所述裝置可被 另外定位(旋轉(zhuǎn)90度或者在其它方位被觀察或參照)，并對(duì)在這里使用的空間相對(duì)描述符 做出相應(yīng)的解釋。在此參照作為示例實(shí)施例的理想實(shí)施例(和中間結(jié)構(gòu))的示意圖的剖視圖來描述 示例實(shí)施例。這樣，預(yù)計(jì)會(huì)出現(xiàn)例如由制造技術(shù)和/或公差引起的圖示的形狀的變化。因 此，示例實(shí)施例不應(yīng)該被理解為局限于在此示出的區(qū)域的特定形狀，而將包括例如由制造 導(dǎo)致的形狀偏差。例如，示出為矩形的注入?yún)^(qū)域在其邊緣將通常具有圓形或彎曲的特征和/ 或(例如，注入濃度的)梯度，而不是從注入?yún)^(qū)域到非注入?yún)^(qū)域的突然變化。同樣，通過注 入形成的埋區(qū)會(huì)導(dǎo)致在埋區(qū)和通過其發(fā)生注入的表面之間的區(qū)域中的一些注入。因此，在 圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀并不意圖示出裝置的區(qū)域的實(shí)際形狀，也 不意圖限制示例實(shí)施例的范圍。還應(yīng)注意的是，在一些替代實(shí)施方式中，所提到的功能/動(dòng)作可以不按照附圖中 提到的順序發(fā)生。例如，根據(jù)所包含的功能/動(dòng)作，兩幅連續(xù)示出的附圖實(shí)際上可以基本同 時(shí)地執(zhí)行，或者有時(shí)可以按照相反的順序執(zhí)行。為了更具體地描述示例實(shí)施例，將參照附圖詳細(xì)描述各個(gè)方面。然而，本發(fā)明構(gòu)思 不限于描述的示例實(shí)施例。示例實(shí)施例涉及一種半導(dǎo)體芯片和利用該半導(dǎo)體芯片的晶片堆疊封裝件。圖1是 示出根據(jù)示例實(shí)施例的晶片堆疊封裝件的構(gòu)造的剖視圖。參照?qǐng)D1，根據(jù)示例實(shí)施例的晶片堆疊封裝件100可包括通孔120，穿過半導(dǎo)體基 底110 ；通孔塞150，形成在通孔120中，使多個(gè)半導(dǎo)體芯片IOOaUOOb和IOOc結(jié)合并電連接。通孔120可包括形成在半導(dǎo)體基底110的前表面F中的第一通孔120a和形成在 半導(dǎo)體基底110的后表面R中第二通孔120b。換言之，第一通孔120a和第二通孔120b可 形成在半導(dǎo)體基底110的前表面F和后表面R中，并且可對(duì)齊以形成通孔120。通孔120可 與輸入焊盤和輸出焊盤112對(duì)準(zhǔn)，輸入焊盤和輸出焊盤112中的每個(gè)用作外部端子。這里，術(shù)語“前表面”、“后表面”、“上表面”或“下表面”全都是相對(duì)術(shù)語，它們僅用 于簡單地確定附圖中示出的元件之間的相對(duì)位置。應(yīng)該理解的是，這些相對(duì)術(shù)語不意圖限制元件的位置和方向。通孔塞150包括形成在半導(dǎo)體基底110的前表面F中的第一導(dǎo)電塞150a和形成在 第一導(dǎo)電塞150a上的第二導(dǎo)電塞150b。第一導(dǎo)電塞150a的下部P可位于第一通孔120a 中，另一部分Q (即，上部)可從半導(dǎo)體基底110的前表面F突出。第二導(dǎo)電塞150b的橫截 面面積可被形成為等于或小于第一導(dǎo)電塞150a的橫截面面積。當(dāng)?shù)诙?dǎo)電塞150b的橫截面面積被形成為小于第一導(dǎo)電塞150a的橫截面面積 時(shí)，在豎直地堆疊半導(dǎo)體芯片IOOaUOOb和IOOc時(shí)更容易將第二導(dǎo)電塞150b插入到第二 通孔120b中，并且在第二導(dǎo)電塞150b附近形成空間，從而即使在沿豎直方向?qū)Φ诙?dǎo)電塞 150b施加壓力時(shí)，也為第二導(dǎo)電塞150b沿水平方向的膨脹留有空間。第一導(dǎo)電塞150a的下部P的高度可與第一通孔120a的深度精確地相等。然而， 第一導(dǎo)電塞150a的上部Q的高度與第二導(dǎo)電塞150b的高度之和可與第二通孔120b的深 度相等或比第二通孔120b的深度略大。第一導(dǎo)電塞150a和第二導(dǎo)電塞150b可由具有導(dǎo)電性的不同材料或相同材料形 成。例如，第一導(dǎo)電塞150a和第二導(dǎo)電塞150b可均由銅(Cu)形成。第一導(dǎo)電塞150a可 由Cu形成，第二導(dǎo)電塞150b可由錫鉛合金(SnPb)形成。當(dāng)半導(dǎo)體基底110被切分為單獨(dú)的半導(dǎo)體芯片IOOaUOOb和100c，并且半導(dǎo)體芯 片IOOaUOOb和IOOc被堆疊為晶片堆疊封裝件100時(shí)，設(shè)置在下面的半導(dǎo)體芯片IOOc或 IOOb的前表面F以及第一導(dǎo)電塞150a的上部Q上的整個(gè)第二導(dǎo)電塞150b插入到形成在上 面的半導(dǎo)體芯片IOOb或IOOa的后表面R中的第二通孔120b中。例如，在晶片堆疊封裝件100中參照通孔120考慮通孔塞150，第二導(dǎo)電塞150b可 插入到第一導(dǎo)電塞150a的分別位于通孔120上端的部分P和位于通孔120下端的部分Q之 間，并可以以將第二導(dǎo)電塞150b限制在通孔120中的結(jié)構(gòu)來形成。當(dāng)?shù)谝粚?dǎo)電塞150a的 下部P具有與第一導(dǎo)電塞150a的上部Q相同的高度時(shí)，通孔塞150可以以關(guān)于水平軸對(duì)稱 的結(jié)構(gòu)形成。相反，當(dāng)?shù)谝粚?dǎo)電塞150a的下部P比第一導(dǎo)電塞150a的上部Q高或低時(shí)，通 孔塞150可以以關(guān)于水平軸不對(duì)稱的結(jié)構(gòu)形成。在下文中，將參照附圖詳細(xì)描述具有上述構(gòu)造的半導(dǎo)體芯片的制造方法以及利用 該半導(dǎo)體芯片的晶片堆疊封裝件的制造方法。圖2A至圖20是用于解釋制造半導(dǎo)體芯片和堆疊制造的半導(dǎo)體芯片來制造晶片堆 疊封裝件的工藝的剖視圖。參照?qǐng)D2A，半導(dǎo)體基底110可被加工為與將要制造的半導(dǎo)體芯片具有相同的特 性。該晶片制造工藝是公知的，因此將在這里省略對(duì)它的詳細(xì)描述。例如，除了傳統(tǒng)的硅(Si)基底之外，半導(dǎo)體基底110可包括絕緣體上硅(SOI)基 底、砷化鎵(GaAs)基底、鍺(Ge)基底等。根據(jù)半導(dǎo)體芯片的特性，半導(dǎo)體基底110可包括 各種安裝在其上的有源元件或無源元件。這里，半導(dǎo)體基底110將是完成了芯片形成工藝 的Si基底。作為示例，半導(dǎo)體芯片可包括例如動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器(DRAM)或閃存存儲(chǔ)器 的存儲(chǔ)器件以及例如邏輯芯片或CPU芯片的非存儲(chǔ)器件。在存儲(chǔ)器件的情況下，可包括 僅有同種類存儲(chǔ)器件(homogeneous memory device)的組合以及不同種類的存儲(chǔ)器件 (heterogeneous memory device)的組合。輸入/輸出焊盤112可形成在半導(dǎo)體基底110上。輸入/輸出焊盤112可由鋁(Al)、鎢(W)或其合金形成。參照?qǐng)D2B，將光致抗蝕劑涂覆在半導(dǎo)體基底110的前表面F上，并使光致抗蝕劑經(jīng) 受曝光工藝和顯影工藝。從而，使輸入/輸出焊盤112的上表面部分地暴露，以形成第一開 口 01。因此，形成了具有第一開口 01的第一光致抗蝕劑圖案118。參照?qǐng)D2C，在半導(dǎo)體基底110中形成第一通孔120a。對(duì)于形成通孔120a的方法， 可使用激光打孔法、濕蝕刻法或干蝕刻法。在本示例實(shí)施例中，可使用干蝕刻法。該干蝕 刻法可包括反應(yīng)離子蝕刻(RIE)、磁增強(qiáng)反應(yīng)離子蝕刻(MERLE)、化學(xué)順流蝕刻(chemical downstream etching, CDE)、電子回旋共振(ECR)、變壓器偶合等離子體(TCP)等。再參照?qǐng)D2C，利用第一光致抗蝕劑圖案118作為蝕刻掩模來蝕刻輸入/輸出焊盤 112和半導(dǎo)體基底110。從而形成第一通孔120a。參照?qǐng)D2D，去除第一光致抗蝕劑圖案118。第一通孔120a與將在下面描述的第二 通孔120b —起形成穿過半導(dǎo)體基底110的通孔120。第一通孔120a的深度可比半導(dǎo)體基 底110的深度小。如在附圖中示出的，第一通孔120a可直接形成在輸入/輸出焊盤112的中心，然 而示例實(shí)施例不限于此。例如，第一通孔120a可與輸入/輸出焊盤112分隔開預(yù)定的或給 定的距離，可通過再金屬化(re-metallization)來使通孔塞(未示出)與輸入/輸出焊盤 112連接。第一通孔120a可部分地填充有諸如銅(Cu)、鋁(Al)或鎢(W)的第一導(dǎo)電材料， 從而形成第一導(dǎo)電塞150a (見圖2F)。在第一導(dǎo)電材料中，可使用具有更低的比電阻的銅 (Cu)?？赏ㄟ^沉積來填充鎢，可通過電鍍來填充Cu。參照?qǐng)D2E，再次將光致抗蝕劑涂覆到具有第一通孔120a的半導(dǎo)體基底110的前表 面F，并使光致抗蝕劑經(jīng)受曝光和顯影工藝。因此，形成具有第二開口 02的第二光致抗蝕劑 圖案128。第二光致抗蝕劑圖案1 被用作電鍍和非電鍍覆中的至少一種的鍍覆掩模，而不 是蝕刻掩模。再參照?qǐng)D2E，在涂覆光致抗蝕劑之前，可通過例如物理氣相沉積(PVD)在第一通 孔120a的內(nèi)表面上形成種子層130，其中，諸如Cu、W、Au或Ag的金屬被沉積在具有第一通 孔120a的整個(gè)半導(dǎo)體基底110上。通過使用種子層130，可在半導(dǎo)體基底110上形成Cu， 并會(huì)難以將種子層130的材料與Cu或其它第一導(dǎo)電材料區(qū)分開。然而，當(dāng)利用例如PVD將 例如Cu的金屬沉積在整個(gè)半導(dǎo)體基底110上時(shí)，種子層130可至少在第一通孔120a的側(cè) 壁和底部被形成得相對(duì)薄。雖然未示出，但是為了防止或減少Cu擴(kuò)散到半導(dǎo)體基底110中，可在形成種子層 130之前利用鈦或氮化鈦層、鉭或氮化鉭層等在第一通孔120a的側(cè)壁上形成阻擋層。在下 文中，由于難以將種子層130與第一導(dǎo)電塞150a區(qū)分開，所以在附圖中未示出種子層130。參照?qǐng)D2F，通過適當(dāng)?shù)卦O(shè)置鍍覆停止時(shí)間，第一導(dǎo)電塞150a在第一通孔120a中形 成為期望的高度。用于在鍍覆工藝中選擇和檢測鍍覆處理時(shí)間的技術(shù)是公知的，因此將在 這里省略對(duì)它的詳細(xì)描述。然而，第一導(dǎo)電塞150a的上部Q的水平可至少比半導(dǎo)體基底110的上表面的水平 高。從半導(dǎo)體基底110的上表面突出的第一導(dǎo)電塞150a的上部Q插入到將要堆疊在半導(dǎo) 體基底110上的另一個(gè)半導(dǎo)體基底110的通孔120中。
當(dāng)從半導(dǎo)體基底110的上表面突出的第一導(dǎo)電塞150a的上部Q與嵌入在第一通 孔120a中的第一導(dǎo)電塞150a的下部P具有相同的高度時(shí)，在各個(gè)半導(dǎo)體基底中上下形成 的一對(duì)第一導(dǎo)電塞150a的高度彼此相同，并因此可關(guān)于水平軸對(duì)稱。相反，當(dāng)從半導(dǎo)體基 底110的上表面突出的第一導(dǎo)電塞150a的上部Q的高度比形成在第一通孔120a中的第一 導(dǎo)電塞150a的下部P的高度高時(shí)，位于通孔120的下部中的一個(gè)第一導(dǎo)電塞150a比另一 個(gè)第一導(dǎo)電塞150a相對(duì)更長，因此可關(guān)于水平軸不對(duì)稱。參照?qǐng)D2G，可去除第二光致抗蝕劑圖案128。這時(shí)，可利用濕蝕刻法容易地去除在 第一導(dǎo)電塞150a之外的種子層130。參照?qǐng)D2H，在具有第一導(dǎo)電塞150a的半導(dǎo)體基底110的前表面F上涂覆光致抗蝕 劑，然后使光致抗蝕劑經(jīng)受曝光和顯影工藝。從而形成具有第三開口 03的光致抗蝕劑圖案 138。這里，在尺寸方面，第三光致抗蝕劑圖案138的第三開口 03必須等于或小于第二光致 抗蝕劑圖案128的第二開口 02。參照?qǐng)D21，利用第三光致抗蝕劑圖案138作為鍍覆掩模執(zhí)行電鍍或非電鍍覆中的 至少一種。從而，可形成第二導(dǎo)電塞150b。然而，由于可利用第一導(dǎo)電塞150a作為種子來 鍍覆第二導(dǎo)電塞150b，所以可不形成單獨(dú)的種子層。按這種方式，利用包括鋁(Al)、鎢(W)、 金(Au)、銀(Ag)和Srfb中的一種的第二導(dǎo)電材料來填充第三開口 03。從而，可形成第二 導(dǎo)電塞150b。具體地說，除了電鍍工藝之外，可通過焊接工藝來焊接Srfb。可以按照通過噴墨或 擠壓方法來覆蓋導(dǎo)體的方式來執(zhí)行焊接工藝。參照?qǐng)D2J，可去除第三光致抗蝕劑圖案138。當(dāng)去除第三光致抗蝕劑圖案138時(shí)， 獲得了第二導(dǎo)電塞150b堆疊在第一導(dǎo)電塞150a上的結(jié)構(gòu)。參照?qǐng)DI，利用背部減薄工藝(kick-lapping process)將半導(dǎo)體基底110的后表 面R處理為均勻的厚度。為了將半導(dǎo)體基底110形成為適于封裝的厚度，將半導(dǎo)體基底110 的后表面R(即，非活性表面)進(jìn)行打磨。這里，雖然未示出，但是為了保護(hù)半導(dǎo)體基底110 的活性表面并防止或減少半導(dǎo)體基底翹曲，可在半導(dǎo)體基底110的前表面F上形成保護(hù)層， 并在背部減薄工藝之后去除該保護(hù)層。參照?qǐng)D2L，將光致抗蝕劑涂覆到半導(dǎo)體基底110的后表面R同時(shí)使半導(dǎo)體基底 110倒置，并使光致抗蝕劑經(jīng)受曝光和顯影工藝。從而形成具有第四開口 04的第四光致抗 蝕劑圖案148。第四光致抗蝕劑圖案148的第四開口 04可具有與圖:3B的第一開口 01相同 的尺寸。與第一通孔120a相似，可利用激光打孔法、濕蝕刻法或干蝕刻法等來形成第二通 孔120b。在這些方法中，可使用RIE干蝕刻法。參照?qǐng)D2M，利用RIE干蝕刻法蝕刻半導(dǎo)體基底110的后表面R。第一導(dǎo)電塞150a 用作蝕刻停止層，并且蝕刻在第一導(dǎo)電塞150a的后表面R上停止?？尚纬膳c第一通孔120a 連通的第二通孔120b。參照?qǐng)D2N，可去除第四光致抗蝕劑圖案148。第一導(dǎo)電塞150a和第二導(dǎo)電塞150b 被形成為通孔塞150。按照這種方式，第一導(dǎo)電塞150a和第二導(dǎo)電塞150b用于將如圖20 所示的單獨(dú)的半導(dǎo)體芯片IOOaUOOb和IOOc沿豎直方向電連接，并且第一導(dǎo)電塞150a和 第二導(dǎo)電塞150b可形成在半導(dǎo)體基底110中。如圖20所示，利用切割工藝(dicing process)將半導(dǎo)體基底110切割為單獨(dú)的
10半導(dǎo)體芯片IOOaUOOb和100c。單獨(dú)的半導(dǎo)體芯片IOOaUOOb和IOOc可豎直地堆疊以形 成晶片堆疊封裝件100。例如，從半導(dǎo)體芯片100a、IOOb和IOOc中的一個(gè)半導(dǎo)體芯片IOOc 的前表面F突出的第二導(dǎo)電塞150b被安裝在形成在另一半導(dǎo)體芯片IOOb的后表面R中的 第二通孔120b中，并與另一半導(dǎo)體芯片IOOb的第一導(dǎo)電塞150a接觸。按照這種方式，這 些半導(dǎo)體芯片IOOaUOOb和IOOc可豎直地堆疊并電連接。此外，可以通過在晶片水平堆疊晶片并切割堆疊的晶片來形成晶片堆疊封裝件 100。在另一種方法中，可通過利用切割工藝將晶片切割為半導(dǎo)體芯片并堆疊半導(dǎo)體芯片來 形成晶片堆疊封裝件100。圖3是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的具有半導(dǎo)體芯片的半導(dǎo)體模塊的示意性 平面圖。參照?qǐng)D3，根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的半導(dǎo)體模塊300包括模塊基底310 ；多 個(gè)半導(dǎo)體芯片320，設(shè)置在模塊基底310上；多個(gè)模塊接觸端子330，在模塊基底310的邊緣 上平行地形成并與半導(dǎo)體芯片320電連接。模塊基底310可以是印刷電路板(PCB)?？墒褂媚K基底310的兩面。在圖3中， 在模塊基底310的前面設(shè)置8個(gè)半導(dǎo)體芯片320，然而這種設(shè)置僅僅是說明性的。通常，一 個(gè)半導(dǎo)體模塊包括8個(gè)半導(dǎo)體芯片，或者還可包括單獨(dú)的半導(dǎo)體芯片或用于控制半導(dǎo)體芯 片320的封裝件。根據(jù)本發(fā)明構(gòu)思的一個(gè)示例實(shí)施例，半導(dǎo)體芯片320中的至少一個(gè)可用作半導(dǎo)體 芯片IOOaUOOb和IOOc或者晶片堆疊封裝件100中的至少一個(gè)。圖4是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的電路板的示意性框圖。參照?qǐng)D4，根據(jù)本發(fā) 明構(gòu)思的示例實(shí)施例的電路板400包括微處理器420，設(shè)置在電路板410上；主存儲(chǔ)電路 430和輔助存儲(chǔ)電路440，與微處理器420通信；輸入信號(hào)處理電路450，將指令發(fā)送至微處 理器420 ；輸出信號(hào)處理電路460，從微處理器420接收指令；通信信號(hào)處理電路470，從另 一電路板接收電信號(hào)并將電信號(hào)發(fā)送至另一電路板。每個(gè)箭頭表示電信號(hào)能夠通過其傳輸 的通路。電路板410、微處理器420、主存儲(chǔ)電路430、輔助存儲(chǔ)電路440、輸入信號(hào)處理電路 450、輸出信號(hào)處理電路460和/或通信信號(hào)處理電路470可包括根據(jù)本發(fā)明構(gòu)思的示例實(shí) 施例半導(dǎo)體芯片IOOaUOOb和100c、晶片堆疊封裝件100或者半導(dǎo)體模塊300中的至少一 個(gè)。圖5是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的電子系統(tǒng)的示意性框圖。參照?qǐng)D5，根據(jù)本 發(fā)明構(gòu)思的示例實(shí)施例的電子系統(tǒng)500包括控制單元510，控制整個(gè)電子系統(tǒng)500的全部 單元；輸入單元520，將電指令信號(hào)發(fā)送到控制單元510 ；輸出單元530，從控制單元510接 收電指令信號(hào)并輸出由電子系統(tǒng)500處理的結(jié)果；存儲(chǔ)單元M0，臨時(shí)地或永久地存儲(chǔ)將被 控制單元510處理或已經(jīng)被控制單元510處理的電信號(hào)。此外，電子系統(tǒng)還可包括通信單 元550和/或操作單元560，其中，通信單元550從控制單元510接收電指令信號(hào)并將電信 號(hào)發(fā)送至另一電子系統(tǒng)或從另一電子系統(tǒng)接收電信號(hào)，操作單元560根據(jù)控制單元510的 指令執(zhí)行物理或機(jī)械操作?？刂茊卧?10、輸入單元520、輸出單元530、存儲(chǔ)單元M0、通信單元550和/或操 作單元560可包括根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的半導(dǎo)體芯片IOOaUOOb和100c、晶片堆 疊封裝件100或者半導(dǎo)體模塊300中的至少一個(gè)。
根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的電子系統(tǒng)可以是從計(jì)算機(jī)、網(wǎng)絡(luò)服務(wù)器、網(wǎng)絡(luò)打 印機(jī)或掃描儀、無線控制器、移動(dòng)通信終端、交換系統(tǒng)和/或執(zhí)行經(jīng)編程的操作的電子裝置 中選擇的一種。如上所述，根據(jù)示例實(shí)施例，可提高半導(dǎo)體芯片的電學(xué)性能，并且可提高半導(dǎo)體芯 片的結(jié)合可靠性。上面是對(duì)示例實(shí)施例的說明，而不應(yīng)理解為對(duì)示例實(shí)施例的限制。雖然已經(jīng)描述 了一些示例實(shí)施例，但是本領(lǐng)域技術(shù)人員容易理解，在本質(zhì)上不脫離該新型教導(dǎo)和優(yōu)點(diǎn)的 情況下，能夠?qū)κ纠龑?shí)施例進(jìn)行許多變型。因此，所有這些變型均意圖被包括在如權(quán)利要求 限定的本發(fā)明總體構(gòu)思的范圍內(nèi)。在權(quán)利要求書中，功能性限定意圖覆蓋這里描述的執(zhí)行 所述功能的結(jié)構(gòu)，并且不僅覆蓋結(jié)構(gòu)等同物，還覆蓋等同結(jié)構(gòu)。因此，應(yīng)該理解的是，上面是 對(duì)各種示例實(shí)施例的說明，而不應(yīng)理解為局限于公開的特定實(shí)施例，并且對(duì)公開的實(shí)施例 的變型以及其它實(shí)施例均意圖被包括在權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種制造半導(dǎo)體芯片的方法，所述方法包括以下步驟 在基底的前表面中形成第一通孔；利用第一導(dǎo)電材料在第一通孔中形成第一導(dǎo)電塞，第一導(dǎo)電塞包括在基底中的第一部 分和從基底突出的第二部分；利用第二導(dǎo)電材料在第一導(dǎo)電塞的上表面上形成第二導(dǎo)電塞，第二導(dǎo)電塞的橫截面面 積小于第一導(dǎo)電塞的橫截面面積； 對(duì)基底的后表面進(jìn)行背部減??；在基底的經(jīng)過背部減薄的后表面中形成第二通孔，第二通孔與第一通孔對(duì)準(zhǔn)。
2.如權(quán)利要求1所述的方法，其中，形成第一通孔的步驟包括在基底的前表面上形成第一光致抗蝕劑圖案，第一光致抗蝕劑圖案具有暴露基底的一 部分的開口；利用第一光致抗蝕劑圖案作為蝕刻掩模通過激光打孔法或干蝕刻法去除基底的暴露 部分。
3.如權(quán)利要求1所述的方法，其中，通過電鍍或非電鍍覆中的至少一種來形成第一導(dǎo)電塞。
4.如權(quán)利要求3所述的方法，其中，形成第一導(dǎo)電塞的步驟包括在包括第一通孔的基底的整個(gè)前表面上形成種子層，種子層包括銅、鎢、金和銀中的至 少一種；在包括種子層的基底的整個(gè)表面上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯 影，形成具有在第一通孔中的開口的第二光致抗蝕劑圖案；利用種子層在基底上執(zhí)行鍍覆第一導(dǎo)電材料的電鍍和非電鍍覆中的至少一種； 去除第二光致抗蝕劑圖案。
5.如權(quán)利要求1所述的方法，其中，通過電鍍和非電鍍覆中的至少一種利用第一導(dǎo)電 塞作為種子層形成第二導(dǎo)電塞。
6.如權(quán)利要求5所述的方法，其中，形成第二導(dǎo)電塞的步驟包括在包括第一導(dǎo)電塞的基底的前表面上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯 影，形成具有比第一通孔的橫截面面積小的橫截面面積的開口的第三光致抗蝕劑圖案；利用第一導(dǎo)電塞作為種子層在基底上執(zhí)行鍍覆第二導(dǎo)電材料的電鍍和非電鍍覆中的 至少一種；去除第三光致抗蝕劑圖案。
7.如權(quán)利要求1所述的方法，其中，利用錫鉛合金通過焊接形成第二導(dǎo)電塞。
8.如權(quán)利要求1所述的方法，其中，第一導(dǎo)電塞和第二導(dǎo)電塞由不同的導(dǎo)電材料形成， 第一導(dǎo)電塞包括銅，第二導(dǎo)電塞包括從鋁、鎢、金、銀和錫鉛合金中選擇的一種。
9.如權(quán)利要求1所述的方法，其中，形成第二通孔的步驟包括在經(jīng)過背部減薄的基底的后表面上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯 影，以形成具有暴露經(jīng)過背部減薄的基底的一部分并與第一通孔對(duì)應(yīng)的開口的第四光致抗 蝕劑圖案；利用第四光致抗蝕劑圖案作為蝕刻掩模通過激光打孔法或干蝕刻法去除經(jīng)過背部減 薄的基底的暴露部分。
10. 一種制造晶片堆疊封裝件的方法，所述方法包括以下步驟形成部分地暴露基底的前表面的第一光致抗蝕劑圖案，所述基底包括輸入/輸出焊盤；利用第一光致抗蝕劑圖案作為蝕刻掩模形成第一通孔； 去除第一光致抗蝕劑圖案；在包括第一通孔的基底的整個(gè)表面上形成金屬種子層；在包括金屬種子層的基底的前表面上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯 影，以形成具有在第一通孔中并暴露基底的一部分的開口的第二光致抗蝕劑圖案；利用金屬種子層對(duì)基底執(zhí)行電鍍和非電鍍覆中的至少一種，以形成第一導(dǎo)電塞，第一 導(dǎo)電塞包括在第一通孔中的第一部分和從基底的前表面突出的第二部分； 去除第二光致抗蝕劑圖案；在基底的前表面上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯影，以形成具有比 第一通孔的橫截面面積小的橫截面面積并暴露基底的一部分的開口的第三光致抗蝕劑圖 案；利用第一導(dǎo)電塞作為種子層執(zhí)行電鍍和非電鍍覆中的至少一種，以在第一導(dǎo)電塞上形 成第二導(dǎo)電塞，第二導(dǎo)電塞具有比第一導(dǎo)電塞的橫截面面積小的橫截面面積； 去除第三光致抗蝕劑圖案； 對(duì)基底的后表面進(jìn)行背部減??；在經(jīng)過背部減薄的基底的后表面上涂覆光致抗蝕劑，并對(duì)光致抗蝕劑進(jìn)行曝光和顯 影，以形成具有與第一通孔對(duì)應(yīng)并暴露基底的一部分的開口的第四光致抗蝕劑圖案；利用第四光致抗蝕劑圖案作為蝕刻掩模在基底中形成第二通孔，第二通孔與第一通孔 對(duì)準(zhǔn)。
全文摘要
本發(fā)明公開了一種半導(dǎo)體芯片和晶片堆疊封裝件的制造方法，所述半導(dǎo)體芯片的制造方法包括以下步驟在基底的前表面中形成第一通孔；利用第一導(dǎo)電材料在第一通孔中形成第一導(dǎo)電塞，第一導(dǎo)電塞包括在基底中的第一部分和從基底突出的第二部分；利用第二導(dǎo)電材料在第一導(dǎo)電塞的上表面上形成第二導(dǎo)電塞，第二導(dǎo)電塞的橫截面面積小于第一導(dǎo)電塞；對(duì)基底的后表面進(jìn)行背部減?。辉诨椎慕?jīng)過背部減薄的后表面中形成第二通孔，第二通孔與第一通孔對(duì)準(zhǔn)。
文檔編號(hào)H01L23/535GK102074497SQ20101052501
公開日2011年5月25日 申請(qǐng)日期2010年10月27日 優(yōu)先權(quán)日2009年10月28日
發(fā)明者張東鉉, 李仁榮, 李鎬珍, 黃善寬 申請(qǐng)人:三星電子株式會(huì)社