專利名稱：倒裝芯片構造中的器件和互連的制作方法
技術領域：
本發(fā)明揭示了倒裝芯片構造中的互連。具體而言，本發(fā)明涉及一種器件，其中兩個 或更多個芯片或襯底通過無源器件互連，其采用了類似微帶線的結構。
背景技術：
集成電路、IC或“芯片”由單片半導體晶片形成，且每個芯片可以包含好幾千萬個 互連的半導體電路或無源元件。隨著半導體處理技術方面的最近技術進展(例如，光刻工 具的顯著改善)，變得可以實質上縮小IC的尺寸。作為尺寸縮小的優(yōu)點，因為產品晶片產生 更多的芯片，所以可以容易地降低每個IC的成本，并且在不增大功耗的情況下，可以顯著 提高IC的工作速度。作為高速IC的示例，毫米波單片集成電路，即MIMIC，在約30至300GHz的頻率范 圍內工作，并且由于高工作頻率允許更寬的帶寬或更高的分辨率而分別主要用于通信或傳 感。但是，對于這種芯片正在發(fā)展中的成功需要更進一步的提高速度性能和降低生產 成本。其中在一個封裝內組合有數個毫米波電路的高度集成的系統(tǒng)可以降低制造成本。因 為此外高頻器件的最大問題之一仍然是由互連的短路引起的傳輸損失的最小化，所以封裝 半導體器件中多個MIMIC之間的新互連方案已經成為重要的關注點。用于連接封裝中芯片的廣泛應用技術是導線接合。芯片需要特定的接合墊盤，且 通常金導線將接合墊盤與安裝襯底上的接觸部連接。由此信號可以引向封裝的外部。但是， 此技術具有兩個缺點。首先，因為芯片在其結構化表面面向遠離安裝襯底的方向的情況下 進行安裝，所以接合導線需要具有一定的長度，這限制了封裝的緊湊程度。其次，長接合導 線在高頻應用中引起較高的電感和寄生互連，這導致信號損失并降低了信號質量。另一種用于連接封裝中芯片的方案是倒裝芯片技術。由此，芯片的結構化表面面 對安裝襯底。芯片與安裝襯底之間的連接通過導電元件來實現，例如，可以使用焊料的或金 的球形凸點。這些更短的凸點連接具有低損失、低電感和低寄生的優(yōu)點，允許更高的信號速 度。此外，利用倒裝芯片構造可以減小封裝尺寸并降低組裝成本。由于前述優(yōu)點，倒裝芯片技術是對于MIMIC優(yōu)選的技術。單個MIMIC芯片內的傳輸 方案采用倒裝微帶線、IMSL、進一步降低傳輸損失的結構。但是，因為在其中數個MIMIC芯 片與無源器件(例如，傳輸線、帶通濾波器、耦合器、或功率分配器)集成的半導體器件中， 無源器件中的路徑通常比MIMIC芯片中的更長，其總體上，較少損失的優(yōu)點并不明顯。MIMIC芯片之間的簡單互連方案仍然使用傳統(tǒng)的導線接合。但是，斷路成為問題， 并且由于較大的導線電感會導致通過空氣的耦合的發(fā)生，這引起不期望的反饋或振蕩。此 外，傳統(tǒng)的互連方案還對于外部干擾具有較高的敏感度。因此，本發(fā)明針對的問題是提供在封裝器件中在至少兩個MIMIC芯片或毫米波電 路之間廉價的和改善的互連方案。本發(fā)明解決了倒裝芯片構造中的器件問題，其中，MIMIC芯片或毫米波電路之間的互連選擇類似MSL的互連方案。

發(fā)明內容
在本發(fā)明的主要實施例中，倒裝芯片構造中的器件包括與地線連接的基礎接地 板；安裝在所述基礎接地板上的至少兩個芯片；以及無源器件，所述無源器件至少包括形 成在電介質襯底的表面上的導電線。所述無源器件通過至少一個導電元件連接至所述芯片 中的每一個。該器件因此采用用于將MIMIC與無源器件互連的MSL結構的優(yōu)點?；ミB可以以低 成本和高復現性制造。此外，MSL結構允許比傳統(tǒng)互連技術更緊湊的封裝。MSL結構可以對 于已經利用接地共面波導結構(即GCPW)技術的MIMIC芯片(其中，芯片已經安裝到接地 板上)容易地實現。此外，為了產生導電元件，仍可以利用倒裝芯片構造的傳統(tǒng)球形凸點處 理。無源器件可以根據需要替換，并且可以通過改變無源器件的長度，修改芯片的布置。因 此該結構提供了比傳統(tǒng)互連方案更多的自由度。優(yōu)選地，所述導電線的表面面對所述芯片的表面。在此情況下，互連方案類似于倒裝微帶線、IMSL結構。在這樣的面向下的構造中， 導電線具有對任意外部干擾較低的敏感度。此外，為了將導電元件和導電線連接，不需要形 成穿過電介質襯底的過孔。不必使用過孔的事實降低了制造成本并減少了信號損失。作為 另一優(yōu)點，與其他MSL結構相比，IMSL結構示出了改進的低損失特性，這是因為主要存在于 空氣中的電場不會經歷介電損失。因為在器件中僅存在一個接地板，所以也不會發(fā)生接地 板之間不期望的平行模式?？偠灾?，考慮到高頻特性和制造簡化，IMSL結構是最優(yōu)的結構。在另一實施例中，所述導電線的表面面向遠離所述芯片的表面的方向。因此，無源器件類似于被懸架的MSL結構。在這種結構中傳輸損失也較少，并且此 外位于頂部的信號線容易觸及以用于刻畫特征或精細調節(jié)。此外，因為僅使用一個基礎接 地板，所以不期望的板模式是不可能發(fā)生的。在另一實施例中，所述無源器件還包括第二接地板，所述第二接地板形成在所述 電介質襯底的與其上形成所述導電線的表面相反的表面上。所述導電線的表面面對所述芯 片的表面。該互連方案類似于被覆蓋的MSL結構。由于面向下的構造和額外的封蓋，導電線 具有對任意外部干擾非常低的敏感度。在另一實施例中，所述無源器件還包括第二接地板，所述第二接地板形成在所述 電介質襯底的與其上形成所述導電線的表面相反的表面上。所述導電線的表面面向遠離所 述芯片的表面的方向。該互連方案類似于常規(guī)的MSL結構，其可以非常低的成本和高復現性來制造。與 先前描述的其他實施例相似，位于頂部的信號線容易觸及以用于刻畫特征或精細調節(jié)。優(yōu)選地，臺座結構額外地形成在基礎接地板上，且位于所述至少兩個芯片之間并 位于所述無源器件下方。所述臺座結構與所述基礎接地板短接，但不必與所述無源器件接 觸。臺座結構提供了增強隔離性的電阻擋?？梢岳眠@種臺座結構容易地實現導電線的較寬范圍的阻抗。因為阻抗取決于導電線與臺座結構之間的距離，所以改變臺座高度將 直接控制阻抗?？梢栽诓粫е孪鄬τ诓ㄩLλ的“過寬的線寬度”的情況下實現非常低的 特征阻抗。另一方面，可以在不會達到相對于刻蝕能力“過窄的線寬度”的極限情況下實現 非常高的特征阻抗。優(yōu)選地，所述基礎接地板和所述臺座結構由單一部件形成。因此，制造處理可以被簡化并更廉價。所述臺座結構可以具有凸和/或凹形狀，或者可以具有錐形形狀。因此可以在無源器件中實現不同的阻抗分布。對于凸形狀，阻抗在線的邊緣處較 低，對于凹形狀，阻抗在無源器件的中心處較低。優(yōu)選地，所述無源器件的所述電介質襯底對于可見光是透明的。在上述實施例的情況下，其中僅僅由電介質襯底和導線形成了所述無源器件，透 明襯底大大簡化了所述導電線與所述導電元件的對準，這是因為所述導電元件未被所述電 介質襯底隱藏。優(yōu)選地，所述透明電介質襯底由石英制成。石英可以耐受在制造處理中較寬的溫度梯度和較高的加熱速率。此外，其純度允 許為實現較高晶片成品率所需的低污染環(huán)境。石英的介電常數適于實現所要求權利的器 件。在另一實施例中，所述無源器件還包括任意類型的無源元件/電路(例如，濾波 器、耦合器或功率分配器)。優(yōu)選地，所述無源器件還包括用于補償終止地線的虛擬地線結構。如果沒有附加 的方案，布置在無源器件上的任意傳統(tǒng)的接地板會劣化性能(例如，通過引起平行板模式 等)。虛擬接地結構的形狀可以變化?？梢岳眠@樣的虛擬接地結構，通過去除由于反射引起的信號失真，提高信號質 量。這也減少了傳輸損失。


以下參照附圖將更詳細地描述本發(fā)明，其中圖Ia示出了器件的基本組裝結構，其中兩個芯片經由導電元件連接至無源器件。圖Ib示出了來自圖Ia的器件的正視圖。圖&示出了包括電介質襯底和導電線的無源器件如何形成具有接地板的MSL結構。圖2b示出了具有虛擬接地結構的無源器件的示例。圖3示出了具有IMSL結構的器件的完整圖像。圖4示出了具有被懸架的MSL結構的器件的完整圖像。圖5示出了具有被覆蓋的MSL結構的器件的完整圖像。圖6示出了具有MSL結構的器件的完整圖像。圖7示出了具有臺座結構的器件的完整圖像。
具體實施例方式圖Ia與圖2 —起示出了本發(fā)明所要求權利的器件1的基本組裝結構。至少兩個芯片2安裝到基礎接地板3上。本發(fā)明是特別針對GCPWMIMIC芯片設計的。但是，可以由 于其他目的用任意類型的芯片替換MIMIC芯片?；A接地板3是導電的，優(yōu)選地是金屬，并 與地線連接。例如，鋁或銅是用于半導體處理的通常使用的材料。但是，高度摻雜的半導體 層或作為承載板的通常的印刷電路板(即PCB)，也可以用作基礎接地板3。承載板可以在 其上/其內包括額外的電路或多層結構。每個芯片2通過至少一個導電元件4連接到無源器件5。例如作為無源元件4，可 以利用球形凸點處理的現有技術來建立球形凸點。導電元件可例如被焊接。焊料凸點展示 了較高的可靠性并被廣泛使用。但是，一些處理對焊料凸點帶來了挑戰(zhàn)?？蛇x地，凸點可以 由金制成，其提供了比焊料凸點更優(yōu)的導電性。金的球形凸點可以例如利用可商業(yè)獲取的 球布線接合劑來制造。但是，本發(fā)明的導電元件不限于這些類型。此外導電元件4的形狀 是不重要的，因此圓球形狀、矩形或其他形狀均是可行的。圖Ib示出了器件的正視圖，描繪了如何布置多于一個導電元件的示例。多于一個 導電元件可以增強機械穩(wěn)定性。無源器件5至少包括導電線7和電介質襯底6。取決于電介質襯底6的材料以及 電介質襯底6和導電線7的幾何形狀，無源器件5的屬性(例如，特征阻抗)可以變化。因 為無源器件5連接至兩個芯片2，所以無源器件5有效地提供了其互連。在其最簡單的形式 中，無源器件5是傳輸線。但是在其他實施例中，無源器件5可以是濾波器、耦合器、功率分 配器、或任意其他的一個或多個無源電路。在圖加中，作為示例，示出用于無源器件5的傳輸線，其包括電介質襯底6和導電 線7。圖2中的傳輸線與基礎接地板3—起形成了 IMSL結構。在圖3中，示出了來自圖1 的具有IMSL結構的器件1。由此導電線7的表面面對芯片2的上表面。導電線7的寬度W、電介質襯底6的厚度a、電介質襯底6的介電常數％、以及電 介質襯底6與基礎接地板3之間的距離b是自由參數。取決于這些參數，可以對于傳輸線 獲得不同的特征阻抗4。特征阻抗&的適當設計是較為重要的，這是因為傳輸線的連接點 處的阻抗不匹配將導致反射和信號損失。例如，對于500hm傳輸線，在a = 150μπι和ε,= 3. 8，w = 185 μ m且b = 50 μ m的情況下計算電信號發(fā)送過程中使用的通常值。無源器件優(yōu)選地包括用于補償終止地線的虛擬地線結構10。該結構可以如圖2b 所示為對稱的，但是也可以是非對稱的。利用合適的端子，可以避免反射，從而帶來尤其在 高頻情況下更高的信號質量。如圖3所示，導電線7直接連接至導電元件4。因為電介質襯底不處于芯片2與導 電線7之間，所以不需要形成過孔。因此，降低了制造成本。此外，因為電介質襯底6形成 導電線7對于外部世界的屏蔽，所以對外部干擾的敏感度較弱。取決于電介質襯底6所用 的材料(即其介電常數ε》，屏蔽效果可以更強或更弱。因為僅存在基礎接地板3以形成 IMSL結構，所以不存在不期望的平行板模式(在多于一個接地板之間)導致信號劣化的問 題。IMSL結構還利用了通常的MSL結構的全部優(yōu)點容易制造、廉價、并可以得到緊湊的封 裝尺寸。對于電介質襯底6使用透明材料是有利的。透明襯底允許容易地將導電線7與導 電元件4對準。如果電介質襯底6是不透明的且沒有采取其他用于對準的措施，則會因為 導電元件4被隱藏而發(fā)生各個處理(例如球形凸點處理)期間的未對準。已經知道的是，這樣的未對準會限制器件1的性能。石英被認定為是用于透明電介質襯底6的優(yōu)選材料。石英具有帶來合理參數a、b 和w(見圖2a)的介電常數。此外，可以獲得非常薄的石英襯底(薄至150μπι)。最后，石英 可以在制造處理中耐受較寬的溫度梯度和較高的加熱速率，并具有容許低污染環(huán)境的較高 純度。在制造處理期間清潔的環(huán)境提高了晶片成品率(即可以在一個晶片上制造多少功能 芯片)。但是，本發(fā)明不限于將石英用作電介質襯底6。在圖4中，示出了本發(fā)明的另一實施例。器件1類似于被懸架的MSL結構。由此， 導電線7的表面面向遠離芯片2的表面的方向。為了將導電線7和導電元件4連接，必須 穿過電介質襯底6形成每芯片至少一個過孔(由虛線表示)。被懸架的MSL結構具有較少 損失的屬性，并可以很容易地制造。此外，位于頂部的信號線易于觸及以用于刻畫特征或精 細調節(jié)。因為芯片僅位于接地板下方，所以不會發(fā)生不期望的平行板模式。在圖5中，示出了本發(fā)明的另一實施例。器件1類似于被覆蓋的MSL結構。由此， 導電線7的表面面向芯片2的表面。為了將每個芯片的地線經由導電元件4與第二覆蓋接 地板9連接，必須穿過電介質襯底6形成兩個過孔(由虛線表示)。被覆蓋的MSL結構提供 了對外部干擾非常有效的屏蔽。首先，因為導電線7被配置為面向下的構造。其次，因為覆 蓋接地板9提供了對來自器件1外部輻射的優(yōu)良屏蔽。在圖6中，示出了本發(fā)明的另一實施例。器件1類似于常規(guī)的MSL結構。由此，導 電線7的表面面向遠離芯片2的表面的方向。為了將芯片經由導電元件4與導電線7連接， 必須穿過電介質襯底6形成每芯片至少一個過孔(由虛線表示)。MSL結構提供了兩個芯 片之間的合理互連。信號損失特性優(yōu)于導線接合技術。本發(fā)明的另一優(yōu)選方面如圖7所示。器件1 (這里具有IMSL結構)額外地包括布 置在基礎接地板3上的臺座結構8。臺座結構8位于至少兩個芯片2之間，并位于無源器件 5下方。臺座結構8與基礎接地板3短接，因此也與地線連接。但是，在臺座結構8與無源 器件5、芯片或導電元件4之間不建立直接接觸。優(yōu)選地，臺座結構是金屬的。其可以由與基礎接地板3相同的材料制成。基礎接 地板3也可以被構造為使得臺座是基礎接地板的一部分，即臺座結構8和基礎接地板3由 單一部件形成。臺座結構有效地減小了電介質襯底6與基礎接地板3之間的距離b。從而可以調 整無源器件的特征阻抗。利用較低的臺座高度可以實現非常高的特征阻抗，而利用非常高 的臺座高度，即非常小的b值，可以實現非常低的特征阻抗。兩種情況均可以在不改變導電線寬度w的情況下實現。因此，可以在一方面避免 其中寬度w過窄而引起刻蝕處理方面的問題的情況，并可以在另一方面避免寬度w與波長 相比過寬的情況。利用臺座結構8可以容易地實現較寬的阻抗范圍。圖7的臺座結構8是平坦的，并與基礎接地板3的表面平行，但是其也可以形成為 凹或凸的形狀。因此，可以實現從無源器件5的邊緣到中心的不均勻的特征阻抗分布。因 此，尤其在無源器件5中包括除了傳輸線之外的更復雜電路的情況下，可以獲得更多的自 由度?？偠灾?，已經提出了倒裝芯片構造中的器件1。設計出了四種互連方案，其全部 適用于GCPW MIMIC芯片?；ミB可以通過無源器件(例如傳輸線)來實現。通過利用IMSL、MSL、被覆蓋的MSL或被懸架的MSL結構，實現各種優(yōu)點?；ミB可以被選擇以用于較少的傳 輸損失、較低的對外部干擾的敏感度、更容易在接觸處理中對準、緊湊的封裝尺寸、較高的 復現性和較低的成本。
權利要求
1.一種倒裝芯片構造中的器件(1)，包括 與地線連接的基礎接地板(3)；安裝在所述基礎接地板(3)上的至少兩個芯片(2)；無源器件(5)，所述無源器件( 至少包括形成在電介質襯底(6)的表面上的導電線 (7)，所述無源器件( 通過至少一個導電元件(4)連接至所述芯片O)中的每一個。
2.根據權利要求1所述的器件(1)，其中所述導電線(7)的表面面對所述芯片(2)的表面。
3.根據權利要求1所述的器件(1)，其中所述導電線⑵的表面面向遠離所述芯片(2)的表面的方向。
4.根據權利要求1所述的器件(1)，其中所述無源器件( 還包括第二接地板(9)，所述第二接地板(9)形成在所述電介質襯底 (6)的與其上形成所述導電線(7)的表面相反的表面上，并且 所述導電線(7)的表面面對所述芯片(2)的表面。
5.根據權利要求1所述的器件(1)，其中所述無源器件( 還包括第二接地板(9)，所述第二接地板(9)形成在所述電介質襯底 (6)的與其上形成所述導電線(7)的表面相反的表面上，并且 所述導電線⑵的表面面向遠離所述芯片(2)的表面的方向。
6.根據權利要求1所述的器件(1)，還包括臺座結構(8)，所述臺座結構(8)形成在基礎接地板(3)上，且位于所述至少兩個芯片 (2)之間并位于所述無源器件(5)下方，所述臺座結構(8)與所述基礎接地板(3)短接，但 不與所述無源器件( 接觸。
7.根據權利要求6所述的器件(1)，其中所述基礎接地板( 和所述臺座結構(8)由單一部件形成。
8.根據權利要求6或7所述的器件(1)，其中 所述臺座結構(8)具有凸形狀。
9.根據權利要求6或7所述的器件(1)，其中 所述臺座結構(8)具有凹形狀。
10.根據權利要求6或7所述的器件(1)，其中 所述臺座結構(8)具有錐形形狀。
11.根據權利要求1所述的器件(1)，其中 所述電介質襯底(6)對于可見光是透明的。
12.根據權利要求1所述的器件(1)，其中 所述電介質襯底(6)由石英制成。
13.根據權利要求1所述的器件(1)，其中所述無源器件( 還包括形成例如濾波器、耦合器或功率分配器的至少一個無源電路 的元件。
14.根據權利要求1所述的器件(1)，其中所述無源器件(5)還包括用于補償終止地線的虛擬地線結構(10)。
15.根據權利要求14所述的器件(1)，其中所述虛擬地線結構(10)具有對稱結構。
16.根據權利要求14所述的器件(1)，其中 所述虛擬地線結構(10)具有非對稱結構。
17.根據權利要求1所述的器件(1)，其中所述基礎接地板( 是在其上包括額外電路部件的承載板。
18.根據權利要求1所述的器件(1)，其中所述基礎接地板C3)是其中包括多層結構的承載板。
全文摘要
本發(fā)明揭示了倒裝芯片構造中的器件和互連。該器件包括通過無源器件互連的至少兩個集成電路。該集成電路安裝在基礎接地板上，且每個均經由導電元件連接至無源器件。對于集成電路與無源器件的互連，該器件采用倒裝微帶線、被懸架的微帶線、被覆蓋的微帶線或傳統(tǒng)微帶線的結構。取決于互連方案，可以實現較少的傳輸損失、較低的對外部干擾的敏感度、在組裝處理中容易的對準屬性、緊湊的封裝尺寸、高復現性和/或低成本。
文檔編號H01L23/48GK102074555SQ20101052509
公開日2011年5月25日 申請日期2010年10月13日 優(yōu)先權日2009年10月13日
發(fā)明者崔俊允, 斯特凡·科赫 申請人:索尼公司