專(zhuān)利名稱(chēng)：具有虛擬結(jié)構(gòu)的硅通孔及其形成方法
技術(shù)領(lǐng)域：
本公開(kāi)總體上涉及半導(dǎo)體電路領(lǐng)域，更具體地來(lái)說(shuō)，涉及一種用于集成電路的硅 通孔(TSV)結(jié)構(gòu)。
背景技術(shù)：
硅通孔(TSV)是穿過(guò)硅晶圓(silicon wafer)或者硅晶片(silicon die)的垂直 電連接。TSV技術(shù)在制造3維(3D)封裝和3D集成電路過(guò)程中很重要。3D封裝(例如封 裝系統(tǒng)、芯片堆疊多芯片組件(MCM)等等)包括垂直堆疊的兩個(gè)或者更多個(gè)芯片(集成電 路)，從而占據(jù)較小的空間。在絕大多數(shù)3D封裝中，堆疊的芯片沿著其邊緣連接在一起；該邊緣連接略微增加 了封裝的長(zhǎng)度和寬度，并且通常需要在芯片之間具有插入層。在一些新式3D封裝中，硅通 孔通過(guò)經(jīng)由芯片主體產(chǎn)生垂直連接而取代了邊緣連接。這樣所獲得的封裝沒(méi)有附加的長(zhǎng)度 或者寬度。因?yàn)椴恍枰迦雽?，TSV的3D封裝也會(huì)比邊緣連接的3D封裝更平坦。3D集成電路是通過(guò)堆疊硅晶圓和/或晶片并將其垂直互連從而封裝為一獨(dú)立裝 置的獨(dú)立集成電路。通過(guò)使用TSV技術(shù)，3D集成電路可以將很多功能封裝到一個(gè)小的引腳 (footprint)中去。另外，可以大幅度縮短關(guān)鍵的穿過(guò)裝置的電路通道，使運(yùn)行更快速。然而，TSV和互連焊盤(pán)之間的接口故障仍是成問(wèn)題的。例如，由于溫度系數(shù)差以及 銅的高厚度，連接到鋁互連焊盤(pán)的銅TSV會(huì)受到高熱應(yīng)力。故障部位一般位于Cu和Al/AlCu 的接口。故障的原因是焦耳熱或高溫引起的Cu脫層(delamination)。

發(fā)明內(nèi)容
為解決上述問(wèn)題，本發(fā)明提供了一種硅通孔(TSV)結(jié)構(gòu)，包括頂部焊盤(pán)；垂直導(dǎo) 電柱，與頂部焊盤(pán)相連接，其中，頂部焊盤(pán)比垂直導(dǎo)電柱的橫截面覆蓋的面積更廣；互連焊 盤(pán)，與頂部焊盤(pán)相連接，并且至少部分地處于頂部焊盤(pán)下面；下層，至少部分地處于頂部焊 盤(pán)下面；以及至少一個(gè)虛擬結(jié)構(gòu)，與頂部焊盤(pán)和下層相連接，以緊固頂部焊盤(pán)和互連焊盤(pán)。此外，還提供了一種形成硅通孔(TSV)結(jié)構(gòu)的方法，該方法包括在襯底上形成互 連焊盤(pán)；在互連焊盤(pán)上形成下層；形成垂直導(dǎo)電柱，至少部分地穿過(guò)襯底；在垂直導(dǎo)電柱周 圍的區(qū)域中的下層上形成至少一個(gè)虛擬結(jié)構(gòu)；以及在虛擬結(jié)構(gòu)上形成頂部焊盤(pán)，其中，頂部 焊盤(pán)比垂直導(dǎo)電柱的橫截面覆蓋的面積更廣，互連焊盤(pán)與頂部焊盤(pán)相連接，并且虛擬結(jié)構(gòu) 與頂部焊盤(pán)和下層相連接，以緊固頂部焊盤(pán)和互連焊盤(pán)。其中，該方法包括對(duì)下層進(jìn)行蝕刻，以為虛擬結(jié)構(gòu)提供空間。其中，該方法包括在下層上和垂直導(dǎo)電柱周?chē)纬啥鄠€(gè)虛擬結(jié)構(gòu)。
其中，形成虛擬結(jié)構(gòu)，使其均勻分布在除頂部焊盤(pán)與垂直導(dǎo)電柱相連接的第二區(qū) 域之外的形成頂部焊盤(pán)的第一區(qū)域上。其中，虛擬結(jié)構(gòu)形成為方格網(wǎng)圖案。其中，虛擬結(jié)構(gòu)形成為圍繞垂直導(dǎo)電柱的環(huán)形圖案。其中，還包括在下層上并且圍繞垂直導(dǎo)電柱形成具有線性形狀的多個(gè)虛擬結(jié)構(gòu)。其中，虛擬結(jié)構(gòu)形成為直線。其中，虛擬結(jié)構(gòu)等間隔地相互分開(kāi)。其中，虛擬結(jié)構(gòu)形成為具有至少兩種不同長(zhǎng)度。此外，還提供了一種具有硅通孔結(jié)構(gòu)的集成電路，包括襯底；頂部焊盤(pán)，位于襯 底上；垂直導(dǎo)電柱，與頂部焊盤(pán)相連接，并且至少部分地穿過(guò)襯底，其中，頂部焊盤(pán)比垂直導(dǎo) 電柱的橫截面覆蓋的面積更廣；互連焊盤(pán)，與頂部焊盤(pán)相連接，并且至少部分地處于頂部焊 盤(pán)下面；下層，至少部分地處于頂部焊盤(pán)下面；以及至少一個(gè)虛擬結(jié)構(gòu)，與頂部焊盤(pán)和下層 相連接，以緊固頂部焊盤(pán)和互連焊盤(pán)。


為了全面理解本公開(kāi)及其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖進(jìn)行以下描述作為參考，其中圖IA-圖IB示出了包括一個(gè)或者多個(gè)虛擬(或稱(chēng)凸起，dummy)結(jié)構(gòu)以改進(jìn)對(duì)互 連焊盤(pán)的粘附的硅通孔(TSV)結(jié)構(gòu)的示例性實(shí)施例；圖2A-圖2C示出了包括一個(gè)或者多個(gè)虛擬結(jié)構(gòu)以改進(jìn)對(duì)互連焊盤(pán)的粘附的硅通 孔(TSV)結(jié)構(gòu)的其他示例性實(shí)施例；以及圖3A-圖3L示出了包括一個(gè)或者多個(gè)虛擬結(jié)構(gòu)以改進(jìn)對(duì)互連焊盤(pán)的粘附的硅通 孔(TSV)的示例性制造過(guò)程。
具體實(shí)施例方式下面，詳細(xì)討論本發(fā)明各實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許 多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的概念。所討論的具體實(shí)施例僅僅示出了制造和使 用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。本公開(kāi)提供了一種使用一個(gè)或多個(gè)虛擬結(jié)構(gòu)以改進(jìn)對(duì)互連焊盤(pán)的粘附的硅通孔 (TSV)結(jié)構(gòu)及其制造方法。圖IA-圖IB示出了包括一個(gè)或者多個(gè)虛擬結(jié)構(gòu)以改進(jìn)對(duì)互連焊 盤(pán)的粘附的TSV結(jié)構(gòu)的示例性實(shí)施例。圖IA示出了 TSV結(jié)構(gòu)100的頂視圖，其包括頂部焊 盤(pán)102、互連焊盤(pán)104以及虛擬結(jié)構(gòu)106。該硅通孔100進(jìn)一步包括與頂部焊盤(pán)102相連接 的垂直導(dǎo)電柱105。該頂部焊盤(pán)102比垂直導(dǎo)電柱105的橫截面覆蓋的面積更廣?；ミB焊 盤(pán)104至少部分位于頂部焊盤(pán)102之下。下層107也至少部分位于頂部焊盤(pán)102之下。至 少有一個(gè)虛擬結(jié)構(gòu)106與頂部焊盤(pán)102和下層107相連接，以緊固頂部焊盤(pán)102和互連焊 盤(pán)104。在一個(gè)實(shí)施例中，該虛擬結(jié)構(gòu)106環(huán)繞著垂直導(dǎo)電柱105進(jìn)行分布。根據(jù)一個(gè)實(shí)施例，圖IB示出了 TSV結(jié)構(gòu)100沿著橫截面線IB的橫截面圖。該頂 部焊盤(pán)102與垂直導(dǎo)電柱105相連接以形成TSV。該互連焊盤(pán)104也在頂部焊盤(pán)102下面 示出。該虛擬結(jié)構(gòu)106與頂部焊盤(pán)102和下層107(圖IA中所示)相連接。在一些實(shí)施例 中，根據(jù)各實(shí)施例，該下層107可以包括種子層118、絕緣層116、第二鈍化層114、其他任一合適的層(例如虛擬互連層)、或者上述層的任意結(jié)合。該垂直導(dǎo)電柱105通過(guò)襯底108連接至后側(cè)互連層120。該后側(cè)互連層120在化 學(xué)鍍鎳/浸金(ENIG)層122和切割膠帶124的頂部示出。在襯底108上，還示出了第一鈍 化層110、第二鈍化層112和114。該虛擬結(jié)構(gòu)106對(duì)頂部焊盤(pán)102和互連焊盤(pán)104進(jìn)行緊固，以改進(jìn)可靠性和互連 性能。該虛擬結(jié)構(gòu)106提高了結(jié)構(gòu)的耐熱性，并且改進(jìn)了頂部焊盤(pán)102和互連焊盤(pán)104之間 的粘附。該頂部焊盤(pán)102和垂直導(dǎo)電柱105可以包含銅、鎢、或者其他任一合適的材料。在 一些實(shí)施例中，該頂部焊盤(pán)102可以具有大約15 μ m-大約50 μ m的直徑。該互連焊盤(pán)104 可以包含Al、AlCu、Cu、或者其他任一合適的材料。該互連焊盤(pán)104可以具有大約5 μ m_大 約60 μ m的長(zhǎng)度/寬度。在一些實(shí)施例中，該垂直導(dǎo)電柱105可以具有大約50 μ m-大約 200μπι的深度。在各種實(shí)施例中，該TSV結(jié)構(gòu)100可以具有不同的幾何結(jié)構(gòu)和尺寸以增強(qiáng) 性能。該虛擬結(jié)構(gòu)106也可以包含銅、鎢、或者其他任一合適的材料。該虛擬結(jié)構(gòu)106可 以具有大約0. 5 μ m-大約10 μ m的直徑，以及大約0. 5 μ m_大約2 μ m的深度。在一些實(shí)施 例中，虛擬結(jié)構(gòu)106和頂部焊盤(pán)102的面積比可以在大約5% -大約40%之間。在一些實(shí) 施例中，該互連焊盤(pán)104可以具有大約5 μ m-大約60 μ m的長(zhǎng)度或者寬度。在一些實(shí)施例 中，該絕緣層116可以包括絕緣材料，并且具有大約0. 5 μ m-大約2 μ m的厚度。圖2A-圖2C示出了包括一個(gè)或者多個(gè)虛擬結(jié)構(gòu)以改進(jìn)對(duì)互連焊盤(pán)的粘附的硅通 孔(TSV)的其他示例性實(shí)施例。在圖2A中，虛擬結(jié)構(gòu)202具有例如圓形形狀，并且其圍繞 著垂直導(dǎo)電柱105分布。該虛擬結(jié)構(gòu)202可以均勻地分布在除頂部焊盤(pán)102連接到垂直導(dǎo) 電柱105的區(qū)域之外的頂部焊盤(pán)102下面。該虛擬結(jié)構(gòu)202可以以方格網(wǎng)圖案進(jìn)行分布。 在圖2B中，該虛擬結(jié)構(gòu)204具有線性形狀。該線性形狀可以是直線。該虛擬結(jié)構(gòu)204可以 等間隔地相互隔開(kāi)。該虛擬結(jié)構(gòu)204可以具有至少兩個(gè)不同長(zhǎng)度。在圖2C中，該虛擬結(jié)構(gòu) 206也具有線性結(jié)構(gòu)，并且相比于圖2B以不同的方向進(jìn)行排列。圖3A-圖3L示出了包括一個(gè)或者多個(gè)虛擬結(jié)構(gòu)以改進(jìn)對(duì)互連焊盤(pán)的粘附的硅通 孔(TSV)結(jié)構(gòu)的示例性制造過(guò)程。一般來(lái)說(shuō)，該過(guò)程包括TSV蝕刻以為T(mén)SV提供空間，TSV 絕緣以防止不期望的接觸，創(chuàng)建用于將TSV與互連焊盤(pán)進(jìn)行連接的開(kāi)口，以及TSV電鍍(例 如，Cu)。參考圖3A，示出了襯底108。在一個(gè)示例中，襯底108是半導(dǎo)體晶圓(wafer)。在 另一個(gè)示例中，該襯底108包括半導(dǎo)體芯片。在至少一個(gè)實(shí)施例中，襯底108包括硅。在一 些其他實(shí)施例中，該襯底108可以可選擇地或者附加地包括其他基本的半導(dǎo)體，比如鍺。該 襯底108也可以包括化合物半導(dǎo)體，比如碳化硅、砷化鎵、砷化銦、和磷化銦。該襯底108可以包括外延層。比如，該襯底108可以具有置于體半導(dǎo)體塊(bulk semiconductor)上的外延層。進(jìn)一步此外，該襯底108可以應(yīng)變拉緊(strain)以增強(qiáng)性 能。例如，該外延層可以包括與如下所述半導(dǎo)體塊的材料不同的半導(dǎo)體材料，該半導(dǎo)體塊諸 如置于硅塊(bulk silicon)上的鍺化硅層、或者由包括選擇性外延生長(zhǎng)(SEG)的過(guò)程所形 成的置于鍺化硅塊上的硅層。而且，該襯底108可以包括絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)。在 各種示例中，該襯底108包括由比如注氧隔離(SIMOX)的過(guò)程形成的埋氧(BOX)層。在一些實(shí)施例中，該襯底108可以包括被設(shè)置并連接以形成各種微電子裝置的各種摻雜阱(doped wells)和其他摻雜部件，所述各種微電子裝置諸如包括互補(bǔ) MOSFET (CMOS)的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、包括CMOS圖像傳感器(CIS) 的圖像傳感器、微機(jī)電系統(tǒng)(MEMS)、和/或其他合適的有源和/或無(wú)源裝置。該摻雜阱和其 他摻雜部件包括由摻雜工藝(比如離子注入)形成的P型摻雜區(qū)域和/或N型摻雜區(qū)域。其他結(jié)構(gòu)(比如柵介質(zhì)和多晶硅柵電極)可以附加地形成在襯底108上作為諸如 MOSFET裝置的裝置。該襯底108還包括各種絕緣部件，用于將各種部件相互之間進(jìn)行分離 以適當(dāng)絕緣。該絕緣部件可以包括不同的結(jié)構(gòu)并且可以通過(guò)某種特別的工藝技術(shù)而形成。 在一個(gè)示例中，該絕緣部件包括介電隔離(dielectric isolation)，比如淺槽隔離(STI)。 該STI可以通過(guò)蝕刻襯底以形成溝槽并且使用介電材料填充溝槽而制成。同樣，互連結(jié)構(gòu)可以形成在襯底108上并且可以設(shè)置成在襯底中與各種摻雜區(qū)域 進(jìn)行適當(dāng)連接，從而得到具有設(shè)計(jì)功能的集成電路。該互連結(jié)構(gòu)可以包括具有橫向?qū)щ姴?件(金屬線)的多層互連(MLI)，設(shè)置在多個(gè)金屬層和垂直導(dǎo)電部件(比如觸點(diǎn)和通孔)上。 通孔設(shè)置成在不同金屬層上連接兩條金屬線。觸點(diǎn)設(shè)置成連接金屬線和襯底108。該多層 互連可以包括導(dǎo)電材料(比如鋁、鋁\硅\銅合金、鈦、氮化鈦、鎢、多晶硅、金屬硅化物、或 者以上的結(jié)合)。鋁互連可以通過(guò)以下工藝形成物理氣相沉積(PVD，比如通過(guò)濺鍍的PVD)、化學(xué) 氣象沉積(CVD)、或者上述工藝的結(jié)合。其他形成鋁互連的制造技術(shù)可以包括光刻工藝和 蝕刻，以將導(dǎo)電材料圖案化，用于垂直(通孔和觸點(diǎn))和水平連接(導(dǎo)線)。在一些實(shí)施例 中，還有其他制造工藝(比如熱退火)可以用于形成金屬硅化物以減小接觸電阻。在一些可選實(shí)施例中，可以使用銅互連。銅互連可以包括銅、銅合金、鈦、氮化鈦、 鉭、氮化鉭、鎢、多晶硅、金屬硅化物、或其結(jié)合。該銅互連可以通過(guò)以下技術(shù)形成，諸如 CVD、濺鍍、和/或其他合適的工藝。該用于多層互聯(lián)的金屬硅化物可以包括硅化鎳、硅化 鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉬、硅化鉺、硅化鈀、或其結(jié)合。另外，介電材料部件可以置于襯底108上，以使各種導(dǎo)電元件絕緣。該介電材料部 件包括層間電介質(zhì)(ILD)，置于襯底和第一金屬層之間。該介電材料部件還包括金屬間電介 質(zhì)(IMD)，置于相鄰金屬層之間。該介電材料部件包括介電材料，比如氧化硅、氮化硅、氮氧 化硅、或者旋涂式(spin-on)玻璃(SOG)。在一些可選實(shí)施例中，該介電材料包括低介電常 數(shù)(低k)的材料，比如介電常數(shù)小于大約3. 5。在各種示例中，該介電材料可以包括二氧化 硅、氮化硅、氮氧化硅、旋涂式玻璃(SOG)、氟摻雜硅酸鹽玻璃(FSG)、碳摻雜氧化硅、黑金剛 石。RTM(美國(guó)加州圣克拉拉應(yīng)用材料公司，Applied Materials of Santa Clara，Calif.)、 干凝膠、氣凝膠、非晶氟化碳、對(duì)二甲苯、BCB(雙苯并環(huán)丁烷)、SiLK(美國(guó)密歇根州米德蘭 陶氏化學(xué)公司，Dow Chemical, Midland, Mich.)、聚酰亞胺、和/或其他合適的材料。該介 電材料部件可以通過(guò)包括旋轉(zhuǎn)涂布法、CVD、或者其他合適的工藝的技術(shù)而形成。在圖3A中，第一鈍化層110形成在襯底108上，并且第二鈍化層112和114形成 在第一鈍化層110上。該第一和第二鈍化層均可以包括各種鈍化材料。在一個(gè)實(shí)施例中， 該第一鈍化層Iio包括氧化硅。在一個(gè)示例中，氧化硅鈍化層可以具有大約0.2μπι至大 約2 μ m范圍內(nèi)的厚度。在另一示例中，該氧化硅鈍化層可以通過(guò)高密度等離子體CVD工藝 形成。在另一實(shí)施例中，該第二鈍化層112和114包含氮化硅和/或氮氧化硅。在一個(gè)示 例中，該第二鈍化層112和114可以具有大約2μπι到大約6μπι范圍內(nèi)的厚度。在一個(gè)示例中，氮化硅鈍化層通過(guò)等離子體增強(qiáng)CVD(PECVD)工藝形成。用于在CVD中形成氮化硅 的原料(precursor)包括六氯二矽烷(Si2Cl6)、二氯硅烷(SiH2Cl2)、雙第三丁基氨基硅烷 (C8H22N2Si)、和 / 或二硅烷(Si2H6)。該互連焊盤(pán)104也形成在襯底108上。在一些實(shí)施例中，該互連焊盤(pán)104可以具 有大約1 μ m-大約4 μ m的厚度。該互連焊盤(pán)104置于第一鈍化層110上，并且至少部分地 置于第二鈍化層112和114的開(kāi)口中。在一個(gè)示例中，該互連焊盤(pán)104包括鋁。在一個(gè)形 成互連焊盤(pán)的實(shí)施例中，鋁層置于第一鈍化層110之上，并且置于第二鈍化層112和114的 開(kāi)口中，以與互連結(jié)構(gòu)相連接。接著，將該鋁層圖案化以形成各種互連焊盤(pán)104。該第二鈍 化層112和114置于第一鈍化層110上。接著，對(duì)置于互連焊盤(pán)104上的第二鈍化層114 進(jìn)行圖案化，以露出互連焊盤(pán)104?；ミB焊盤(pán)104可以包括導(dǎo)電材料，比如鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、多晶 硅、金屬硅化物、或者上述的混合物其結(jié)合。鋁互連焊盤(pán)可以通過(guò)以下工藝形成，包括物理 氣相沉積(PVD，比如通過(guò)濺鍍的PVD)、化學(xué)氣象沉積(CVD)、或者上述工藝的結(jié)合。其他形 成鋁互連焊盤(pán)的制造技術(shù)可以包括光刻工藝和蝕刻，以將導(dǎo)電材料構(gòu)成圖案化，用于以垂 直(導(dǎo)通孔通孔和連接觸點(diǎn))和水平連接(導(dǎo)電線)。在一些實(shí)施例中，還有其他制造工 藝(比如熱退火)可以用于形成金屬硅化物以減小接觸電阻。在一些可選實(shí)施例中，可以 使用銅互連焊盤(pán)。銅互連焊盤(pán)可以包括銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬 硅化物、或其結(jié)合。該銅互連焊盤(pán)可以通過(guò)以下技術(shù)形成，諸如CVD、濺鍍、和/或其他合適 的工藝。該用于多層互聯(lián)的金屬硅化物可以包括硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、 硅化鉬、硅化鉺、硅化鈀、或其結(jié)合。在圖3A中，實(shí)施TSV蝕刻(比如干式等離子蝕刻工藝)以穿過(guò)第一鈍化層110、第 二鈍化層112和114形成TSV開(kāi)口 302。等離子蝕刻可以通過(guò)調(diào)整等離子體的直徑而以多 種模式實(shí)施。普通的等離子蝕刻在0.1托爾至5托爾之間進(jìn)行。該等離子產(chǎn)生了高能自由 基(energetic free radical)，不帶電，并在晶圓表面進(jìn)行反應(yīng)。由于中性粒子從所有角度 侵蝕(attack)晶圓，故該工藝是各向同性的。等離子的氣源(source gas)通常包含富含 氯或者氟的小分子。例如，在一些實(shí)施例中，可以使用四氯化碳(CC14)蝕刻硅和鋁，并且三 氟甲烷可以用于蝕刻二氧化硅和氮化硅。在圖;3B中，實(shí)施了附加的TSV蝕刻(比如干式等離子蝕刻工藝)，以形成更深的 TSV開(kāi)口 302，該開(kāi)口部分地穿過(guò)襯底108。在一些實(shí)施例中，雖然TSV開(kāi)口 302沒(méi)有穿過(guò)整 個(gè)襯底108，但是襯底108剩下的部分可以隨后進(jìn)行去除。例如，在后面的步驟中可以實(shí)施 背側(cè)拋光。在圖3C中，絕緣層116置于互連焊盤(pán)104和第二鈍化層114上。該絕緣層116可 以包含氧化硅層、正硅酸乙酯(TE0Q、硅玻璃、或者任一其他合適材料。在一個(gè)實(shí)施例中，該 絕緣層116可以具有大約0. 5μπι-大約2μπι的厚度。在圖3D中，光刻膠(PR)層304可以通過(guò)噴涂或者旋轉(zhuǎn)涂布而設(shè)置形成，隨后將 用于虛擬結(jié)構(gòu)的開(kāi)口 303蝕刻出來(lái)。在一個(gè)實(shí)施例中，I3R層304可以具有大約Iym-大約 5ym的厚度。在一個(gè)實(shí)施例中，旋轉(zhuǎn)涂布用于在平坦的襯底上形成具有均勻厚度的薄膜。 過(guò)量的溶液置于襯底之上，接著，襯底高速旋轉(zhuǎn)，以通過(guò)離心力而將流體攤開(kāi)。當(dāng)流體旋轉(zhuǎn) 出襯底的邊緣時(shí)，繼續(xù)旋轉(zhuǎn)，直到達(dá)到期望的薄膜厚度。光刻膠一般以20圈到80圈每秒的速度旋轉(zhuǎn)30秒到60秒。在圖3E中，去除了冊(cè)層304并且設(shè)置了種子層118。在一些實(shí)施例中，該種子層 118可以包含Cu、Ti、TiN、W、任一其他合適的材料、或者任一上述材料的結(jié)合。在一個(gè)示例 中，銅種子層可以通過(guò)物理氣相沉積(PVD，比如通過(guò)濺鍍的PVD)形成。在一個(gè)實(shí)施例中，該 種子層118可以具有大約IOnm到600nm范圍內(nèi)的厚度。在圖3F中，形成另一 I3R層306。該I3R層306既可以是流體I3R也可以是干燥薄膜 ra。該ra層306在下一步中防止金屬沉積在預(yù)期的區(qū)域。在圖3G中，包括了頂部焊盤(pán)102和垂直導(dǎo)電柱105的TSV連同虛擬結(jié)構(gòu)106，通過(guò) 合適的方法(比如電鍍金屬層(例如銅、鎢、任一其他合適的金屬))而形成在種子層118 上。隨后進(jìn)一步進(jìn)行其他工藝。例如，可以在這之后實(shí)施化學(xué)機(jī)械拋光(CMP)工藝。該金 屬層可以進(jìn)一步進(jìn)行圖案化，以形成TSV。例如，如果植入銅層，則應(yīng)用鑲嵌工藝以形成包括 TSV的圖案化的銅部件。在一個(gè)實(shí)施例中，TSV的頂部焊盤(pán)102與互連焊盤(pán)104之一相連接。 在一些實(shí)施例中，晶圓和/或芯片可以垂直堆疊并且穿過(guò)TSV部件相連接。該TSV 3D封裝 生成了穿過(guò)芯片體的垂直連接并且去除了剩余的導(dǎo)線。在實(shí)施例中，該頂部焊盤(pán)102可以 具有大約15 μ m-大約50 μ m的直徑，而垂直導(dǎo)電柱105可以具有大約50 μ m-大約200 μ m 的深度。該TSV的頂部焊盤(pán)102和垂直導(dǎo)電柱105可以具有不同的幾何形狀和維度，用以 在各種實(shí)施例中增強(qiáng)性能。在圖3H中，去除了 ra薄膜306，并且對(duì)頂部焊盤(pán)102以外的種子層118進(jìn)行蝕刻。 在一個(gè)實(shí)施例中，可以使用液體抗剝離劑，其以化學(xué)方法替換了抗蝕劑，從而使其不再粘附 于下面的層。在一些可替換實(shí)施例中，光刻膠可以通過(guò)灰化(即包含能氧化光刻膠的氧氣 的等離子體)進(jìn)行去除。在圖31中，載體308置于襯底108之上，從而可以實(shí)施襯底108的背側(cè)處理。在圖3J中，對(duì)襯底108的背側(cè)進(jìn)行研磨和拋光。該背側(cè)拋光工藝使得襯底108變 薄，而TSV的垂直導(dǎo)電柱105從襯底108的背側(cè)露出，以進(jìn)行3-D封裝。例如，在實(shí)施例中， 該TSV可以與其他晶圓/芯片相連接。在圖I中，可以形成互連層102和化學(xué)鍍鎳/浸金(ENIG)層122。在一個(gè)實(shí)施 例中，可以實(shí)施鋁濺鍍，以形成具有大約1 μ m-大約5 μ m的厚度的互連層120。該ENIG層 122可以具有大約IOOnm-大約4μπι的厚度。在圖3L中，該載體308脫粘(debond)，并且切割膠帶IM設(shè)置在了襯底108的底 部。在一個(gè)示例中，該切割膠帶IM可以包括聚合物膠帶。該切割膠帶IM具有粘性背襯， 該背襯將晶圓保持在薄板材架上。一旦晶圓被切割，留在切割膠帶IM上的剩余部分稱(chēng)為 晶片、晶粒或者多個(gè)晶片。該晶片會(huì)保持在切割膠帶IM上，直到其通過(guò)晶片處理設(shè)備(比 如芯片焊接機(jī)或者晶片分選機(jī))在接下來(lái)的電子裝配過(guò)程中被提取出。本文公開(kāi)的該TSV結(jié)構(gòu)100可以改進(jìn)其耐溫性。例如，傳統(tǒng)的結(jié)構(gòu)接觸電阻在一 個(gè)壓力測(cè)試下一天內(nèi)會(huì)有明顯改變。相比之下，如上所述使用一個(gè)或者多個(gè)虛擬結(jié)構(gòu)106 的TSV結(jié)構(gòu)100，在相同的壓力測(cè)試下可以保持相同性能多于2000小時(shí)。本領(lǐng)域普通技術(shù) 人員應(yīng)該了解，本發(fā)明還會(huì)具有許多實(shí)施例變化。盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要 求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請(qǐng)的范圍并不僅限于本說(shuō)明書(shū)中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施 例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過(guò)本發(fā)明，現(xiàn)有的或今后開(kāi)發(fā)的用于執(zhí)行與根據(jù)本 發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材 料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的 工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
權(quán)利要求
1.一種硅通孔(TSV)結(jié)構(gòu)，包括 頂部焊盤(pán)；垂直導(dǎo)電柱，與所述頂部焊盤(pán)相連接，其中，所述頂部焊盤(pán)比所述垂直導(dǎo)電柱的橫截面 覆蓋的面積更廣；互連焊盤(pán)，與所述頂部焊盤(pán)相連接，并且至少部分地處于所述頂部焊盤(pán)下面； 下層，至少部分地處于所述頂部焊盤(pán)下面；以及至少一個(gè)虛擬結(jié)構(gòu)，與所述頂部焊盤(pán)和所述下層相連接，以緊固所述頂部焊盤(pán)和所述互連焊盤(pán)。
2.根據(jù)權(quán)利要求1所述的TSV結(jié)構(gòu)，包括多個(gè)所述虛擬結(jié)構(gòu)，分布在所述垂直導(dǎo)電柱的周?chē)?br> 3.根據(jù)權(quán)利要求2所述的TSV結(jié)構(gòu)，其中，所述虛擬結(jié)構(gòu)均勻地分布在除所述頂部焊盤(pán) 與所述垂直導(dǎo)電柱相連接的區(qū)域之外的所述頂部焊盤(pán)下。
4.根據(jù)權(quán)利要求2所述的TSV結(jié)構(gòu)，其中，所述虛擬結(jié)構(gòu)分布成方格網(wǎng)圖案。
5.根據(jù)權(quán)利要求2所述的TSV結(jié)構(gòu)，其中，所述虛擬結(jié)構(gòu)分布成圍繞所述垂直導(dǎo)電柱的 環(huán)形圖案。
6.根據(jù)權(quán)利要求1所述的TSV結(jié)構(gòu)，包括具有線性形狀的多個(gè)所述虛擬結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的TSV結(jié)構(gòu)，其中，所述線性形狀是直線。
8.根據(jù)權(quán)利要求6所述的TSV結(jié)構(gòu)，其中，所述虛擬結(jié)構(gòu)等間隔地相互分開(kāi)。
9.根據(jù)權(quán)利要求6所述的TSV結(jié)構(gòu)，其中，所述虛擬結(jié)構(gòu)具有至少兩種不同長(zhǎng)度。
10.一種形成硅通孔(TSV)結(jié)構(gòu)的方法，所述方法包括 在襯底上形成互連焊盤(pán)；在所述互連焊盤(pán)上形成下層； 形成垂直導(dǎo)電柱，至少部分地穿過(guò)所述襯底；在所述垂直導(dǎo)電柱周?chē)膮^(qū)域中的所述下層上形成至少一個(gè)虛擬結(jié)構(gòu)；以及 在所述虛擬結(jié)構(gòu)上形成頂部焊盤(pán)，其中，所述頂部焊盤(pán)比所述垂直導(dǎo)電柱的橫截面覆 蓋的面積更廣，所述互連焊盤(pán)與所述頂部焊盤(pán)相連接，并且所述虛擬結(jié)構(gòu)與所述頂部焊盤(pán) 和所述下層相連接，以緊固所述頂部焊盤(pán)和所述互連焊盤(pán)。
全文摘要
本發(fā)明公開(kāi)了一種虛擬結(jié)構(gòu)的硅通孔及其形成方法，該硅通孔包括頂部焊盤(pán)和與該頂部焊盤(pán)相連接的垂直導(dǎo)電柱。頂部焊盤(pán)比垂直導(dǎo)電柱的橫截面覆蓋的面積更廣?；ミB(interconnect)焊盤(pán)至少部分地形成在頂部焊盤(pán)下面。底層下層同樣至少部分地形成在頂部焊盤(pán)下面。至少有一個(gè)虛擬結(jié)構(gòu)與頂部焊盤(pán)和底層下層相連接，以緊固頂部焊盤(pán)和互連焊盤(pán)。
文檔編號(hào)H01L23/00GK102074544SQ201010527840
公開(kāi)日2011年5月25日 申請(qǐng)日期2010年10月22日 優(yōu)先權(quán)日2009年10月22日
發(fā)明者沈文維, 郭正錚, 陳志華, 陳承先 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司