專利名稱：一種高壓bcd半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
一種高壓B⑶(Bipolar/CMOS/DMOS)半導(dǎo)體器件的制造方法，屬于半導(dǎo)體功率器 件技術(shù)領(lǐng)域中的制造技術(shù)，尤其涉及耐壓過600V以上的B⑶功率器件的制造方法。
背景技術(shù)：
專業(yè)術(shù)語說明DNW 摻N型雜質(zhì)的深阱；N阱摻N型雜質(zhì)的阱；P阱摻P型雜質(zhì)的阱；NSD =N型 重?fù)诫s區(qū)；PSD =P型重?fù)诫s區(qū)；PAD 壓焊點(diǎn)區(qū)。高壓功率集成電路常利用Bipolar晶體管的高模擬精度，CMOS的高集成度以及 DMOS(Double-diffused M0SFET)的高功率或高電壓特性。而BCD工藝就是將Bipolar器 件、CMOS器件和DMOS器件集成在同一晶片上的工藝技術(shù)，由意法半導(dǎo)體公司于1986年率先 研制成功。它將Bipolar模擬電路、CMOS模擬電路、CMOS邏輯電路及DMOS高壓功率器件單 片集成，具有雙極器件高跨導(dǎo)強(qiáng)負(fù)載驅(qū)動(dòng)能力和CMOS集成度高、低功耗的優(yōu)點(diǎn)，同時(shí)DMOS 可在開關(guān)模式下工作，使芯片功耗極低。整合過的B⑶工藝流程，可以大幅度降低功耗，提 高系統(tǒng)的性能，具有更好的可靠性。B⑶工藝的特點(diǎn)決定它必需將高壓器件和低壓器件集成、雙極工藝與CMOS工藝兼 容，同時(shí)還要選擇合適的隔離技術(shù)。為了降低成本，還需要考慮使用較少的光刻版來完成制 造。另外傳統(tǒng)制造方法常需要采用外延工藝，成本較高。

發(fā)明內(nèi)容
本發(fā)明提供一種高壓B⑶半導(dǎo)體器件的制造方法，該方法可在同一硅片上集成高 壓JFET器件、高壓nLDMOS器件、中壓nLDMOS器件、低壓LDMOS器件、低壓CMOS器件、NPN晶 體三極管、N型電容和N阱電阻。該方法具有以下優(yōu)點(diǎn)可集成高耐壓和低壓LDMOS器件， 且高低壓器件兼容性好；另外還可集成高壓JFET器件；無需采用外延工藝，同時(shí)高耐壓器 件漂移區(qū)降場P阱光刻版與其它P阱光刻版是同一張版，版次少，可以節(jié)省成本；普適性和 不同IC生產(chǎn)線可移植性好。本發(fā)明是這樣實(shí)現(xiàn)的首先在制備的P型襯底上，注入DNW并推阱；然后生長場 氧；進(jìn)行N阱、P阱注入；生長柵氧化層；淀積多晶并刻蝕出柵多晶及多晶場板；N+、P+注 入；刻蝕歐姆孔；濺射金屬并刻蝕形成金屬連線；淀積鈍化層，刻蝕PAD。本發(fā)明可以制作 耐壓更高的LDMOS器件，制作性能優(yōu)良的Bipolar器件。本發(fā)明還具有高低壓器件兼容性 好，版次少，成本相對(duì)較低，普適性和不同IC生產(chǎn)線可移植性好等優(yōu)點(diǎn)。本發(fā)明技術(shù)方案如下一種高壓B⑶半導(dǎo)體器件的制造方法，如圖1，包括以下的工藝步驟步驟1 襯底制備；采用<100>晶向的P型硅襯底，摻硼使襯底電阻為80 Ω · cm。步驟2 制備摻N型雜質(zhì)的深阱DNW ；在步驟1制備的P型硅襯底上生長30 士 5納 米厚的氧化層約為保護(hù)層，在高壓JFET器件區(qū)、高壓nLDMOS器件區(qū)、中低壓LDMOS器件區(qū)、CMOS器件區(qū)、Bipolar器件區(qū)、阱電阻和電容區(qū)用dnw光刻版進(jìn)行刻蝕，磷高能注入、并高溫 推阱，最后形成各類器件所需要的N型雜質(zhì)的深阱DNW。步驟3 制備場氧；采用active光刻版進(jìn)行光刻，在各器件隔離區(qū)、高壓JFET器件 區(qū)、高壓nLDMOS器件區(qū)和中低壓LDMOS器件區(qū)熱生長氧化層，形成場氧層。步驟4 制備N阱；在低壓pLDMOS器件區(qū)、CMOS器件區(qū)、電阻區(qū)采用nwell光刻版 進(jìn)行刻蝕，磷高能注入，形成N阱。步驟5 制備P阱；在高壓JFET器件區(qū)、高壓nLDMOS器件區(qū)、中低壓LDMOS器件區(qū)、 CMOS器件區(qū)、電阻和電容區(qū)采用pwell光刻版進(jìn)行刻蝕，硼高能注入，形成P阱。步驟6 制備柵及場板；長一薄層氧化層再去掉，得到純凈表面，再在整個(gè)區(qū)域生 長柵氧，淀積多晶硅，并采用poly光刻版進(jìn)行刻蝕形成MOS器件的多晶柵和多晶場板。步驟7 制備N型重?fù)诫s區(qū)NSD ；在高壓JFET器件和所有η型MOS器件的源漏區(qū)、 P型LDMOS器件的源區(qū)、CMOS器件中P型MOS器件的襯底接觸區(qū)、NPN器件的發(fā)射級(jí)和集電 極區(qū)、N阱電阻接觸區(qū)和N阱電容的接觸區(qū)及P阱電阻的襯底引出端采用nsd光刻版刻蝕， 并進(jìn)行磷注入，形成NSD注入。步驟8 制備P型重?fù)诫s區(qū)PSD ；在高壓JFET器件柵區(qū)和η型LDMOS器件的源區(qū)、 P型MOS器件的源漏區(qū)、CMOS器件中η型MOS器件的襯底接觸區(qū)、NPN器件的基極接觸區(qū)、 P阱電阻接觸區(qū)和N阱電容的引出端采用psd光刻版進(jìn)行刻蝕，并進(jìn)行磷注入，形成PSD注 入。步驟9:退火。步驟10 :NSD/PSD 激活。步驟11 制備歐姆孔；淀積氧化層后，在芯片需要接引線的區(qū)域采用cont光刻版 進(jìn)行歐姆孔刻蝕。步驟12 形成金屬層；金屬濺射，采用metal光刻版刻蝕，形成金屬引線。步驟13 制備鈍化層；二氧化硅和氮化硅淀積，刻蝕形成鈍化層。步驟14 制備壓焊點(diǎn)區(qū)PAD ；采用pad光刻版在芯片上用來接外圍電路的位置刻 蝕壓焊點(diǎn)區(qū)PAD。本發(fā)明共采用9張光刻版，按照版號(hào)的順序依次為dnw光刻版、active光刻版、 nwell光刻版、pwell光刻版、poly光刻版、nsd光刻版、psd光刻版、cont光刻版、metal光 刻版。本發(fā)明的主要離子注入過程有DNW注入、N阱注入、P阱注入、NSD注入、PSD注 入。本發(fā)明的主要兩次熱過程為①在做完DNW注入后，對(duì)DNW高溫推阱，形成N型深 阱；②高溫下長場氧。需要說明的是；1、所述步驟4和步驟5沒有先后順序限制。2、所述步驟7和步驟8沒有先后順序限制。3、使用高能離子注入形成倒置阱來制備高壓器件，簡化了工藝步驟并減少了光刻 版數(shù)目以節(jié)約制造成本。4、僅步驟1高溫推結(jié)熱過程和步驟3高溫氧化熱過程，以減小熱過程對(duì)雜質(zhì)分布的影響并節(jié)約成本。5、采用本發(fā)明可制作的器件如圖2 圖11。6、通過本發(fā)明可以在同一硅片上制件高壓nLDMOS、高壓JFET、中壓nLDMOS、低壓 LDMOS、低壓CMOS、NPN晶體三極管、阱電阻和N型電容。7、采用本發(fā)明可制件的器件如圖2 圖11所示。第一步工藝形成圖2 圖11中 的2部分；第二步工藝形成圖2 圖11中的3部分；第三步工藝形成圖6、圖7、圖9中的4 部分；第四步工藝形成圖2 圖8、圖10中的5部分；第五步工藝形成圖3 圖7、圖11中 的6部分；第六步工藝形成圖2 圖7、圖11中的7、8部分；第七步工藝形成圖2 圖11 中的9部分；第八步工藝形成圖2 圖8、圖10、圖11中的10部分；第九步工藝形成圖2 圖11中的12部分；第十步工藝形成圖2 圖11中的11部分。8、通過本發(fā)明可在同一芯片上制件高壓JFET、高中低壓LDM0S、低壓CMOS、低壓 BJT、N阱和P阱兩種阱電阻、N型電容等器件。本發(fā)明首先在襯底上摻硼，使它成為電阻約為80 Ω · cm的P型襯底。進(jìn)行DNW 注入并推阱；然后制作場氧；進(jìn)行N阱、P阱注入；生長柵氧化層、生長柵多晶和多晶場板； 進(jìn)行N+、P+注入；歐姆孔刻蝕；最后通過金屬濺射、刻蝕，形成金屬連線，淀積鈍化層，刻蝕 PAD。本發(fā)明可制件更高耐壓的JFET和LDMOS器件，可制件性能良好的Bipolar器件，也可 以制作兩種類型的阱電阻和電容，設(shè)計(jì)者可以靈活選擇。本發(fā)明還具有普適性和不同IC生 產(chǎn)線可移植性好，高壓和低壓器件兼容性好，版次少，不需要采用外延工藝，成本相對(duì)較低 等優(yōu)點(diǎn)。


圖1是本發(fā)明工藝流程示意圖。圖2是本發(fā)明實(shí)現(xiàn)的高壓JFET結(jié)構(gòu)示意圖。其中，1是P型襯底，2是DNW阱，3是場氧，5是P阱，8是多晶場板，9是NSD，10是 PSD,11是金屬，12是氧化層。圖3是本發(fā)明實(shí)現(xiàn)的高壓nLDMOS結(jié)構(gòu)示意圖。其中，1是P型襯底，2是DNW阱，3是場氧，5是P阱，6是柵氧，7是柵多晶，8是多 晶場板，9是NSD，10是PSD，11是金屬，12是氧化層。圖4是本發(fā)明實(shí)現(xiàn)的中壓nLDMOS結(jié)構(gòu)示意圖。其中，1是P型襯底，2是DNW阱，3是場氧，5是P阱，6是柵氧，7是柵多晶，8是多 晶場板，9是NSD，10是PSD，11是金屬，12是氧化層。圖5是本發(fā)明實(shí)現(xiàn)的低壓nLDMOS結(jié)構(gòu)示意圖。其中，1是P型襯底，2是DNW阱，3是場氧，5是P阱，6是柵氧，7是柵多晶，8是多 晶場板，9是NSD，10是PSD，11是金屬，12是氧化層。圖6是本發(fā)明實(shí)現(xiàn)的低壓pLDMOS結(jié)構(gòu)示意圖。其中，1是P型襯底，2是DNW阱，3是場氧，4是N阱，5是P阱，6是柵氧，7是柵多 晶，8是多晶場板，9是NSD，10是PSD，11是金屬，12是氧化層。圖7是本發(fā)明實(shí)現(xiàn)的低壓CMOS結(jié)構(gòu)示意圖。其中，1是P型襯底，2是DNW阱，3是場氧，4是N阱，5是P阱，6是柵氧，7是柵多晶，9是NSD，10是PSD，11是金屬，12是氧化層。圖8是本發(fā)明實(shí)現(xiàn)的Bipolar結(jié)構(gòu)示意圖。其中，1是P型襯底，2是DNW阱，3是場氧，5是P阱，9是NSD，10是PSD，11是金屬，12是氧化層。圖9和圖10是本發(fā)明實(shí)現(xiàn)的阱電阻結(jié)構(gòu)示意圖。其中，1是P型襯底，2是DNW阱，3是場氧，4是N阱，5是P阱，9是NSD，10是PSD， 11是金屬，12是氧化層。圖11是本發(fā)明實(shí)現(xiàn)的N型電容結(jié)構(gòu)示意圖。其中，1是P型襯底，2是DNW阱，3是場氧，6是柵氧，7是柵多晶，9是NSD，11是金 屬，12是氧化層。
具體實(shí)施例方式一種高壓B⑶半導(dǎo)體器件的制造方法，如圖1，包括以下的工藝步驟步驟1 襯底制備；采用<100>晶向的P型硅襯底，摻硼使襯底電阻為80 Ω · cm。步驟2 制備摻N型雜質(zhì)的深阱DNW ；在步驟1制備的P型硅襯底上生長30士5納 米厚的氧化層約為保護(hù)層，在高壓JFET器件區(qū)、高壓nLDMOS器件區(qū)、中低壓LDMOS器件區(qū)、 CMOS器件區(qū)、Bipolar器件區(qū)、阱電阻和電容區(qū)用dnw光刻版進(jìn)行刻蝕，磷高能注入、并高溫 推阱，最后形成各類器件所需要的N型雜質(zhì)的深阱DNW。步驟3 制備場氧；采用active光刻版進(jìn)行光刻，在各器件隔離區(qū)、高壓JFET器件 區(qū)、高壓nLDMOS器件區(qū)和中低壓LDMOS器件區(qū)熱生長氧化層，形成場氧層。步驟4 制備N阱；在低壓pLDMOS器件區(qū)、CMOS器件區(qū)、電阻區(qū)采用nwell光刻版 進(jìn)行刻蝕，磷高能注入，形成N阱。步驟5 制備P阱；在高壓JFET器件區(qū)、高壓nLDMOS器件區(qū)、中低壓LDMOS器件區(qū)、 CMOS器件區(qū)、電阻和電容區(qū)采用pwell光刻版進(jìn)行刻蝕，硼高能注入，形成P阱。步驟6 制備柵及場板；長一薄層氧化層再去掉，得到純凈表面，再在整個(gè)區(qū)域生 長柵氧，淀積多晶硅，并采用poly光刻版進(jìn)行刻蝕形成MOS器件的多晶柵和多晶場板。步驟7 制備N型重?fù)诫s區(qū)NSD ；在高壓JFET器件和所有η型MOS器件的源漏區(qū)、 P型LDMOS器件的源區(qū)、CMOS器件中P型MOS器件的襯底接觸區(qū)、NPN器件的發(fā)射級(jí)和集電 極區(qū)、N阱電阻接觸區(qū)和N阱電容的接觸區(qū)及P阱電阻的襯底引出端采用nsd光刻版刻蝕， 并進(jìn)行磷注入，形成NSD注入。步驟8 制備P型重?fù)诫s區(qū)PSD ；在高壓JFET器件柵區(qū)和η型LDMOS器件的源區(qū)、 P型MOS器件的源漏區(qū)、CMOS器件中η型MOS器件的襯底接觸區(qū)、NPN器件的基極接觸區(qū)、 P阱電阻接觸區(qū)和N阱電容的引出端采用psd光刻版進(jìn)行刻蝕，并進(jìn)行磷注入，形成PSD注 入。步驟9:退火。步驟10 :NSD/PSD 激活。步驟11 制備歐姆孔；淀積氧化層后，在芯片需要接引線的區(qū)域采用cont光刻版 進(jìn)行歐姆孔刻蝕。步驟12 形成金屬層；金屬濺射，采用metal光刻版刻蝕，形成金屬引線。
步驟13 制備鈍化層；二氧化硅和氮化硅淀積，刻蝕形成鈍化層。步驟14 制備壓焊點(diǎn)區(qū)PAD ；采用pad光刻版在芯片上用來接外圍電路的位置刻 蝕壓焊點(diǎn)區(qū)PAD。采用該實(shí)施方案的具體工藝參數(shù)——注入劑量和能量如下DNW注入為磷雜質(zhì)，劑量為4. 9el2,能量為2000kev ；N阱注入第一次注入為磷雜 質(zhì)，劑量為2el2，能量為2000kev，第二次注入為磷雜質(zhì)，劑量為lel2，能量為800kev，第三 次注入為磷雜質(zhì)，劑量為3ell，能量為220kev，第四次注入為硼雜質(zhì)，劑量為lel2，能量為 20kev ；P阱注入第一次注入為硼雜質(zhì)，劑量為6. kll，能量為1300kev，第二次注入為硼雜 質(zhì)，劑量為7ell，能量為lOOOkev，第三次注入為硼雜質(zhì)，劑量為7ell，能量為700kev，第四 次注入為硼雜質(zhì)，劑量為1. Iel2,能量為450kev，第五次注入為硼雜質(zhì)，劑量為1. 5el2,能 量為220kev，第六次注入為硼雜質(zhì)，劑量為2el2，能量為30kev ；NSD注入第一注入為磷雜 質(zhì)，劑量為5el3，能量為150kev，第二次注入為砷雜質(zhì)，劑量為2el5，能量為70kev ；PSD注 入為硼雜質(zhì)，劑量為2el5，能量為30kev。
權(quán)利要求
1.一種高壓B⑶半導(dǎo)體器件的制造方法，包括以下的工藝步驟步驟1 襯底制備；采用<100>晶向的P型硅襯底，摻硼使襯底電阻為80 Ω · cm ； 步驟2 制備摻N型雜質(zhì)的深阱DNW ；在步驟1制備的P型硅襯底上生長30士5納米厚 的氧化層約為保護(hù)層，在高壓JFET器件區(qū)、高壓nLDMOS器件區(qū)、中低壓LDMOS器件區(qū)、CMOS 器件區(qū)、Bipolar器件區(qū)、阱電阻和電容區(qū)用dnw光刻版進(jìn)行刻蝕，磷高能注入、并高溫推 阱，最后形成各類器件所需要的N型雜質(zhì)的深阱DNW ；步驟3 制備場氧；采用active光刻版進(jìn)行光刻，在各器件隔離區(qū)、高壓JFET器件區(qū)、 高壓nLDMOS器件區(qū)和中低壓LDMOS器件區(qū)熱生長氧化層，形成場氧層；步驟4 制備N阱；在低壓pLDMOS器件區(qū)、CMOS器件區(qū)、電阻區(qū)采用nwell光刻版進(jìn)行 刻蝕，磷高能注入，形成N阱；步驟5 制備P阱；在高壓JFET器件區(qū)、高壓nLDMOS器件區(qū)、中低壓LDMOS器件區(qū)、CMOS 器件區(qū)、電阻和電容區(qū)采用pwell光刻版進(jìn)行刻蝕，硼高能注入，形成P阱；步驟6 制備柵及場板；長一薄層氧化層再去掉，得到純凈表面，再在整個(gè)區(qū)域生長柵 氧，淀積多晶硅，并采用poly光刻版進(jìn)行刻蝕形成MOS器件的多晶柵和多晶場板；步驟7 制備N型重?fù)诫s區(qū)NSD ；在高壓JFET器件和所有η型MOS器件的源漏區(qū)、ρ型 LDMOS器件的源區(qū)、CMOS器件中ρ型MOS器件的襯底接觸區(qū)、NPN器件的發(fā)射級(jí)和集電極 區(qū)、N阱電阻接觸區(qū)和N阱電容的接觸區(qū)及P阱電阻的襯底引出端采用nsd光刻版刻蝕，并 進(jìn)行磷注入，形成NSD注入；步驟8 制備P型重?fù)诫s區(qū)PSD ；在高壓JFET器件柵區(qū)和η型LDMOS器件的源區(qū)、ρ型 MOS器件的源漏區(qū)、CMOS器件中η型MOS器件的襯底接觸區(qū)、NPN器件的基極接觸區(qū)、P阱 電阻接觸區(qū)和N阱電容的引出端采用psd光刻版進(jìn)行刻蝕，并進(jìn)行磷注入，形成PSD注入； 步驟9 退火； 步驟10 :NSD/PSD激活；步驟11 制備歐姆孔；淀積氧化層后，在芯片需要接引線的區(qū)域采用cont光刻版進(jìn)行 歐姆孔刻蝕；步驟12 形成金屬層；金屬濺射，采用metal光刻版刻蝕，形成金屬引線； 步驟13 制備鈍化層；二氧化硅和氮化硅淀積，刻蝕形成鈍化層； 步驟14 制備壓焊點(diǎn)區(qū)PAD ；采用pad光刻版在芯片上用來接外圍電路的位置刻蝕壓 焊點(diǎn)區(qū)PAD。
2.根據(jù)權(quán)利要求1所述的一種高壓BCD半導(dǎo)體器件的制造方法，其特征在于，所述步驟 4和步驟5沒有先后順序限制。
3.根據(jù)權(quán)利要求1所述的一種高壓BCD半導(dǎo)體器件的制造方法，其特征在于，所述步驟 7和步驟8沒有先后順序限制。
全文摘要
一種高壓BCD半導(dǎo)體器件的制造方法，屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域中的制造技術(shù)。包括工藝步驟如下制備襯底；制備DNW；制備場氧；制備N阱、P阱；制備柵及場板；制備NSD；制備PSD；退火；NSD/PSD推結(jié)；制備歐姆孔；形成金屬層；制備鈍化層；制備PAD。通過本發(fā)明可以在同一芯片上制件高壓JFET、高壓nLDMOS、中壓nLDMOS、低壓LDMOS、低壓CMOS、NPN晶體三極管、N阱和P阱電阻、N型電容等器件。設(shè)計(jì)者可以根據(jù)需要靈活選擇。本發(fā)明還具有版次少，高溫過程少，成本低，高壓與低壓器件兼容性好，普適性和不同IC生產(chǎn)線可移植性好等優(yōu)點(diǎn)。
文檔編號(hào)H01L21/8249GK102054785SQ20101053154
公開日2011年5月11日 申請(qǐng)日期2010年11月4日 優(yōu)先權(quán)日2010年11月4日
發(fā)明者任敏, 余士江, 姜貫軍, 張帥, 張波, 張超, 李婷, 李澤宏, 肖璇, 謝加雄, 錢振華 申請(qǐng)人:電子科技大學(xué)