專利名稱：半導(dǎo)體元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路制造，特別涉及一種通過一選擇性生長工藝制作的半導(dǎo)體元件。
背景技術(shù)：
當(dāng)一半導(dǎo)體元件，例如一金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)以不同技術(shù)節(jié)點(technology node)進(jìn)行微縮時，高介電常數(shù)柵介電層與金屬柵極層即并入金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的柵極堆疊，試圖以縮小的結(jié)構(gòu)尺寸提升元件效能。此外，利用選擇性生長硅鍺(SiGe)形成于金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)源/漏極(S/D)凹槽中的應(yīng)變結(jié)構(gòu)(strained structure)可用來提高載子遷移率。然而，選擇性生長工藝卻面臨一些缺點。圖1顯示一具有傳統(tǒng)應(yīng)變結(jié)構(gòu)120于源/漏極(S/D)凹槽中的半導(dǎo)體元件100的剖面圖。于一基板102的一有源區(qū)106上，可形成半導(dǎo)體元件100并鄰近隔離區(qū)104。半導(dǎo)體元件100包括形成于基板102有源區(qū)106中的輕摻雜源/漏極(LDD)區(qū)118與源/漏極(S/D)區(qū)120，形成于源/漏極(S/D)區(qū)120上的硅化物區(qū)130，一包括依序形成于基板 102上的一柵介電層114與一柵極層112的柵極堆疊(gate stack) 110，以及一對形成于柵極堆疊110兩側(cè)的間隙壁116。然而，在互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)的制作過程中實施上述結(jié)構(gòu)與工藝是有其挑戰(zhàn)性的，尤其當(dāng)柵極長度與元件之間的距離縮短時，問題更顯嚴(yán)重。舉例來說，問題產(chǎn)生在形成應(yīng)變結(jié)構(gòu)120于源/漏極(S/D)凹槽中的選擇性生長工藝。由于在選擇性生長工藝的過程中，會發(fā)生非均相成核反應(yīng)(heterogeneous nucleation reaction)，致顆粒 120a可能形成于柵極堆疊110、間隙壁116與隔離區(qū)104表面。若通過后續(xù)清潔工藝未能完全移除顆粒120a，則未移除的顆粒120a會嵌入半導(dǎo)體元件100中。在元件操作的過程中， 未移除的顆粒120a即會提供載子傳輸路徑(carrier transportation path)，而提高元件不穩(wěn)定及/或元件失效的可能性。因此，亟須開發(fā)一種無顆粒于一半導(dǎo)體元件中的應(yīng)變結(jié)構(gòu)制造方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一實施例，一種半導(dǎo)體元件的制造方法，包括選擇性生長一材料于一基板的一上表面；選擇性生長一保護(hù)層于該材料上；以及于一蝕刻氣體中移除部分該保護(hù)層。根據(jù)本發(fā)明的另一實施例，一種半導(dǎo)體元件的制造方法，包括形成一柵極堆疊于一基板上；對該基板進(jìn)行凹槽制作，以形成源/漏極凹槽于該基板中鄰近該柵極堆疊處；選擇性生長一應(yīng)變材料于該基板的該源/漏極凹槽中；選擇性生長一保護(hù)層于該應(yīng)變材料上；以及于一蝕刻氣體中移除部分該保護(hù)層。本發(fā)明可完全移除顆粒，而留下應(yīng)變材料以提高載子遷移率并提升元件效能與產(chǎn)率。為讓本發(fā)明的上述目的、特征及優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，進(jìn)行詳細(xì)說明。


圖1顯示一具有傳統(tǒng)應(yīng)變結(jié)構(gòu)的半導(dǎo)體元件的剖面示意圖。圖2是根據(jù)本發(fā)明不同觀點，一具有一應(yīng)變結(jié)構(gòu)的半導(dǎo)體元件制造方法的流程圖。圖3A 圖3E是根據(jù)本發(fā)明不同觀點，于工藝不同階段時，一具有一應(yīng)變結(jié)構(gòu)的半導(dǎo)體元件的剖面示意圖。其中，附圖標(biāo)記說明如下
公知第1圖
100 -半導(dǎo)體元件；
102 -基板；
104 -隔離區(qū)；
106 -有源區(qū)；
110 -柵極堆疊；
112 -柵極層；
114 -柵介電層；
116 -間隙壁；
118 -輕摻雜源/漏極區(qū)；
120 -應(yīng)變結(jié)構(gòu)(源/漏極區(qū))；
120a 顆粒；
130 -硅化物區(qū)。
本發(fā)明圖2 圖3E
200 ^(半導(dǎo)體元件制造)方法；
202 -提供一基板；
204 -形成一柵極堆疊于基板上；
206 -對基板進(jìn)行凹槽制作，以形成源/漏極凹槽于基板中鄰近柵極堆
208 -選擇性地生長一應(yīng)變材料于基板的源/漏極凹槽中；
210 -選擇性地生長一應(yīng)變材料保護(hù)層于應(yīng)變材料上；
212 -于一包括氯化氫、氯或氟化氫的蝕刻氣體中移除部分保護(hù)層；
300 -半導(dǎo)體元件；
302 ^(半導(dǎo)體)基板；
302a 基板上表面；
304 -隔離區(qū)；
306 -有源區(qū)；
308 -源/漏極凹槽；
308a 源/漏極凹槽底部；
308b 源/漏極凹槽深度；
310 -柵極堆疊；
312 -柵極層；
314 -柵介電層(高介電常數(shù)介電層)
316 -間隙壁；
318 -輕摻雜源/漏極區(qū)；
320 -應(yīng)變結(jié)構(gòu)(材料)(源/漏極區(qū))
320a 顆粒；
322、322a、322b (應(yīng)變材料)保護(hù)層
330 -硅化物區(qū)。
具體實施例方式圖2為根據(jù)本發(fā)明不同觀點，一具有一應(yīng)變結(jié)構(gòu)320(圖3E)的半導(dǎo)體元件制造方法200的流程圖。圖3A 圖3E為根據(jù)圖2方法200的一實施例，于工藝不同階段時，具有應(yīng)變結(jié)構(gòu)320的半導(dǎo)體元件的剖面圖。已知可通過一般互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS) 技術(shù)流程制作半導(dǎo)體元件300的其他部分，部分流程簡潔地描述于此。此外，也可通過簡明的圖2 圖3E，更了解本發(fā)明觀點。舉例來說，雖圖中僅說明半導(dǎo)體元件300的應(yīng)變結(jié)構(gòu) 320，然根據(jù)本發(fā)明方法所制作的一半導(dǎo)體元件可為集成電路(IC)的一部分，其另可包括多種其他元件，例如電阻、電容、電感或熔線等。請參閱圖2與圖3A，方法200開始于步驟202，提供一包括有源區(qū)306與隔離區(qū) 304的基板302。在一實施例中，基板302包括一結(jié)晶硅基板(例如晶圓)?；?02可根據(jù)設(shè)計需求(例如P型基板或η型基板)包括不同摻雜結(jié)構(gòu)。再者，基板302可包括外延層，可使其產(chǎn)生應(yīng)變(strained)以提升效能及/或可包括一絕緣層上覆硅(SOI)結(jié)構(gòu)。有源區(qū)306可根據(jù)公知設(shè)計需求包括不同摻雜結(jié)構(gòu)。在某些實施例中，可以P型或η型摻質(zhì)摻雜有源區(qū)306，舉例來說，可以例如硼或二氟化硼(BF2)的ρ型摻質(zhì)，以例如磷或砷的η型摻質(zhì)及/或以上述摻質(zhì)的組合摻雜有源區(qū)306。有源區(qū)306可作為一 N型金屬氧化物半導(dǎo)體晶體管元件(稱為一 NMOQ的區(qū)域，也可作為一 P型金屬氧化物半導(dǎo)體晶體管元件(稱為一 PM0S)的區(qū)域。于基板302上，可形成隔離區(qū)304，以隔離不同有源區(qū)306?？赏ㄟ^例如硅局部氧化 (LOCOS)或淺溝槽隔離(STI)的隔離技術(shù)定義隔離區(qū)304并以其電性隔離不同有源區(qū)306。 在一實施例中，隔離區(qū)304包括一淺溝槽隔離(STI)。隔離區(qū)304可包括氧化硅、氮化硅、 氮氧化硅、摻氟硅玻璃(fluoride-doped silicate glass，F(xiàn)SG)、一低介電常數(shù)介電材料、 其他適合材料及/或上述組合。在一實施例中，可通過任何適當(dāng)工藝形成例如淺溝槽隔離 (STI)的隔離區(qū)304。在一實施例中，淺溝槽隔離(STI)的形成可包括通過一傳統(tǒng)光光刻工藝圖案化半導(dǎo)體基板302，于基板302中蝕刻(例如通過一干蝕刻、濕蝕刻及/或電漿蝕刻工藝)一溝槽，以及以一介電材料填入(例如通過一化學(xué)氣相沉積工藝)溝槽。在某些實施例中，填入的溝槽可具有一多層結(jié)構(gòu)，例如一以氮化硅或氧化硅填入的熱氧化墊層。仍請參閱圖2與圖3A，方法200持續(xù)進(jìn)行步驟204，通過連續(xù)地沉積與圖案化基板 302上的一柵介電層314與一柵極層312，以形成一柵極堆疊(gatestack) 310。可通過任何適當(dāng)工藝形成柵極堆疊310，包括此處所述的工藝。在一實施例中，于基板302上，可連續(xù)地沉積柵介電層314與柵極層312。在某些實施例中，柵介電層314可包括氧化硅、氮化硅、氮氧化硅、高介電常數(shù)介電材料或其他適合材料。高介電常數(shù)介電層可包括二元素(binary)高介電常數(shù)膜，例如氧化鉿(HfOx)。在某些選擇實施例中，高介電常數(shù)介電層314可選擇性地包括其他高介電常數(shù)介電材料，例如氧化鑭(LaO)、氧化亞鋁(AW)、氧化鋯(&0)、氧化鈦(TiO)、氧化鉭(Ta2O5)、氧化釔(Y2O3)、 鈦酸鍶(SrTiO3, ST0)、鈦酸鋇(BaTiO3, ΒΤ0)、氧化鋇鋯(BaZrO)、氧化鉿鋯(HfZrO)、氧化鉿鑭(HfLaO)、氧化鉿硅(HfSiO)、氧化鑭硅(LaSiO)、氧化鋁硅(AlSiO)、氧化鉿鉭(HfTaO)、 氧化鉿鈦(HfTiO)、鈦酸鍶鋇(Ba，Sr) TiO3, BST)、氧化鋁(Al2O3)或其他適合材料。在一實施例中，柵介電層314包括一范圍介于10 30埃的厚度?？赏ㄟ^一適當(dāng)工藝形成柵介電層314，例如原子層沉積(ALD)、化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、熱氧化、紫外光 (UV)-臭氧氧化或上述組合。柵介電層314可更包括一界面層(interfacial layer)(未圖示)，以降低柵介電層314與基板302之間的損傷。界面層可包括氧化硅。在某些實施例中，柵極層312可包括一單層或多層結(jié)構(gòu)。在一實施例中，柵極層 312可包括多晶硅。再者，可利用相同或不同摻雜方式以多晶硅摻雜柵極層312。在某些選擇實施例中，柵極層312可包括一金屬，例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、氮化鉭(TaN)、鎳硅(NiSi)、鈷硅(CoSi)、其他適合導(dǎo)電材料或上述組合。在一實施例中，柵極層312包括一范圍介于30 60納米的厚度。 可通過一適當(dāng)工藝形成柵極層312，例如原子層沉積(ALD)、化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍或上述組合。之后，于柵極堆疊310上，通過一例如旋轉(zhuǎn)涂布的適當(dāng)工藝形成一光致抗蝕劑層， 并通過一適當(dāng)光刻圖案化方法進(jìn)行圖案化，以形成一圖案化光致抗蝕劑結(jié)構(gòu)。圖案化光致抗蝕劑結(jié)構(gòu)的寬度范圍大約介于15 45納米。之后，可利用一干蝕刻工藝將圖案化光致抗蝕劑結(jié)構(gòu)轉(zhuǎn)移至下層(也就是柵極層312與柵介電層314)，以形成柵極堆疊310。隨后， 移除光致抗蝕劑層。在另一實施例中，于柵極堆疊310上，形成一硬掩模層(未圖示)。于硬掩模層上， 形成一圖案化光致抗蝕劑層。將光致抗蝕劑層的圖案轉(zhuǎn)移至硬掩模層，之后，轉(zhuǎn)移至柵極層312與柵介電層314，以形成柵極堆疊310。硬掩模層可包括氧化硅。在某些選擇實施例中，硬掩模層可選擇性地包括氮化硅、氮氧化硅及/或其他適合的介電材料，且可利用一例如化學(xué)氣相沉積(CVD)或物理氣相沉積(PVD)的方法形成硬掩模層。硬掩模層包括一范圍介于100 800埃的厚度。仍請參閱圖3A，于基板302的有源區(qū)306中，可形成輕摻雜源/漏極(LDD)區(qū)318。 可通過一或多個例如一離子注入工藝(ion implantation process)的注入工藝，于有源區(qū) 306中，形成輕摻雜(lightly doped)源/漏極(LDD)區(qū)318。摻雜物種可根據(jù)元件制作的型式而定，例如一 NMOS或PMOS元件。舉例來說，可以例如硼或二氟化硼(BF2)的ρ型摻質(zhì)， 以例如磷或砷的η型摻質(zhì)及/或以上述摻質(zhì)的組合摻雜而形成輕摻雜源/漏極(LDD)區(qū) 318。輕摻雜源/漏極(LDD)區(qū)318可包括不同摻雜態(tài)樣。于離子注入工藝后，輕摻雜源/ 漏極(LDD)區(qū)318可對準(zhǔn)柵極堆疊310的一外邊緣。仍請參閱圖3Α，半導(dǎo)體元件300更包括一形成于基板302與柵極堆疊310上的介電層(未圖示)。介電層可包括氧化硅、氮化硅、氮氧化硅或其他適合材料。介電層可包括一單層或多層結(jié)構(gòu)。可通過化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD) 或其他適當(dāng)技術(shù)形成介電層。介電層包括一范圍介于5 15納米的厚度。之后，對介電層實施一各向異性蝕刻(anisotropic etching)，以于柵極堆疊310的兩側(cè)上形成一對間隙壁 316。請參閱圖2與圖3A，方法200持續(xù)進(jìn)行步驟206，對基板302進(jìn)行凹槽制作，以于基板302中鄰近柵極堆疊310處，形成源/漏極(S/D)凹槽308。利用該對間隙壁316作為硬掩模，實施一偏壓蝕刻工藝(biased etching process)，以使基板302未受保護(hù)或露出的一上表面30 凹陷，形成源/漏極(S/D)凹槽308。在一實施例中，可于一介于1 1，000微托的壓力、一介于50 1，000瓦的功率、一介于20 500伏特的偏壓與一介于攝氏 40 60度的溫度條件下并利用一溴化氫(HBr)及/或氯(Cl2)作為蝕刻氣體(etch gas), 實施蝕刻工藝。蝕刻工藝也可包括氦(He)、氧(O2)及/或氦-氧(He-O2)作為一鈍性氣體 (passivation gas)。在某些實施例中，在干蝕刻工藝的過程中，可選擇性地將蝕刻氣體與鈍性氣體加入蝕刻腔室，以使鈍性氣體于源/漏極(S/D)凹槽308的側(cè)壁上形成一高分子層，以當(dāng)加入蝕刻氣體時，可保護(hù)輕摻雜源/漏極(LDD)區(qū)318免于蝕刻移除。在某些實施例中，可調(diào)整使用于蝕刻工藝的偏壓，以控制一較佳蝕刻方向，達(dá)到預(yù)期的源/漏極(S/D) 凹槽308態(tài)樣。在某些實施例中，基板302的上表面30 與源/漏極(S/D)凹槽308的底部308a之間的一深度308b介于300 2，000納米的范圍。請參閱圖2與圖;3B，方法200持續(xù)進(jìn)行步驟208，于基板302上表面30 的源/漏極(S/D)凹槽308中，選擇性地生長一應(yīng)變材料(strained material) 320。在一實施例中， 可實施一前清潔工藝，以通過氟化氫(HF)或其他適合溶液清潔源/漏極(S/D)凹槽308。 之后，通過一低壓化學(xué)氣相沉積(LPCVD)工藝選擇性地沉積例如硅鍺(SiGe)的應(yīng)變材料 320，以形成PMOS或NMOS元件的源/漏極區(qū)320。于一介于攝氏400 800度的溫度與一介于1 200托的壓力條件下并利用二氯硅甲烷(SiH2Cl2)、鍺烷(GeH4)、氯化氫(HCl)與氫(H2)作為反應(yīng)氣體，實施低壓化學(xué)氣相沉積(LPCVD)工藝。于反應(yīng)氣體中，鍺烷(GeH4) 的分壓介于2. 5xl0-5 2. 5xl0-4托的范圍。在一實施例中，應(yīng)變材料320的選擇性生長持續(xù)進(jìn)行，直至應(yīng)變材料320延伸超過基板302上表面30 —介于10 100納米范圍的距離。在另一實施例中，應(yīng)變材料320的選擇性生長終止于當(dāng)應(yīng)變材料320生長至低于基板 302上表面30 —介于10 100納米范圍的距離。由于應(yīng)變材料320的晶格常數(shù)不同于基板302，致基板302的溝道區(qū)產(chǎn)生應(yīng)變或應(yīng)力，而提高元件的載子遷移率及元件效能。除了在選擇性生長工藝的過程中，于基板302的源/漏極(S/D)凹槽308中形成應(yīng)變材料320的均相成核反應(yīng)(homogeneous nucleation reaction)外,某些非均相成核反應(yīng)(heterogeneous nucleation reaction)也會發(fā)生，以于柵極堆疊310、間隙壁316及 /或隔離區(qū)304的表面上形成顆粒320a。若顆粒320a于后續(xù)清潔工藝中未完全移除，則未移除的顆粒320a會在元件操作的過程中提供載子傳輸路徑(carrier transportation path)，致提高元件不穩(wěn)定及/或元件失效的可能性。請參閱圖2與圖3C，方法200持續(xù)進(jìn)行步驟210，于應(yīng)變材料320上，選擇性地生長一應(yīng)變材料保護(hù)層(strained-material protection layer) 322。在一實施例中，通過一低壓化學(xué)氣相沉積(LPCVD)工藝選擇性地生長應(yīng)變材料保護(hù)層322。于一介于攝氏400 800度的溫度與一介于1 200托的壓力條件下并利用二氯硅甲烷(SiH2Cl2)、硅烷(SiH4)、 鍺烷(GeH4)、氯化氫(HCl)、硼化氫(B2B6)與氫(H2)作為反應(yīng)氣體，實施低壓化學(xué)氣相沉積 (LPCVD)工藝。于反應(yīng)氣體中，鍺烷(GeH4)的分壓介于 托的范圍。在某些實施例中，應(yīng)變材料保護(hù)層322可類似應(yīng)變材料320。此是由于兩者均為硅鍺(SiGe)，而前者由于鍺烷(GeH4)的分壓較小，致具有較低鍺(Ge)濃度。再者，在選擇性生長工藝過程中的均相成核反應(yīng)可同時發(fā)生于應(yīng)變材料320與顆粒320a上，致同時形成應(yīng)變材料保護(hù)層 322于應(yīng)變材料320上以及形成應(yīng)變材料保護(hù)層32 包覆顆粒320a。在一實施例中，應(yīng)變材料保護(hù)層322具有一范圍介于0. 5 10納米的厚度。可于一單一反應(yīng)器中實施選擇性生長應(yīng)變材料320與應(yīng)變材料保護(hù)層322的步驟。請參閱圖2與圖3D，方法200持續(xù)進(jìn)行步驟212，于一包括氯化氫(HCl)、氯(Cl2) 與氟化氫(HF)的蝕刻氣體中移除部分保護(hù)層。在一實施例中，于一介于攝氏400 800度的溫度與一介于1 200托的壓力條件下并利用氯化氫(HCl)與氫(H2)作為蝕刻氣體，實施移除部分保護(hù)層的步驟?？捎谝粏我环磻?yīng)器中實施選擇性生長應(yīng)變材料保護(hù)層322于應(yīng)變材料320上與移除部分保護(hù)層322的步驟。為維持應(yīng)變材料320能力以提高載子遷移率，移除部分保護(hù)層322的步驟可部分或全部移除保護(hù)層322，但不可移除任何應(yīng)變材料320。由于應(yīng)變材料保護(hù)層322與32 類似應(yīng)變材料320與320a，因此，在相同蝕刻工藝下，上述各層320、320a、322與32 的表面能(surface energy)會控制影響其移除速率。舉例來說，當(dāng)應(yīng)變材料保護(hù)層32 與顆粒320a兩者的表面能高于應(yīng)變材料320上應(yīng)變材料保護(hù)層322的表面能時，在蝕刻工藝的過程中，顆粒中的材料320a與32 會較快移除，并有可能完全移除，而應(yīng)變材料保護(hù)層322 移除緩慢，且有一部分應(yīng)變材料保護(hù)層322b留下。因此，本發(fā)明半導(dǎo)體元件300的制造方法可完全移除顆粒320a，而留下應(yīng)變材料320以提高載子遷移率并提升元件效能與產(chǎn)率。于圖2所示步驟完成后，可利用標(biāo)準(zhǔn)互補(bǔ)式金屬氧化物半導(dǎo)體(CM0Q工藝進(jìn)行晶體管制作。請參閱圖3E，通過一硅化物工藝，于源/漏極區(qū)320上，形成硅化物區(qū)(silicide region) 330。舉例來說，一硅化物工藝可于留下的保護(hù)層322b或應(yīng)變材料320上選擇性地生長一含硅覆蓋層(未圖示)。之后，通過一硅與一金屬材料之間的反應(yīng)對覆蓋層進(jìn)行硅化，以形成硅化物區(qū)330。硅化物區(qū)330可包括一材料，選自由鈦硅化物、鈷硅化物、鎳硅化物、鉬硅化物、鉺硅化物與鈀硅化物所組成的族群。之后，于形成硅化物區(qū)330后，實施包括內(nèi)連線工藝的后續(xù)工藝，以完成半導(dǎo)體元件300的制作。雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件的制造方法，包括 選擇性生長一材料于一基板的一上表面； 選擇性生長一保護(hù)層于該材料上；以及于一蝕刻氣體中移除部分該保護(hù)層。
2.如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中利用一低壓化學(xué)氣相沉積工藝實施選擇性生長一保護(hù)層于該材料上的步驟。
3.如權(quán)利要求2所述的半導(dǎo)體元件的制造方法，其中于一介于攝氏400 800度的溫度與一介于1 200托的壓力條件下并利用二氯硅甲烷、硅烷、鍺烷、氯化氫、硼化氫與氫作為反應(yīng)氣體，實施該低壓化學(xué)氣相沉積工藝。
4.如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中于一介于攝氏400 800度的溫度與一介于1 200托的壓力條件下并于一包括氯化氫、氯或氟化氫的蝕刻氣體中，實施移除部分該保護(hù)層的步驟。
5.如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中該保護(hù)層的鍺濃度低于該材料的鍺濃度。
6.一種半導(dǎo)體元件的制造方法，包括 形成一柵極堆疊于一基板上；對該基板進(jìn)行凹槽制作，以形成源/漏極凹槽于該基板中鄰近該柵極堆疊處； 選擇性生長一應(yīng)變材料于該基板的該源/漏極凹槽中； 選擇性生長一保護(hù)層于該應(yīng)變材料上；以及于一蝕刻氣體中移除部分該保護(hù)層。
7.如權(quán)利要求6所述的半導(dǎo)體元件的制造方法，其中利用一干蝕刻實施對該基板進(jìn)行凹槽制作，以形成源/漏極凹槽于該基板中的步驟。
8.如權(quán)利要求6所述的半導(dǎo)體元件的制造方法，其中利用一低壓化學(xué)氣相沉積工藝實施選擇性生長一保護(hù)層于該應(yīng)變材料上的步驟。
9.如權(quán)利要求8所述的半導(dǎo)體元件的制造方法，其中于一介于攝氏400 800度的溫度與一介于1 200托的壓力條件下并利用二氯硅甲烷、硅烷、鍺烷、氯化氫、硼化氫與氫作為反應(yīng)氣體，實施該低壓化學(xué)氣相沉積工藝。
10.如權(quán)利要求6所述的半導(dǎo)體元件的制造方法，其中于一介于攝氏400 800度的溫度與一介于ι 200托的壓力條件下并于一包括氯化氫、氯或氟化氫的蝕刻氣體中，實施移除部分該保護(hù)層的步驟。
全文摘要
本發(fā)明公開一半導(dǎo)體元件的制造方法，包括選擇性生長一材料于一基板的一上表面；選擇性生長一保護(hù)層于該材料上；以及于一蝕刻氣體中移除部分該保護(hù)層。本發(fā)明可完全移除顆粒，而留下應(yīng)變材料以提高載子遷移率并提升元件效能與產(chǎn)率。
文檔編號H01L21/8238GK102237312SQ20101053418
公開日2011年11月9日 申請日期2010年11月2日 優(yōu)先權(quán)日2010年4月22日
發(fā)明者李啟弘, 李資良, 游明華, 鄭有宏, 陸志誠 申請人:臺灣積體電路制造股份有限公司