專利名稱：半導(dǎo)體存儲(chǔ)單元、器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體存儲(chǔ)單元、器件及其制備方法。
背景技術(shù)：
微電子產(chǎn)品主要分為邏輯器件與存儲(chǔ)器件兩大類。作為存儲(chǔ)器件的一個(gè)重要部分，動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(DRAM)能夠提供數(shù)據(jù)的高速讀寫操作，然而在掉電的情況下存儲(chǔ)的信息很容易遺失，因此被稱為揮發(fā)性的半導(dǎo)體存儲(chǔ)器。在計(jì)算機(jī)系統(tǒng)中，動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器一般介于高速微處理器和低速的非揮發(fā)性存儲(chǔ)器之間，用于實(shí)現(xiàn)高速數(shù)據(jù)處理和低速數(shù)據(jù)訪問(wèn)存取的匹配。信息技術(shù)的不斷發(fā)展使得發(fā)展高速、高密度的DRAM成為了目前存儲(chǔ)技術(shù)研究的一個(gè)重要方向。傳統(tǒng)的動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器件一般由一個(gè)訪問(wèn)晶體管和一個(gè)電容(ITlC)所構(gòu)成。電容用于數(shù)據(jù)的保存，而數(shù)據(jù)的讀寫由晶體管控制。隨著器件尺寸的按比例縮小，常規(guī)的ITlC結(jié)構(gòu)已經(jīng)很難滿足對(duì)晶體管的低泄露電流和電容的大存儲(chǔ)能力的要求，同時(shí)無(wú)論是溝槽式電容還是堆棧式電容為了保證電容存儲(chǔ)能力大于25pF，電容尺寸已經(jīng)很難進(jìn)行縮小。為此，尋找新的高速動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器結(jié)構(gòu)成為了目前存儲(chǔ)技術(shù)研究的熱點(diǎn)。目前，采用浮體效應(yīng)的存儲(chǔ)單元(FBC)因?yàn)槠涔に嚿系娜嫒莺鸵子谧儽仁艿搅藰I(yè)界的廣泛關(guān)注。圖IA為現(xiàn)有技術(shù)在SOI襯底上實(shí)現(xiàn)FBC單元的示意圖。圖IB為現(xiàn)有技術(shù)在體硅襯底上實(shí)現(xiàn)FBC單元的示意圖。圖2為現(xiàn)有技術(shù)FBC單元的原理示意圖。如圖2所示在器件編程情況下，給漏區(qū)施加一個(gè)大的正壓vd，給柵極施加一個(gè)晶體管的開(kāi)啟電壓\，Vg = Vd/4 Vd/2。在這種情況下，電子在從源區(qū)到漏區(qū)運(yùn)動(dòng)過(guò)程中獲得較高的能量，在靠近漏區(qū)的高電場(chǎng)下發(fā)生碰撞電離產(chǎn)生電子空穴對(duì)，產(chǎn)生的空穴在將向襯底移動(dòng)。因?yàn)槎趸?S0I情況)或者N型硅的存在使得空穴在移動(dòng)向襯底時(shí)候碰到勢(shì)壘，從而在靠近襯底的地方形成累積。由于空穴的累積造成襯底電勢(shì)升高將導(dǎo)致晶體管的閾值電壓減小，我們稱此狀態(tài)為寫狀態(tài)(“1”)， 如果施加負(fù)電壓給源區(qū)或者漏區(qū)，靠近襯底區(qū)存儲(chǔ)的空穴將會(huì)被移去造成晶體管的閾值電壓增大，我們稱為擦狀態(tài)(“0”)。這種“0”、“1”狀態(tài)的組合將完成我們需要的數(shù)據(jù)的高速擦寫操作。不同于常規(guī)的ITlC結(jié)構(gòu)，這種基于浮體效應(yīng)的存儲(chǔ)結(jié)構(gòu)完全消除了由于復(fù)雜電容結(jié)構(gòu)所引起的工藝復(fù)雜性，因此可以實(shí)現(xiàn)存儲(chǔ)單元的高密度的集成。盡管FBC單元結(jié)構(gòu)在工藝、高密度集成等方面的優(yōu)點(diǎn)，它仍然面臨著來(lái)自于數(shù)據(jù)保持時(shí)間方面的技術(shù)挑戰(zhàn)。常規(guī)的FBC單元在掉電情況下，在靠近襯底附近存儲(chǔ)的空穴很容易通過(guò)源區(qū)與襯底的PN結(jié)或者漏區(qū)與襯底的PN結(jié)泄露出去，造成FBC器件的信息保持時(shí)間很短。這種短的信息保持時(shí)間(小于1秒)，使得器件的刷新次數(shù)增大，從而使得功耗上升。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問(wèn)題
本發(fā)明的目的在于解決現(xiàn)有技術(shù)中浮體存儲(chǔ)單元在掉電情況下，在靠近襯底附近存儲(chǔ)的空穴很容易通過(guò)源區(qū)與襯底的PN結(jié)或者漏區(qū)與襯底的PN結(jié)泄露出去，從而導(dǎo)致FBC 較短的數(shù)據(jù)保持時(shí)間的技術(shù)問(wèn)題，從而提供一種半導(dǎo)體存儲(chǔ)單元、器件及其制備方法。( 二 )技術(shù)方案由于在半導(dǎo)體存儲(chǔ)器件中，空穴保持時(shí)間的長(zhǎng)短主要取決于在空穴保存位置上的空穴勢(shì)壘深度以及通過(guò)源漏區(qū)PN結(jié)泄露電流的大小，因此，可以通過(guò)引入窄禁帶寬度的襯底材料來(lái)提供大的空穴勢(shì)壘，優(yōu)選地，還可以通過(guò)在源漏結(jié)區(qū)下方插入絕緣層的結(jié)構(gòu)來(lái)減小PN結(jié)的面積。(三)有益效果本發(fā)明所公開(kāi)的存儲(chǔ)單元和器件中，在編程情況下空穴將存儲(chǔ)在具有較大價(jià)帶能帶漂移的窄禁帶寬度的襯底材料埋層中，該勢(shì)壘可以有效降低空穴向源/漏端的移動(dòng)速度，提高數(shù)據(jù)保持時(shí)間。同時(shí)，該結(jié)構(gòu)中通過(guò)在源漏結(jié)正下方引入絕緣層可以有效減小PN 結(jié)的接觸面積，從而有效抑制PN結(jié)的泄露電流。通過(guò)這些措施，將有效提高數(shù)據(jù)的保持特性，減小DRAM存儲(chǔ)器件的刷新次數(shù)，也有益于減小功耗。同時(shí)，本發(fā)明提出的新結(jié)構(gòu)的工藝與常規(guī)的邏輯工藝完全兼容，將更有利于高密度三維的工藝集成。


圖IA為現(xiàn)有技術(shù)在SOI襯底上實(shí)現(xiàn)FBC單元的示意圖；圖IB為現(xiàn)有技術(shù)在體硅襯底上實(shí)現(xiàn)FBC單元的示意圖；圖2為現(xiàn)有技術(shù)FBC單元的原理示意圖；圖3為根據(jù)本發(fā)明實(shí)施例一半導(dǎo)體存儲(chǔ)單元的示意圖；圖4為根據(jù)本發(fā)明實(shí)施例二半導(dǎo)體存儲(chǔ)單元的示意圖.圖5為圖4中半導(dǎo)體存儲(chǔ)器件垂直溝道方向的能帶示意圖；圖6為本發(fā)明實(shí)施例二半導(dǎo)體存儲(chǔ)單元在SOI襯底上的示意圖；圖7為根據(jù)本發(fā)明實(shí)施例四半導(dǎo)體存儲(chǔ)裝置制備方法的流程圖；圖8為根據(jù)本發(fā)明實(shí)施例五以體FinFET結(jié)構(gòu)為例給出了一種實(shí)現(xiàn)該新存儲(chǔ)單元的工藝流程示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。實(shí)施例一圖3為根據(jù)本發(fā)明實(shí)施例一半導(dǎo)體存儲(chǔ)單元的示意圖。如圖3所示，該半導(dǎo)體存儲(chǔ)單元包括襯底；位于所述襯底上方的溝道區(qū)；位于所述溝道區(qū)上方的柵區(qū)；位于所述襯底上方，所述溝道區(qū)的兩側(cè)的源區(qū)和漏區(qū)；位于所述襯底和溝道區(qū)之間，由禁帶寬度比所述溝道區(qū)材料的禁帶寬度窄的材料構(gòu)成的埋層。本實(shí)施例中，所述溝道區(qū)的材料為Si或應(yīng)力硅，所述埋層的材料為IV族材料或 III-V族材料，例如SixGe1^ Ge，GaN，或hP ；或所述溝道區(qū)的材料為SixGei_x，所述埋層的材料為Ge。
由于埋層的禁帶寬度比所述溝道區(qū)材料的禁帶寬度要窄，溝道區(qū)和埋層在價(jià)帶存在一個(gè)很大的偏移(Valance band offset)，從而在埋層形成空穴勢(shì)壘，所以存儲(chǔ)在埋層中的空穴將面臨勢(shì)壘很難泄露出去。通過(guò)上述方法，可以提高FBC器件的信息保持時(shí)間。實(shí)施例二 本實(shí)施例將在實(shí)施例一的基礎(chǔ)上，對(duì)技術(shù)方案進(jìn)一步優(yōu)化。圖4為根據(jù)本發(fā)明實(shí)施例二半導(dǎo)體存儲(chǔ)單元的示意圖。如圖4所示的半導(dǎo)體存儲(chǔ)單元中，在所述源/漏區(qū)與襯底之間，所述埋層的兩側(cè)，還包括絕緣層。優(yōu)選地，上述絕緣層還部分的位于所述溝道區(qū)與襯底之間。該絕緣層的材料為下列材料中的一種=GexOy，SiO2, SiC, SixNy0該絕緣層可以有效減小PN結(jié)的面積，從而有效減小從襯底到源區(qū)以及從襯底到漏區(qū)的PN結(jié)泄露電流。圖5為本發(fā)明實(shí)施例二半導(dǎo)體存儲(chǔ)單元在圖4垂直溝道方向的切面上的能帶示意圖。由圖5可以看出，鍺硅埋層明顯提高了空穴的勢(shì)壘。本實(shí)施例也可以應(yīng)用于SOl襯底的情況，如圖6所示。此外，本實(shí)施例可以應(yīng)用于平面結(jié)構(gòu)器件，也可以應(yīng)用于非平面器件如FinFET，3D結(jié)構(gòu)等。在本實(shí)施例中，柵介質(zhì)材料可以采用常規(guī)的SiO2, SiOxNy等材料，也可以采用高介電常數(shù)材料，如HfSiOxNy,Hf0，AW等， 或者采用上述材料構(gòu)成的混合結(jié)構(gòu)如SiO2MfSiON等。其中的柵電極材料可以采用傳統(tǒng)的多晶硅柵電極、金屬柵電極、硅化物、氮化物等或者其多層結(jié)構(gòu)的組合。本實(shí)施例提供的半導(dǎo)體存儲(chǔ)單元，在編程情況下空穴將存儲(chǔ)在具有較大價(jià)帶能帶漂移的窄禁帶寬度的襯底材料埋層中，該勢(shì)壘可以有效降低空穴向源/漏端的移動(dòng)速度， 提高數(shù)據(jù)保持時(shí)間。同時(shí)，該結(jié)構(gòu)中通過(guò)在源漏結(jié)正下方引入絕緣層可以有效減小PN結(jié)的接觸面積，從而有效抑制PN結(jié)的泄露電流。通過(guò)這些措施，將有效提高數(shù)據(jù)的保持特性，減小DRAM存儲(chǔ)器件的刷新次數(shù)，也有益于減小功耗。實(shí)施例三本實(shí)施例提供了一種半導(dǎo)體存儲(chǔ)裝置，該存儲(chǔ)裝置可以包含一個(gè)或多個(gè)實(shí)施例或?qū)嵤├_(kāi)的半導(dǎo)體存儲(chǔ)單元，并獲得相應(yīng)地技術(shù)效果。實(shí)施例四圖7為根據(jù)本發(fā)明實(shí)施例四半導(dǎo)體存儲(chǔ)裝置制備方法的流程圖。如圖7所示，本實(shí)施例包括步驟S702，在襯底上沉積由禁帶寬度比溝道區(qū)材料的禁帶寬度窄的材料構(gòu)成的埋層；步驟S704，在埋層上外延或者淀積溝道層；步驟S706，淀積光刻膠，并通過(guò)曝光、顯影獲得最終的柵刻蝕掩膜層；步驟S708，利用柵刻蝕掩膜層進(jìn)行刻蝕，形成溝道區(qū)，同時(shí)回填二氧化硅完成存儲(chǔ)單元隔離；步驟S710，制備柵區(qū)、源區(qū)和漏區(qū)，并進(jìn)行柵/源/漏極的外圍引線連接。本實(shí)施例通過(guò)在襯底和溝道區(qū)沉積埋層，從而在埋層和襯底之間形成勢(shì)壘，該勢(shì)壘可以有效降低空穴向源/漏端的移動(dòng)速度，提高數(shù)據(jù)保持時(shí)間。實(shí)施例五圖8為根據(jù)本發(fā)明實(shí)施例五以體FinFET結(jié)構(gòu)為例給出了一種實(shí)現(xiàn)該新存儲(chǔ)單元的工藝流程示意圖。具體包括了 1)形成窄禁帶寬度的SixGei_x埋層，并在其上外延或者淀積硅溝道層；2)刻蝕鍺硅埋層/硅溝道層并露出埋層；3)選擇性的部分刻蝕鍺硅層；4)采用氧化或者淀積二氧化硅的方法形成存儲(chǔ)單元之間的隔離區(qū)；5)獲得最終的柵刻蝕掩膜層定義；6)刻蝕形成硅溝道同時(shí)回填二氧化硅完成單元隔離；
7)淀積柵絕緣材料和柵電極材料；8)完成柵電極和柵介質(zhì)的刻蝕；9)源漏注入，柵/源/漏極的外圍引線連接以及最終完成存儲(chǔ)單元的制備。由上述可知，在本發(fā)明的實(shí)施例中，綜合利用了具有較大價(jià)帶漂移的窄禁帶材料 SixGei_x作為空穴的存儲(chǔ)層，利用源、漏結(jié)正下方引入絕緣層來(lái)減小PN結(jié)的接觸面積，這些措施將有效的抑制PN結(jié)的泄露電流，提高數(shù)據(jù)的保持特性，減小DRAM存儲(chǔ)器件的刷新次數(shù)，也有益于減小功耗。同時(shí)，本發(fā)明提出的無(wú)電容結(jié)構(gòu)，完全避免了常規(guī)ITlC結(jié)構(gòu)中的電容結(jié)構(gòu)的復(fù)雜工藝。該新結(jié)構(gòu)的工藝與常規(guī)的邏輯工藝完全兼容，將更有利于高密度三維的工藝集成。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)單元，其特征在于，包括 襯底；溝道區(qū)，位于所述襯底上方； 柵區(qū)，位于所述溝道區(qū)上方；源區(qū)和漏區(qū)，位于所述襯底上方，所述溝道區(qū)的兩側(cè)；埋層，位于所述襯底和溝道區(qū)之間，由禁帶寬度比所述溝道區(qū)材料的禁帶寬度窄的材料構(gòu)成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)單元，其特征在于所述溝道區(qū)的材料為Si或應(yīng)力硅，所述埋層的材料為IV族材料或III-V族材料；或所述溝道區(qū)的材料為SixGei_x，所述埋層的材料為Ge。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)單元，其特征在于 所述IV族材料包括下列材料中的一種SixGei_x，Ge ； 所述III-V族材料包括下列材料中的一種GaN，InP0
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)單元，其特征在于，還包括 絕緣層，位于所述源/漏區(qū)與襯底之間，所述埋層的兩側(cè)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)單元，其特征在于所述絕緣層的材料為下列材料中的一種=GexOy，SiO2, SiC, SixNy。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)單元，其特征在于 所述襯底為SOI襯底或體硅襯底。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)單元，其特征在于，所述柵區(qū)包括 柵介質(zhì)，形成于所述溝道區(qū)的上方；和柵電極，形成于所述柵介質(zhì)的上方。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)單元，其特征在于所述柵介質(zhì)，由下列材料中的一種或多種構(gòu)成Si02，SiOxNy，HfSiOxNy, HfO, AlO ；和柵電極，由下列材料中的一種或多種構(gòu)成多晶硅柵電極、金屬柵電極、硅化物、氮化物。
9.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括多個(gè)權(quán)利要求1至8中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)單元。
10.一種半導(dǎo)體存儲(chǔ)裝置的制備方法，其特征在于，包括在襯底上沉積由禁帶寬度比所述溝道區(qū)材料的禁帶寬度窄的材料構(gòu)成的埋層；在所述埋層上外延或者淀積溝道層；淀積光刻膠，并通過(guò)曝光、顯影獲得最終的柵刻蝕掩膜層；利用所述柵刻蝕掩膜層進(jìn)行刻蝕，形成溝道區(qū)，同時(shí)回填二氧化硅完成存儲(chǔ)單元隔1 ；制備柵區(qū)、源區(qū)和漏區(qū)，并進(jìn)行柵/源/漏極的外圍引線連接。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)裝置制備方法，其特征在于，所述溝道區(qū)的材料為Si或應(yīng)力硅，所述埋層的材料為IV族材料或III-V族材料；或所述溝道區(qū)的材料為SixGe1Y所述埋層的材料為Ge。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)裝置制備方法，其形成溝道區(qū)下部絕緣層的工藝包括在所述埋層上外延或者淀積溝道層之后 采用曝光光刻的方法刻蝕溝道層和所述埋層； 選擇性地刻蝕所述溝道層下方的埋層；采用氧化或淀積的方法在所述埋層的兩側(cè)，所述源/漏區(qū)與襯底之間及所述溝道層下方的埋層的區(qū)域沉積絕緣層。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)裝置制備方法，其特征在于，所述絕緣層的材料為下列材料中的一種G 0y，SiO2, SiC, SixNy。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體存儲(chǔ)單元、器件及其制備方法。該半導(dǎo)體存儲(chǔ)單元，包括襯底；溝道區(qū)，位于襯底上方；柵區(qū)，位于溝道區(qū)上方；源區(qū)和漏區(qū)，位于襯底上方，溝道區(qū)的兩側(cè)；埋層，位于襯底和溝道區(qū)之間，由禁帶寬度比溝道區(qū)材料的禁帶寬度窄的材料構(gòu)成。由于埋層的禁帶寬度比溝道區(qū)材料的禁帶寬度要窄，從而在埋層形成空穴勢(shì)壘，存儲(chǔ)在埋層中的空穴將面臨勢(shì)壘很難泄露出去。通過(guò)上述方法，可以提高采用浮體效應(yīng)的存儲(chǔ)單元的信息保持時(shí)間。
文檔編號(hào)H01L21/762GK102468303SQ201010541159
公開(kāi)日2012年5月23日 申請(qǐng)日期2010年11月10日 優(yōu)先權(quán)日2010年11月10日
發(fā)明者劉明, 霍宗亮 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所