專利名稱：相變存儲器制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體工藝，特別涉及相變存儲器制造方法。
背景技術(shù)：
具有如鍺(Ge)、硒(Se)、碲(Sb)、鉍(Bi)等元素構(gòu)成的合金型固態(tài)相變材料，逐漸作為相變材料被用到半導(dǎo)體器件中。固態(tài)相變材料至少存在兩種不同的固態(tài)狀態(tài)。最極端的兩種狀態(tài)能夠被簡單地分為非晶態(tài)和結(jié)晶態(tài)。在這兩種狀態(tài)之間還有其他更不容易辨別的狀態(tài)。非晶態(tài)具有無序的原子結(jié)構(gòu)，表現(xiàn)為絕緣的電學(xué)性質(zhì)；而結(jié)晶狀態(tài)通常是多晶，表現(xiàn)出P型半導(dǎo)體那樣的電學(xué)性質(zhì)。固態(tài)相變材料的電阻率在非晶態(tài)和結(jié)晶態(tài)之間變化。具體地說，當(dāng)這種固態(tài)相變材料被加熱時，就會從一種狀態(tài)(例如非晶態(tài))轉(zhuǎn)變?yōu)榈诙N狀態(tài)(例如結(jié)晶態(tài))。狀態(tài)之間的轉(zhuǎn)變可以因受熱不同而選擇性地可逆，也就是說，固態(tài)相變材料可以被設(shè)定成一種電學(xué)狀態(tài)并可以被復(fù)位。正如其他具有兩種或更多種可辨別和可選擇狀態(tài)的材料一樣，固態(tài)相變材料的兩個穩(wěn)定狀態(tài)中的任一個都能被指定為邏輯1而另一個被指定為邏輯0。于是，固態(tài)相變材料就可以被用于存儲器件，準(zhǔn)確地說是非易失存儲器。此外，利用結(jié)晶態(tài)和非晶態(tài)之間的中間狀態(tài)所固有的電阻率變化，還可以制造多位存儲元件。關(guān)于由固態(tài)相變材料所制造的相變存儲器的結(jié)構(gòu)可以參考公開號為 CN1627547A的中國發(fā)明專利申請所公開的內(nèi)容。二極管由于單元尺寸上的優(yōu)勢，被認(rèn)為是高密度相變隨機存儲器驅(qū)動管的不二之選?，F(xiàn)有技術(shù)形成相變隨機存儲器中的二極管的步驟如圖1至圖4所示。首先如圖1所示， 提供襯底101，所述襯底包括外圍區(qū)域A和存儲區(qū)域B，外圍區(qū)域A和存儲區(qū)域B之間以隔離結(jié)構(gòu)隔開，所述襯底101表面依次形成有η型掩埋層106，介質(zhì)層103，所述介質(zhì)層103內(nèi)形成有通孔，并用多晶硅填充滿所述通孔，形成多晶硅層104;接著，參考圖2，形成暴露位于外圍區(qū)域A的多晶硅層104的光刻膠層107，并以所述光刻膠層107為掩膜部分刻蝕所述多晶硅層104，并先、后采用離子注入的方法對外圍區(qū)域A的多晶硅層104摻雜η型離子和 P型離子，分別形成η型層109和ρ型層105，η型層109和ρ型層105依次堆疊在襯底101 表面；因為外圍區(qū)域A和存儲區(qū)域B的二極管的摻雜濃度可能不同，所以如圖3所示，形成暴露位于存儲區(qū)域B的多晶硅層104的光刻膠層108，并以所述光刻膠層108為掩膜刻蝕所述多晶硅層104，并先、后用離子注入的方法對存儲區(qū)域B的多晶硅層104摻雜η型離子和P型離子，分別形成η型層110和ρ型層111，η型層110和ρ型層111依次堆疊在襯底 101表面；最后，參考圖4，分別填充前述刻蝕步驟在外圍區(qū)域Α、存儲區(qū)域B形成的通孔，在外圍區(qū)域A形成電極層112，在存儲區(qū)域B形成相變層113。但是現(xiàn)有技術(shù)有如下缺點第一，在采用離子注入的方法先、后摻雜η型離子、ρ型離子形成二極管的過程中， 離子會損傷多晶硅層104，從而會影響器件的性能；第二，采用離子注入的方法摻雜，摻雜離子分布不均，以ρ型區(qū)域105為例，在靠近 η型區(qū)域109和電極112的表面附近摻雜離子的濃度較小，而在ρ型區(qū)域105中間部位摻雜離子濃度較高，并且，在摻雜η型離子形成η型區(qū)域109的過程中，η型離子會分布在整個多晶硅層，所以在后續(xù)形成P型區(qū)域105的過程中，必須將η型區(qū)域部分反轉(zhuǎn)才能夠形成ρ 型區(qū)域，從而增加了工藝難度；第三，在用現(xiàn)有技術(shù)形成存儲區(qū)域和外圍區(qū)域的二極管的過程中，需要使用兩層光刻膠掩膜板，做四次離子注入，從而增加工藝成本。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種可以減小對多晶硅的損傷、并提高器件性能的相變存儲器制造方法。為解決上述問題，本發(fā)明所提供的相變存儲器制造方法包括提供襯底，所述襯底包括存儲區(qū)域和外圍區(qū)域；在所述襯底表面形成絕緣介質(zhì)層，絕緣介質(zhì)層內(nèi)形成有第一通孔，所述第一通孔暴露襯底；在所述第一通孔所暴露襯底表面形成η型硅外延層，所述η型硅外延層的厚度小于所述第一通孔的深度；采用原位摻雜的方法在所述η型硅外延層表面形成P型硅外延層，η型硅外延層與ρ型硅外延層厚度之和小于第一通孔的深度；在位于外圍區(qū)域的P型硅外延層表面形成電極層，在位于存儲區(qū)域的P型硅外延層表面形成相變層。 優(yōu)選地，所述絕緣介質(zhì)層的厚度是2000 9000埃。優(yōu)選地，在所述襯底的存儲區(qū)域和外圍區(qū)域表面形成η+型埋層。優(yōu)選地，所述η型硅外延層的形成方法是在所述第一通孔所暴露的襯底表面形成硅外延層，所述硅外延層厚度小于第一通孔的深度；對包括所述硅外延層的襯底進行快速熱退火處理，η+型埋層內(nèi)的η型離子進入所述硅外延層，形成η型硅外延層。優(yōu)選地，所述η型硅外延層的形成方法是原位摻雜。優(yōu)選地，所述η型硅外延層的摻雜離子是磷離子或者砷離子。優(yōu)選地，形成所述η型硅外延層的工藝參數(shù)是溫度600-1150°C，壓強0. 01-100托， 通入的氣體為 Si2H6、SiH4、SiH2Cl2、As2H3、HCl、H2，總的氣體流量為 0. 1-lOOslm。優(yōu)選地，所述ρ型硅外延層的摻雜離子是硼離子。優(yōu)選地，形成所述ρ型硅外延層的工藝參數(shù)是溫度600-1150°C，壓強0. 01-100托， 通入的氣體為 Si2H6、SiH4、SiH2Cl2、&H6、HCl、H2，總的氣體流量為 0. 1-lOOslm。優(yōu)選地，所述η+型埋層的摻雜離子是磷離子或者砷離子。優(yōu)選地，所述η型硅外延層的厚度是1000 4000埃。優(yōu)選地，其特征在于，所述ρ型硅外延層的厚度是1000 4000埃。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點第一，本發(fā)明采用熱擴散或者原位摻雜的方法形成η型硅外延層，采用原位摻雜的方法形成P型硅外延層，從而避免了采用離子注入的方法形成η型硅外延層和P型硅外延層的過程中對硅外延層的破壞；第二，本發(fā)明采用熱擴散或者原位摻雜的方法形成η型硅外延層，采用原位摻雜的方法形成P型硅外延層，可以使硅外延層中的η型離子或者P型離子均勻分布；第三，本發(fā)明采用熱擴散或者原位摻雜的方法形成η型硅外延層，采用原位摻雜的方法形成P型硅外延層，即使在后續(xù)工藝中，因為外圍區(qū)域和存儲區(qū)域需要的摻雜濃度不同，也只需要單獨對外圍區(qū)域或者存儲區(qū)域采用離子注入的方法摻雜，減少了制作光刻膠掩膜層的費用和離子注入的費用，從而降低了工藝成本，提高了工藝效率。綜上，本發(fā)明所提供的相變存儲器制造方法提高了相變存儲器的性能，并且摻雜離子在硅外延層中均勻分布，同時降低了工藝成本，提高了工藝效率。


圖1至圖4為現(xiàn)有相變存儲器制造方法；圖5是本發(fā)明所提供的相變存儲器制造方法的流程示意圖；圖6至圖10是本發(fā)明所提供的相變存儲器制造方法實施例示意圖。
具體實施例方式由背景技術(shù)可知，現(xiàn)有的相變存儲器制造方法因為硅外延層中摻雜離子分布不均，且摻雜過程會破壞硅外延層，所以會影響相變存儲器的性能，此外，現(xiàn)有相變存儲器制造方法工藝成本比較高。本發(fā)明的發(fā)明人針對上述問題進行研究，并在本發(fā)明中提供一種摻雜離子在硅外延層中均勻分布，且摻雜過程不破壞硅外延層的相變存儲器制造方法，此外，本發(fā)明所提供的相變存儲器制造方法工藝成本低。圖5為本發(fā)明所提供的相變存儲器制造方法的流程示意圖。本發(fā)明所提供的相變存儲器制造方法包括步驟S101，提供襯底，所述襯底包括存儲區(qū)域和外圍區(qū)域；步驟S102，在所述襯底表面形成絕緣介質(zhì)層，絕緣介質(zhì)層內(nèi)形成有第一通孔，所述第一通孔暴露襯底；步驟S103，在所述第一通孔所暴露襯底表面形成η型硅外延層，所述η型硅外延層的厚度小于所述第一通孔的深度；步驟S104，采用原位摻雜的方法在所述η型硅外延層表面形成ρ型硅外延層，η型硅外延層與P型硅外延層厚度之和小于第一通孔的深度；步驟S105，在位于外圍區(qū)域的ρ型硅外延層表面形成電極層，在位于存儲區(qū)域的ρ 型硅外延層表面形成相變層。與現(xiàn)有技術(shù)相比，本發(fā)明所提供的相變存儲器制造方法減小了對硅外延層的破壞，并且摻雜離子在硅外延層中均勻分布，同時降低了工藝成本，提高了工藝效率。下面結(jié)合附圖和實施方式對本發(fā)明所提供的相變存儲器制造方法進行詳細(xì)描述。參考圖6，提供襯底200，所述襯底200包括存儲區(qū)域C和外圍區(qū)域D。其中，所述襯底200的材質(zhì)可以為硅、鍺硅、絕緣體上硅等。作為一個實施例，所述襯底200為形成有晶體管的硅襯底，所述晶體管用于控制后續(xù)形成的二極管。優(yōu)選地，所述襯底200還包括在所述襯底的存儲區(qū)域和外圍區(qū)域表面形成的η+型埋層202，后續(xù)形成的第一通孔暴露所述η+型埋層202，所述η+型埋層202可以降低襯底內(nèi)晶體管與后續(xù)形成的二極管之間的電阻率。通過向所述襯底200注入磷離子形成η+型埋層202，注入磷的劑量為lX1013ions/cm2，注入磷離子所需的能量為1.25MeV。存儲區(qū)域C與外圍區(qū)域D之間以隔離結(jié)構(gòu)隔開，比如淺溝槽隔離結(jié)構(gòu)。每個存儲區(qū)域可以包括若干個存儲子單元，每個存儲子單元包括一個二極管，相鄰存儲子單元之間以隔離結(jié)構(gòu)隔開，每個外圍區(qū)域可以包括若干個控制子單元，每個控制子單元包括一個二極管，在本實施例中，存儲區(qū)域C包括兩個存儲子單元，外圍區(qū)域D包括兩個控制子單元。參考圖7，在所述襯底200表面形成絕緣介質(zhì)層203，絕緣介質(zhì)層203內(nèi)形成有第一通孔204，所述第一通孔204暴露襯底200。所述絕緣介質(zhì)層203用于隔離后續(xù)形成的存儲區(qū)域C與外圍區(qū)域D，所述絕緣介質(zhì)層203的材料可以選擇與襯底200刻蝕選擇比高的介質(zhì)材料，在本實施例中，絕緣介質(zhì)層 203的材料是二氧化硅，所述絕緣介質(zhì)層203的厚度是2000 9000埃，在本發(fā)明的較佳實施例中，所述絕緣介質(zhì)層203的厚度是6000-7000埃，比如6500埃。所述絕緣介質(zhì)層203 的形成工藝可以選擇現(xiàn)有的沉積工藝，比如化學(xué)氣相沉積法。所述第一通孔204的形成步驟包括，在所述絕緣介質(zhì)層203表面形成具有開口的光刻膠層(未示出)，所述開口的位置與大小與后續(xù)形成的第一通孔204的位置與大小相對應(yīng)，所述開口的位置與大小定義了后續(xù)形成的第一通孔204的位置與寬度；然后以所形成的光刻膠層為掩膜，刻蝕所述絕緣介質(zhì)層203，直至暴露襯底200形成第一通孔204，所述刻蝕可以采用現(xiàn)有的干法刻蝕工藝。優(yōu)選地，在本發(fā)明的其他實施例中，還可以在絕緣介質(zhì)層 203表面形成硬掩膜層，在硬掩膜層表面形成所述的光刻膠層，并以所形成的光刻膠層為掩膜刻蝕所述硬掩膜層，再以刻蝕后的硬掩膜層為掩膜刻蝕所述絕緣介質(zhì)層203形成第一通孔 204。參考圖8，在所述第一通孔204所暴露襯底200表面形成η型硅外延層205，所述 η型硅外延層205的厚度小于所述第一通孔204的深度。所述η型硅外延層205的厚度是1000 4000埃，優(yōu)選的厚度是1500埃。所述η 型硅外延層205的摻雜離子可以是任何η型離子，比如是磷離子或者砷離子。在本發(fā)明的一個實施例中，所述η型硅外延層205的形成方法是熱擴散，具體的步驟包括在所述第一通孔204所暴露的襯底200表面形成硅外延層，所述硅外延層厚度小于第一通孔的深度；對包括所述硅外延層的襯底進行溫度在900-1250°C的快速熱退火處理， η+型埋層內(nèi)的η型離子進入所述硅外延層，形成η型硅外延層205。形成硅外延層的方法可以采用現(xiàn)有的外延工藝，在本實施例中，形成所述硅外延層的工藝參數(shù)是溫度600-1150°C，壓強0.01-100托，通入的氣體為Si2H6, SiH4, SiH2Cl2, HCl、H2，總的氣體流量為0. I-IOOslm0可以通過控制沉積時間控制形成的硅外延層的厚度。在本發(fā)明的另外一個實施例中，所述η型硅外延層205的形成方法是原位摻雜。以摻雜離子為砷離子為例，形成所述η型硅外延層205的工藝參數(shù)是溫度600-115(TC，壓強 0. 01-100 托，通入的氣體為 Si2H6、SiH4、SiH2Cl2、As2H3、HCl、H2，總的氣體流量為 0. 1-lOOslm， 可以通過控制含砷氣體As2H3的流量控制所述η型硅外延層205的摻雜濃度，通過控制沉積時間控制形成的η型硅外延層205的厚度。在本發(fā)明的其他實施例中，還可以先形成填充滿所述第一通孔204的η型硅外延層205，然后通過刻蝕去除部分η型硅外延層205，保留的η型硅外延層205的厚度是 1000 4000埃，優(yōu)選的厚度是1500埃在本發(fā)明的實施例中，η型硅外延層205的厚度是1000-4000埃，在本發(fā)明的較佳實施例中，η型硅外延層205的厚度是1500埃。采用上述兩個實施例形成的η型硅外延層205中摻雜離子分布均勻，且在摻雜過程中對硅外延層沒有任何破壞，從而提高了器件的性能。并且節(jié)省了現(xiàn)有工藝中制作光刻膠層以及進行離子注入的費用。參考圖9，采用原位摻雜的方法在所述η型硅外延層205表面形成ρ型硅外延層 206，η型硅外延層205與ρ型硅外延層206厚度之和小于第一通孔204的深度。所述ρ型硅外延層206的摻雜離子可以是任何ρ型離子，在本發(fā)明的一個實施例中所述P型硅外延層206的摻雜離子是硼離子。在本實施例中，采用外延工藝形成填充滿所述第一通孔204的ρ型硅外延層206，具體地，在外延沉積工藝中引入氣體，B2H6分解產(chǎn)生硼離子，從而原位摻雜形成P型硅外延層206，可以通過控制的IH6氣體的流量控制ρ 型硅外延層206中硼離子的含量。在本實施例中，形成所述ρ型硅外延層的工藝參數(shù)是溫度 600-1150°C，壓強 0. 01-100 托，通入的氣體為 Si2H6、SiH4、SiH2Cl2、&H6、HCl、H2，總的氣體流量為0. I-IOOslm0然后利用回刻工藝刻蝕部分ρ型硅外延層206，保留厚度在1000-4000 埃范圍的P型硅外延層206，優(yōu)選地，保留厚度為1500埃的ρ型硅外延層206。在本發(fā)明的其他實施例中，還可以在原位摻雜形成ρ型硅外延層206的工藝中，通過控制沉積時間控制所形成的P型硅外延層206的厚度，從而形成厚度在1000-4000埃范圍的P型硅外延層206，優(yōu)選地形成厚度為1500埃的ρ型硅外延層206。η型硅外延層205 與ρ型硅外延層206的厚度之和小于所述第一通孔204的深度。采用上述實施例形成的ρ型硅外延層206中摻雜離子分布均勻，且在摻雜過程中對硅外延層沒有任何破壞，從而提高了器件的性能。并且節(jié)省了現(xiàn)有工藝中制作光刻膠層以及進行離子注入的費用。在本發(fā)明的實施例中，可以通過控制沉積時間控制ρ型硅外延層206的厚度，通過控制氣體流量控制摻雜的濃度。通過上述實施例形成的位于存儲區(qū)域C和位于外圍區(qū)域D的η型硅外延層205和 P型硅外延層206的摻雜濃度相同，所述η型硅外延層205和ρ型硅外延層206構(gòu)成二極管。在本發(fā)明的其他實施例中，如果需要位于存儲區(qū)域C和位于外圍區(qū)域D的η型硅外延層205和/或ρ型硅外延層206的摻雜濃度不相同，比如位于存儲區(qū)域C的η型硅外延層 205的摻雜濃度需要高于位于外圍區(qū)域D的η型硅外延層205的摻雜濃度，在此種情況下， 可以在利用原位摻雜或者熱擴散的方法摻雜達到外圍區(qū)域D所需要的摻雜濃度后，再利用離子注入的方法，對存儲區(qū)域C進行二次摻雜，以滿足存儲區(qū)域C對摻雜濃度的要求。在上面所述的方法中，雖然用離子注入的方法進行了二次摻雜，但是因為與現(xiàn)有技術(shù)相比，離子注入的量比較少，所以仍然可以減少對硅外延層的破壞，且只需要對存儲區(qū)域C進行二次摻雜時，形成暴露存儲區(qū)域的光刻膠層，從而減小成本。參考圖10，在位于外圍區(qū)域D的ρ型硅外延層206表面形成電極層208，在位于存儲區(qū)域C的ρ型硅外延層206表面形成相變層210。所述相變層210的材料為硫族化合物。所述硫族化合物為Ge-Sb-Te、Ag-h-Te或 Ge-BiTe，優(yōu)選地，所述硫族化合物合金是GexSbyTez，且0 < x，y，ζ < 1，x+y+z = 1。優(yōu)選地，形成所述相變層210的步驟包括在所述位于存儲區(qū)域C的ρ型硅外延層206表面形成厚度300-400埃的鍺層(未示出)，所述鍺層用于電連接ρ型硅外延層206與相變層210 ； 然后形成填充滿所述第二通孔207的介質(zhì)層(未示出)；再刻蝕所述介質(zhì)層形成側(cè)墻209， 所述側(cè)墻209的材料選擇氮化硅，所述側(cè)墻209可以增加相變層210與鍺層之間的歐姆電阻，從而提高對相變層210的加熱效果，減小相變存儲器的功耗；最后形成填充滿所述第二通孔207的相變層210。在位于外圍區(qū)域D的第二通孔207內(nèi)形成電極層208，在位于存儲區(qū)域C的第二通孔207內(nèi)形成相變層210的技術(shù)已為本領(lǐng)域技術(shù)人員所熟知，故在此不再詳述。綜上，本發(fā)明所提供的相變存儲器制造方法采用熱擴散或者原位摻雜的方法形成 η型硅外延層，采用原位摻雜的方法形成P型硅外延層，從而避免了采用離子注入的方法形成η型硅外延層和ρ型硅外延層的過程中對硅外延層的破壞；其次，本發(fā)明采用熱擴散或者原位摻雜的方法形成η型硅外延層，采用原位摻雜的方法形成P型硅外延層，可以使硅外延層中的η型離子或者P型離子均勻分布；第三，本發(fā)明采用熱擴散或者原位摻雜的方法形成η型硅外延層，采用原位摻雜的方法形成P型硅外延層，即使在后續(xù)工藝中，因為外圍區(qū)域和存儲區(qū)域需要的摻雜濃度不同，也只需要單獨對外圍區(qū)域或者存儲區(qū)域采用離子注入的方法摻雜，減少了制作光刻膠掩膜層的費用和離子注入的費用，從而降低了工藝成本，提高了工藝效率。綜上，本發(fā)明所提供的相變存儲器制造方法提高了相變存儲器的性能，同時降低了工藝成本，提高了工藝效率。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種相變存儲器制造方法，其特征在于，包括提供襯底，所述襯底包括存儲區(qū)域和外圍區(qū)域；在所述襯底表面形成絕緣介質(zhì)層，絕緣介質(zhì)層內(nèi)形成有第一通孔，所述第一通孔暴露襯底；在所述第一通孔所暴露襯底表面形成η型硅外延層，所述η型硅外延層的厚度小于所述第一通孔的深度；采用原位摻雜的方法在所述η型硅外延層表面形成ρ型硅外延層，η型硅外延層與ρ型硅外延層厚度之和小于第一通孔的深度；在位于外圍區(qū)域的P型硅外延層表面形成電極層，在位于存儲區(qū)域的P型硅外延層表面形成相變層。
2.依據(jù)權(quán)利要求1的相變存儲器制造方法，其特征在于，所述絕緣介質(zhì)層的厚度是 2000 9000 埃。
3.依據(jù)權(quán)利要求1的相變存儲器制造方法，其特征在于，還包括在所述襯底的存儲區(qū)域和外圍區(qū)域表面形成η+型埋層。
4.依據(jù)權(quán)利要求3的相變存儲器制造方法，其特征在于，所述η型硅外延層的形成方法是在所述第一通孔所暴露的襯底表面形成硅外延層，所述硅外延層厚度小于第一通孔的深度；對包括所述硅外延層的襯底進行快速熱退火處理，η+型埋層內(nèi)的η型離子進入所述硅外延層，形成η型硅外延層。
5.依據(jù)權(quán)利要求1的相變存儲器制造方法，其特征在于，所述η型硅外延層的形成方法是原位摻雜。
6.依據(jù)權(quán)利要求1的相變存儲器制造方法，其特征在于，所述η型硅外延層的摻雜離子是磷離子或者砷離子。
7.依據(jù)權(quán)利要求6的相變存儲器制造方法，其特征在于，形成所述η型硅外延層的工藝參數(shù)是溫度 600-1150°C，壓強 0. 01-100 托，通入的氣體為 Si2H6, SiH4、SiH2Cl2, As2H3> HCl、 H2，總的氣體流量為0. l-100slm。
8.依據(jù)權(quán)利要求1的相變存儲器制造方法，其特征在于，所述ρ型硅外延層的摻雜離子是硼離子。
9.依據(jù)權(quán)利要求8的相變存儲器制造方法，其特征在于，形成所述ρ型硅外延層的工藝參數(shù)是溫度 600-1150°C，壓強 0. 01-100 托，通入的氣體為 Si2H6、SiH4, SiH2Cl2,B2H6,HCl、 H2，總的氣體流量為0. l-100slm。
10.依據(jù)權(quán)利要求3的相變存儲器制造方法，其特征在于，所述η+型埋層的摻雜離子是磷離子或者砷離子。
11.依據(jù)權(quán)利要求2至7中任意一項的相變存儲器制造方法，其特征在于，所述η型硅外延層的厚度是1000 4000埃。
12.依據(jù)權(quán)利要求1、8、9中任意一項的相變存儲器制造方法，其特征在于，所述ρ型硅外延層的厚度是1000 4000埃。
全文摘要
一種相變存儲器制造方法，包括提供襯底，所述襯底包括存儲區(qū)域和外圍區(qū)域；在所述襯底表面形成絕緣介質(zhì)層，絕緣介質(zhì)層內(nèi)形成有第一通孔，所述第一通孔暴露襯底；在所述第一通孔所暴露襯底表面形成n型硅外延層，所述n型硅外延層的厚度小于所述第一通孔的深度；采用原位摻雜的方法在所述n型硅外延層表面形成p型硅外延層，n型硅外延層與p型硅外延層厚度之和小于第一通孔的深度；在位于外圍區(qū)域的p型硅外延層表面形成電極層，在位于存儲區(qū)域的p型硅外延層表面形成相變層。利用本發(fā)明所提供的相變存儲器制造方法可以提高相變存儲器的性能，降低工藝成本。
文檔編號H01L45/00GK102479921SQ20101056026
公開日2012年5月30日 申請日期2010年11月25日 優(yōu)先權(quán)日2010年11月25日
發(fā)明者何有豐, 涂火金 申請人:中芯國際集成電路制造(北京)有限公司