專利名稱：半導體裝置及其制造方法
技術(shù)領域：
本發(fā)明涉及半導體裝置的制造，尤其涉及一種具有通孔的半導體基材及其制造方法。
背景技術(shù)：
由于各種電子元件(亦即晶體管、二極管、電阻、電容等)的集積度(integration density)持續(xù)不斷的改進，使半導體業(yè)持續(xù)的快速成長發(fā)展。主要來說，集積度的改良來自于最小特征尺寸(minimum feature size)的微縮，而容許更多的元件整合至既有的芯片面積內(nèi)。此種整合的改良本質(zhì)上仍為二維QD)的，由元件集積所覆蓋的體積基本上僅在半導體晶片的表面。雖然光刻技術(shù)的大幅進步使二維集成電路制造有顯著的改良，在二維中所能達到的密度仍有其物理限制。其中一種限制為制造這些元件所需的最小尺寸。此外， 當更多的裝置置于同一芯片中時，需要更復雜的設計。又一額外限制為，裝置間的內(nèi)連線數(shù)量及長度亦會隨裝置數(shù)量增加而大幅增加。三維集成電路(3DIC)被期許能更進一步增加電路密度。在三維集成電路之標準工藝中，兩個芯片相互接合，且于每個芯片與基材上的接觸墊之間亦形成電性連接。例如， 方法之一為將兩芯片的頂部互相接合。接著，將此堆疊芯片接合至承載基材上，并以導線將各芯片上的接觸墊電性連接至承載基材上的接觸墊。此種裝置需形成高深寬比的通孔以電性連接芯片的前側(cè)及后側(cè)。不利的是，在形成通孔之前的蝕刻技術(shù)(例如深反應性離子蝕刻，DRIE)會耗費大量時間，且需光刻工藝以定義圖案，并會造成不均勻的側(cè)壁(例如周期性的波紋)，其會導致后續(xù)工藝(例如沉積介電層、電鍍等)的集積效率不佳。因此，業(yè)界需要的是一種形成高深寬比通孔的改良方法。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供一種半導體裝置的制造方法，包括提供一基材， 其具有一前側(cè)及一背側(cè)；提供一膜層于此基材的此前側(cè)上，此膜層與此基材具有不同的組成；控制激光功率及激光脈沖次數(shù)，以激光蝕刻出一開口，其貫穿此膜層及此基材至少一部分的此前側(cè)；填入導電材料至此開口中以形成一通孔；移除之此基材至少一部分的此背側(cè)以暴露出此通孔；以及透過此通孔電性連接一第一元件及一第二元件。本發(fā)明亦提供一種半導體裝置的制造方法，包括提供一基材，其具有一前側(cè)及一背側(cè)；提供多個膜層于此基材的此前側(cè)上，此多個膜層具有與此基材不同的組成；控制激光功率及激光脈沖次數(shù)，以激光蝕刻出一開口，其貫穿此些膜層及此基材至少一部分的前側(cè)，其中此開口的錐角由激光功率及激光脈沖次數(shù)所控制；填入導電材料至此開口中以形成一通孔；移除此基材一部分的此背側(cè)，以暴露出此通孔；以及透過此通孔電性連接一第一元件及一第二元件。
本發(fā)明還提供一種半導體裝置，包括一第一芯片，具有一第一表面及相對于此第一表面之一第二表面；多個通孔，由經(jīng)激光蝕刻此第一芯片的此第一表面之所形成的多個開口所形成；一第一組重分布導線，電性連接此第一芯片的半導體元件至此些通孔；以及一第二芯片，具有一第一表面及相對于此第一表面的一第二表面，此第二芯片的此第一表面具有接觸墊，此第一組重分布導線電性連接此第二芯片的此些接觸墊至此些通孔。本發(fā)明可調(diào)整激光功率、激光脈沖次數(shù)、激光種類、及/或激光的波長，以控制經(jīng)激光蝕刻出的開口的直徑及深度。在一實施例中，經(jīng)激光蝕刻出的開口可具有約40至約 140微米的開口，且其深度為約10至約800微米，并具有約為0.25至20的深寬比。在另一實施例中，經(jīng)激光蝕刻出的開口可具有約40微米至約140微米的直徑、約200微米及約 400微米的深度及約5至約10深寬比。因此本發(fā)明能夠提供形成高深寬比通孔。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合附圖，作詳細說明如下


圖1顯示為依照本發(fā)明一實施例的半導體裝置的至遭方法。圖2顯示為依照本發(fā)明一實施例的激光蝕刻的貫穿半導體裝置的基材的開口。圖3顯示為依照本發(fā)明一實施例的激光蝕刻的貫穿半導體裝置的一部分基材的開口并接著將其暴露。圖4A至圖41顯示為依照本發(fā)明一實施例的半導體裝置于各種制造階段的剖面圖。圖5顯示為依照本發(fā)明另一實施例的半導體裝置。圖6A至圖6C顯示為依照本發(fā)明另一實施例的半導體裝置于各種制造階段的剖面圖。圖7顯示為依照本發(fā)明又一實施例的半導體裝置。上述附圖中的附圖標記說明如下30 基材31 開口
40 基材41 開口
100 ‘ 晶片101 -、開口
110 ‘ 半導體基材112 -、電路
114 ‘ 硅通孔114a 襯層
116 ‘ 重分布導線118 -、接觸插塞
120 ‘ 介電層122 -、保護層
200 ‘ 晶片210 -、承載晶片
310 ‘ 保護涂膜510 -Λ-Λ- ~· -H- LL 、弟一心片
512 ‘ 接觸墊514 -、焊球
516 ‘ 底部填充材料610 阻焊層
612 ‘ 焊球710 -、焊線
810 ‘ 重分布導線812 -、阻焊層
1010 焊球1110 焊線
具體實施例方式本發(fā)明接下來將會提供許多不同的實施例以實施本發(fā)明中不同的特征。各特定實施例中的組成及配置將會在以下作描述以簡化本發(fā)明。這些為實施例并非用于限定本發(fā)明。例如，在本說明書中，一第一元件形成于一第二元件“上方”、“之上”、“之下”或“上”可包含實施例中的該第一元件與第二元件直接接觸，或也可包含該第一元件與第二元件之間還有其他額外元件使該第一元件與第二元件無直接接觸。此外，在本說明書的各種例子中可能會出現(xiàn)重復的元件符號以便簡化描述，但這不代表在各個實施例及/或圖示之間有何特定的關(guān)連。圖1顯示為本發(fā)明一實施例的半導體裝置的制造方法的流程圖。圖2及圖3各自顯示為依照本發(fā)明各種實施例的控制激光功率及激光脈沖次數(shù)以激光蝕刻出貫穿至少一部分的基材的開口的不同方法。圖4A至圖41顯示依照本發(fā)明一實施例的半導體裝置于各種制造階段的剖面圖。圖5顯示為依照本發(fā)明另一實施例的半導體裝置。圖6A至圖6C顯示為依照本發(fā)明另一實施例的半導體裝置于各種制造階段的剖面圖。圖7顯示為依照本發(fā)明又一實施例的半導體裝置。在以下各個圖示及實施例中，相同參考標號表示為類似元件。首先參見圖1，其顯示半導體裝置的制造方法10。方法10包含步驟12，提供一基材；步驟14，控制激光功率及激光脈沖次數(shù)以激光蝕刻出貫穿至少一部分基材的開口。本方法還可選擇性地包含步驟16，形成襯層于此由激光蝕刻出的開口中。接著，本方法亦包含步驟18，填入導電材料至開口中以形成通孔；及步驟20，透過此通孔電性連接第一元件及第二元件。半導體裝置可包含集成電路(IC)芯片(包含2D及3D的IC設計)、系統(tǒng)單芯片 (SoC)或前述的一部分，其可包含各種無源或有源的微機電裝置，例如電阻、電容、電感、二極管、金屬氧化物半導體場效晶體管(MOSFET)、互補式金屬氧化物半導體(CM0Q晶體管、 雙載子結(jié)面晶體管(BJT)、橫向擴散金屬氧化物半導體晶體管(LDMOS)、高功率晶體管、鰭式場效晶體管(FinFET)或其他型態(tài)的晶體管?？芍氖牵诖怂镜膱D示已簡化以使本發(fā)明的概念易于明了。因此，值得注意的是，可于圖1所示的方法之前、之中或之后提供額外的工藝，且某些其他的工藝在此可能僅作簡單描述。參見圖2及圖3，其各自顯示激光蝕刻出貫穿基材30及一部分的基材40的開口的不同方法?；?0及40皆包含硅。基材可額外包含其他例如鍺、鉆石、陶瓷及/或藍寶石元素的半導體材料，或由其取代之。基材亦可包含化合物半導體材料，例如碳化硅、砷化鎵、氮化鎵、砷化銦及/或磷化銦。基材可包含合金半導體，例如鍺化硅、碳鍺化硅、磷砷化鎵及/或磷銦化鎵?；囊嗫砂鞣NP型摻雜區(qū)及/或η型摻雜區(qū)。在各個步驟或技術(shù)中，全部的摻雜皆可由例如離子注入工藝或擴散工藝來完成?；目砂瑐鹘y(tǒng)公知的隔離元件，以分隔各個形成于基材中的不同裝置?；目砂渌缤庋訉?印itaxial layer)、絕緣結(jié)構(gòu)上覆半導體(semiconductor on insulator, SOI)或前述的組合。圖2(a)及圖3(a)中的黑色箭頭顯示為控制激光功率及激光脈沖次數(shù)的脈沖激光 (pulsating laser light)，以各自蝕刻貫穿基材30及一部分的基材40。激光功率及激光脈沖次數(shù)為通孔形成的控制參數(shù)，且可呈反向關(guān)系，當脈沖次數(shù)減少即需較強的激光功率以形成相似的開口，當脈沖次數(shù)增加即需較弱的激光功率以形成相似的開口。在一實施例中，可由操作晶片載臺(waferstage)或激光閘(laser shutter)來控制脈沖次數(shù)。激光在脈沖模式下操作，以在一脈沖頻率下轟擊蝕刻表面，因而可增快蝕刻速率及形成較平滑的側(cè)壁。此激光可由各種激光器(lasers)提供，包含但不僅限于，KrF, XeF, XeCl, CO2, Nd:YAG及He:Cd激光器。所提供的激光可具有各種波長，包含但不僅限于248nm的KrF、 351nm 的 XeF、308nm 的 XeCl、10600nm 的 C02、1064nm 的 Nd:YAG、532nm 或!355nm 的 Nd:YAG 及325nm的He:Cd。所提供的激光功率范圍，在一實施例中，其為約1毫瓦至約100千瓦。 例如，CO2激光器的激光功率可為約數(shù)毫瓦至數(shù)百千瓦，NdiYAG激光器的激光功率可為約1 毫瓦至45瓦，及KrF激光器的激光功率可小于100瓦。所提供的激光脈沖次數(shù)范圍，可例如約1至300次?？烧{(diào)整激光功率、激光脈沖次數(shù)、激光種類、及/或激光的波長，以控制經(jīng)激光蝕刻出的開口 31及41的直徑及深度。在一實施例中，經(jīng)激光蝕刻出的開口可具有約40至約 140微米的開口，且其深度為約10至約800微米，并具有約為0.25至20的深寬比。在另一實施例中，經(jīng)激光蝕刻出的開口可具有約40微米至約140微米的直徑、約200微米及約 400微米的深度及約5至約10深寬比。經(jīng)激光蝕刻出的開口 31及41各自具有如圖2(b)及圖3(b)所示的錐角θ。錐角 θ系由水平面起算，為約60至90度(亦即垂直側(cè)壁)。經(jīng)激光蝕刻出的開口的錐角可由所使用的激光種類、激光波長、激光功率及激光脈沖次數(shù)來調(diào)整。在某些應用中，例如氧化物沉積或電鍍，V型開口的錐角可小于90度，以增進氧化物覆蓋率及/或電鍍品質(zhì)。較佳的是，對于用以形成高深寬比的通孔的高深寬比開口的激光蝕刻，可使蝕刻速率增加、側(cè)壁輪廓均勻、以單一種激光型態(tài)于單一步驟中蝕刻貫穿各種不同材料的膜層， 及不需經(jīng)光刻圖案預處理。在一實施例中，蝕刻貫穿400微米厚的硅晶片可小于10毫秒。圖3 (c)顯示為由碾磨及研磨剩余基材40以暴露開口 41所形成的盲孔(blind via)。盲孔的形成可利于熱通道(thermal dissipation)及母膜(femaledie)的應用。需注意的是，不同材料的多個膜層可經(jīng)由同一激光蝕刻工藝步驟蝕刻，其將會于以下圖4A至圖41說明。參見圖4A至圖41，其顯示為晶片100的第一芯片，此晶片包含具有電路112形成于其上的半導體基材110。半導體基材110可包含例如塊材(bulksilicon)、摻雜或未經(jīng)摻雜的基材，或半導體的有源區(qū)覆于絕緣結(jié)構(gòu)上(SOI)的基材。通常，絕緣結(jié)構(gòu)上半導體 (SOI)包含一半導體層(例如硅)形成于絕緣層上。例如，此絕緣層可為深埋氧化層(BOX) 或氧化硅層。絕緣層提供于基材上，此基材通常為硅或玻璃基材?；蛘撸部墒褂闷渌?， 例如多層或梯度基材。形成于半導體基材110上的電路112可為適用于特定應用的任何型態(tài)的電路。在一實施例中，電路包含形成于基材上的電子裝置及此電子裝置上的一或多個介電層120。膜層120雖僅顯示為單一膜層，然其僅用于舉例，并可包含多個不同材料的膜層。金屬層可形成于介電層之間以傳導電子裝置之間的電子信號。電子裝置亦可形成于一或多層的介電層中。例如，電路112可包含各種N型金屬氧化物半導體導體(NMOS)及/或P型金屬氧化物半導體導體(PM0Q裝置，例如晶體管、電容、電阻、二極管、光電二極管、熔絲及其類似物，彼此內(nèi)連接以進行一或多種功能。這些功能可包含記憶體結(jié)構(gòu)、處理器結(jié)構(gòu)、感測器、擴大器、電源分配、輸入/輸出電路等。本領域普通技術(shù)人員可了解的是，上述實施例僅用于舉例以進一步解釋本發(fā)明的應用，但非以各種方式限制本發(fā)明。其他用于特定應用的電路亦可使用。圖4B顯示為貫穿介電層120及一部分的基材110的經(jīng)激光蝕刻出的開口 101。較佳的是，如上述調(diào)整各種激光器的激光功率、激光脈沖次數(shù)及/或激光頻率，可于單一工藝步驟中形成開口 101，且具有較快的蝕刻速率及均勻的開口側(cè)壁。圖4C顯示為提供導電材料至經(jīng)激光蝕刻出的開口 101中所形成的硅通孔114。硅通孔114可由任何合適方法形成。例如，在一實施例中，硅通孔114可于電路112形成之后形成。在此實施例中，開口 101可形成貫穿介電層120及部分的半導體基材110。開口 101 可選擇性的內(nèi)襯有襯層114a，例如擴散阻擋層、粘著層、隔離層或其類似物，且接著填入導電材料以形成通孔114。擴散阻擋層可包含由氮化鉭、鉭、氮化鈦、鈦、鎢化鈷或前述的組合形成的一或多個膜層，且導電材料包含銅、鎢、鋁、銀或前述的組合，因而形成硅通孔114。在一實施例中，硅通孔114可具有由氮化鉭組成的擴散阻擋層，并填充由化學電鍍工藝所形成的銅。上述的化學電鍍工藝包含沉積一層種晶層，以幫助形成導電填充材料。圖4D顯示為重分布導線116的形成。重分布導線116電性連接電路112(透過導電插塞118)至硅通孔114。可使用普通于集成電路內(nèi)形成內(nèi)連線的方法來形成重分布導線 116。例如，在一實施例中，可以濺鍍(sputter)、化學氣相沉積、電鍍、圖案化電鍍或無電電鍍形成一銅層及形成一鎳層于此銅層上，來形成重分布導線116，并接著蝕刻不需要的部分以形成重分布導線116?；蛘?，亦可使用其他例如鋁、鎢、鈦或、前述的組合或其類似物的材料。在一實施例中，重分布導線116的厚度為約0.5微米至約30微米。亦使可用其他材料及工藝(例如公知的鑲嵌工藝)來形成重分布導線116。保護層122覆蓋于重分布導線116上。在一實施例中，保護層122包含高耐熱材料。值得注意的是，在此所述的保護層雖顯示為單一膜層，然其僅用于舉例并可包含多個不同材料的膜層?？捎糜谛纬杀Ｗo層122的材料包含聚酰亞胺(polyimide)、苯環(huán)丁烯(BCB)、 氧化硅(SiOx)、旋涂式玻璃(SOG)、氮化硅(SiNx)、氮氧化硅(SiONx)、其他無機材料、其他與硅相關(guān)的材料、其他高熱穩(wěn)定性之材料或其類似物。圖4E顯示為依照本發(fā)明一實施例的一部分的晶片100貼附(attach)于承載晶片 210之后。通常，承載晶片210提供晶片100于隨后工藝中的暫時性的機械及結(jié)構(gòu)支撐。經(jīng)由此種方式，可預防或減少對半導體基材110的損壞。承載晶片210可包含例如玻璃、氧化硅、氧化鋁及其類似物。在一實施例中，使用粘著層(未顯示)來粘著承載晶片210至保護層122的頂部表面。粘著劑可為各種合適的粘著劑，例如紫外光(UV)粘著劑，其經(jīng)暴露于紫外光后即會喪失其粘性。在一實施例中，承載晶片210的厚度可大于約12毫米。圖4E顯示將硅通孔114暴露出來。在一實施例中，使用平坦化及蝕刻步驟的結(jié)合來暴露硅通孔114。起初，可進行例如研磨或化學機械研磨(CMP)的平坦化工藝以初步暴露硅通孔114。隨后，可進行蝕刻工藝以凹蝕半導體基材110，因而留下如圖4E所示的突出半導體基材110背側(cè)的硅通孔114，。在一實施例中，硅通孔114由銅形成。可使用HBr/02、 ^! /(12/02、3&/(12、3&等離子體等方式進行干蝕刻工藝以凹蝕半導體基材110。在一實施例中，硅通孔114有約5微米至30微米暴露于外。
7
圖4F顯示本發(fā)明一實施例的在晶片上形成保護涂膜(coating) 310。在一實施例中，保護涂膜310為環(huán)氧化物、膠(gel)、硅橡膠(silicon rubber)或其類似物，可由例如旋轉(zhuǎn)涂布或印刷方式散布。保護涂膜310具有足以覆蓋暴露的硅通孔114的厚度。在此實施例中，進行例如碾磨或化學機械研磨(CMP)的第二次平坦化工藝，以形成如圖4F所示的方式的實質(zhì)上平坦的表面及暴露的硅通孔114。圖4G顯示本發(fā)明一實施例移除承載晶片210之后的晶片100。在一實施例中，如上述方式使用紫外光(UV)粘著劑來貼附承載晶片210至晶片100，并接著暴露此紫外光粘著劑于紫外光下，因而造成紫外光粘著劑失去粘性。隨后，可輕易地分離(detach)承載晶片 210。亦可使用其他型態(tài)的粘著劑，例如可經(jīng)由熱能、溶劑/等離子體剝除(solvent/plasma stripper)、激光或其他類似技術(shù)來剝離。圖4H顯示本發(fā)明一實施例的已貼附第二芯片510的晶片100。值得注意的是，在此所舉例的第二芯片510雖小于第一芯片，然其僅用于舉例，第一芯片及第二芯片的尺寸 510亦可變化，以使第一芯片的尺寸可大于、等于或小于第二芯片的尺寸510。在一實施例中，第二芯片510以倒裝芯片結(jié)構(gòu)方式電性連接至第一芯片，以使接觸墊512面向第一芯片。接觸墊512借由焊球514電性連接至重分布導線116，焊球514可由高鉛焊料、共晶(eutectic)焊料、無鉛焊料、銅凸塊、銅/錫或其類似物形成。在一選擇性的步驟中，可以注射或其他方式形成底部填充材料516于第二芯片 510及保護層122之間的空間中。底部填充材料516可包含例如液態(tài)的環(huán)氧化物，分散至第二芯片510及保護層122之間，并接著將其固化以變硬。除了其他用途，使用底部填充材料 516用以預防于焊球514中發(fā)生破裂，其中破裂通常是由熱應力所導致?；蛘?，亦可形成可變形的膠或硅橡膠于第二芯片510及保護層122之間的空間中。 膠或硅橡膠可由注入或其他方式置入第二芯片510及保護層122之間的空間中?？勺冃蔚哪z或硅橡膠能提供較佳的應力釋放。本領域普通技術(shù)人員應可了解的是，雖然在此使用倒裝芯片結(jié)構(gòu)，然亦可使用其他種類的結(jié)構(gòu)。例如，可使用導線接合來電性連接面朝向重分布導線116的第二芯片上的多個接觸墊，如以下將于圖5的討論。隨后，圖41顯示為依照本發(fā)明一實施例阻焊層610及第二焊球612的形成?？捎沙练e及圖案化阻焊材料以暴露其底下的重分布導線116的接觸區(qū)域來形成阻焊層610。隨后，形成包含高鉛焊料、共晶(eutectic)焊料、無鉛焊料、銅凸塊、銅/錫或其類似物的第二焊球612。阻焊層的形成及圖案化，及焊球的形成工藝為公知工藝，故在此不多作贅述。本領域普通技術(shù)人員應可了解的是，第二焊球612可由其他方法形成。例如，凸塊底層金屬(under-bump metallization,UBM)可例如蒸鍍、電鍍、印刷、噴射、凸塊接合、直接替換或其類似方法，沉積于保護涂膜310及其上的第二焊球之上。此外，第二焊球可直接形成于硅通孔114上。值得注意的是，重分布導線116可包含電性連接形成于第一半導體芯片110上的半導體結(jié)構(gòu)的導線(例如電路112)至硅通孔114(及至第二焊球612)或電性連接形成于第二半導體芯片510上的半導體結(jié)構(gòu)(未顯示)至硅通孔114(及至第二焊球612)的導線。 因此，在第一半導體芯片及第二半導體芯片510上的半導體結(jié)構(gòu)皆可電性連接至相同的重分布導線。隨后，可進行適合于特定應用的其他后段(back-end-of-line，BE0L)工藝技術(shù)。 舉例而言，可形成封膠(encapsulant)、進行切割(singulation)工藝以分開個別的芯片堆疊封裝及其類似物。值得注意的是，上述實施例中，使用焊球514電性連接第二芯片510至第一芯片 130僅是用于舉例，然亦可使用其他技術(shù)。例如，圖5顯示的實施例中，使用公知的焊線 (wire bond) 710電性連接第二芯片510至重分布導線116。在此實施例中，第二芯片510 貼附于第一芯片上，以使第二芯片510上的接觸墊512背向第一芯片。焊線710延伸超過第一芯片的側(cè)邊并電性連接接觸墊512至各自的第一組重分布導線116。參見圖6A至圖6C，其顯示為依照本發(fā)明的第二實施例，其中使用雙面的重分布導線(double sided redistribution)以使腳位白勺設計(pin-outconfiguration)能更具有彈性。圖6A假設晶片200是由如前述的圖4A至圖4F所述的工藝形成，其中相似的標號代表相似元件。因此，圖6A顯示本發(fā)明一實施例的晶片200，其對應于圖4F所示的已形成背端重分布導線810及阻焊層812的晶片100。重分布導線810可由與圖4D的重分布導線116使用類似的方式及類似的材料形成。隨后，阻焊層812可以如圖41所述的阻焊層610的相同方式及材料形成。圖6B顯示依照本發(fā)明一實施例的已貼附第二芯片510的晶片200。第二芯片510 可使用如圖4H所述的焊球514及底部填充材料516貼附于晶片800上。圖6C顯示為依照本發(fā)明一實施例的焊球1010的形成。在此實施例中，亦可使用其他方法來電性連接第二芯片510上的接觸墊512至第一重分布導線116。例如，圖7顯示圖6A至圖6C的第二芯片以公知的焊線710電性連接至第一芯片510的實施例。在此實施例中，第二芯片510貼附于第一芯片130上，以使第二芯片510上的接觸墊512背向第一芯片130。焊線1110延伸超過第一芯片的側(cè)壁并電性連接接觸墊512至各自的第一組重分布導線116?？芍氖牵部蛇M行其他額外工藝以完成半導體裝置的制造。例如，至些額外工藝可包含沉積保護層、形成接觸點、形成內(nèi)連線結(jié)構(gòu)(例如導線、金屬層及可提供電性內(nèi)連接至包含金屬柵極的層間介電層)。為了簡化說明的緣故，在此不需多加贅述這些額外的工藝。雖然本發(fā)明已以多個較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作任意的更動與潤飾，因此本發(fā)明的保護范圍當視所附的權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種半導體裝置的制造方法，包括 提供一基材，其具有一前側(cè)及一背側(cè)；提供一膜層于該基材的該前側(cè)上，該膜層與該基材具有不同的組成； 控制激光功率及激光脈沖次數(shù)，以激光蝕刻出一開口，其貫穿該膜層及該基材前側(cè)的一部分；填入導電材料至該開口中以形成一通孔； 移除之該基材背側(cè)的一部分該以暴露出該通孔；以及透過該通孔電性連接一第一元件及一第二元件。
2.如權(quán)利要求1所述的半導體裝置的制造方法，其中該激光蝕刻為以約1毫瓦至約 100千瓦的激光功率進行。
3.如權(quán)利要求1所述的半導體裝置的制造方法，其中該激光蝕刻進行約1至300次的激光脈沖。
4.如權(quán)利要求1所述的半導體裝置的制造方法，其中經(jīng)激光蝕刻出的該開口包含一錐形輪廓，該錐形輪廓的錐角為約60至90度。
5.如權(quán)利要求1所述的半導體裝置的制造方法，其中經(jīng)激光蝕刻出的該開口的直徑為約40至140微米，深度為約10至800微米。
6.如權(quán)利要求1所述的半導體裝置的制造方法，其中經(jīng)激光蝕刻出的該開口的深寬比為約0. 25至20。
7.如權(quán)利要求1所述的半導體裝置的制造方法，還包含調(diào)整激光功率、激光頻率及激光脈沖次數(shù)以控制該開口的錐角。
8.一種半導體裝置，包括一第一芯片，具有一第一表面及相對于該第一表面的一第二表面； 多個通孔，由經(jīng)激光蝕刻該第一芯片的該第一表面的所形成的多個開口所形成； 一第一組重分布導線，電性連接該第一芯片的半導體元件至所述多個通孔；以及一第二芯片，具有一第一表面及相對于該第一表面的一第二表面，該第二芯片的該第一表面具有接觸墊，該第一組重分布導線電性連接該第二芯片的該些接觸墊至所述多個通孔。
9.如權(quán)利要求8所述的半導體裝置，其中所述多個通孔每個皆貫穿由不同材料所組成的膜層。
10.如權(quán)利要求8所述的半導體裝置，其中所述多個開口每個皆包含一錐形輪廓，該錐形輪廓的錐角為約60至90度，且該所述多個通孔每個皆具有約40至140微米的直徑，及約10至800微米的深度。
全文摘要
本發(fā)明提供具有激光蝕刻通孔的半導體裝置及其制造方法。在一實施例中，半導體裝置的制造方法包含提供一具有一前側(cè)及一后側(cè)的基材，及提供一膜層于此基材的前側(cè)上，此膜層具有與此基材不同的組成。此方法還包含控制激光功率及激光脈沖次數(shù)，以激光蝕刻出一貫穿此膜層及此基材至少一部分前側(cè)的開口，以導電材料填入此開口中以形成通孔，移除此基材的一部分的背端以暴露出此通孔，及透過此通孔電性連接一第一元件及一第二元件。此外，本發(fā)明亦提供由上述方法所制造的半導體裝置。本發(fā)明能夠提供形成高深寬比通孔。
文檔編號H01L21/768GK102237301SQ20101056954
公開日2011年11月9日 申請日期2010年11月30日 優(yōu)先權(quán)日2010年4月28日
發(fā)明者余致廣, 吳易座, 夏興國, 邱清華 申請人:臺灣積體電路制造股份有限公司