專利名稱：用于制作半導(dǎo)體器件的源/漏區(qū)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，且具體而言，涉及一種用于制作半導(dǎo)體器件的源/ 漏區(qū)的方法。
背景技術(shù)：
隨著半導(dǎo)體器件的集成度越來越高，半導(dǎo)體芯片的尺寸不斷縮小。然而，由于芯片的供電電壓、工作電壓并沒有相應(yīng)減小，所以溝道中的橫向電場(chǎng)強(qiáng)度反而會(huì)增大。雖然在強(qiáng)電場(chǎng)時(shí)載流子平均速度會(huì)達(dá)到飽和，但載流子瞬時(shí)速度會(huì)不斷增大，因而其動(dòng)能也不斷增大，尤其是在加速向漏區(qū)運(yùn)動(dòng)時(shí)。當(dāng)電子的能量足夠高時(shí)，會(huì)離開硅襯底隧穿進(jìn)入柵極氧化層，這種效應(yīng)被稱為熱載流子效應(yīng)(以下稱為HCE效應(yīng))。此效應(yīng)使得漏區(qū)中由于強(qiáng)電場(chǎng)而產(chǎn)生大量碰撞離子化電荷，并且對(duì)柵極介電層和Si/Si02界面造成嚴(yán)重?fù)p傷，從而導(dǎo)致載流子遷移率減小以及半導(dǎo)體器件可靠性降低。另一方面，在超大規(guī)模集成電路(VLSI)的設(shè)計(jì)及制造中，工作速度和功耗是衡量系統(tǒng)性能的兩大關(guān)鍵參數(shù)。特別是對(duì)于便攜式電子設(shè)備而言，為了省電而期望系統(tǒng)功耗盡可能低。目前，用于提高系統(tǒng)工作速度而同時(shí)降低系統(tǒng)功耗的方法之一是減小半導(dǎo)體芯片中各晶體管的輸出負(fù)載，而減小輸出負(fù)載的有效途徑之一是減小源/漏(S/D)區(qū)與阱區(qū)之間形成的寄生負(fù)載電容，即，結(jié)電容。請(qǐng)參照?qǐng)D1，其中示出了互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)反相器的輸出端的結(jié)電容Cf結(jié)電容是形成在晶體管的S/D區(qū)與阱區(qū)之間的寄生負(fù)載電容，其直接影響系統(tǒng)的工作速度和功耗。換言之，如果結(jié)電容C^1減小，則結(jié)漏電流也會(huì)隨之減小，從而使功耗進(jìn)一步減小。在現(xiàn)有的CMOS制造工藝中，為了抑制HCE效應(yīng)并減小結(jié)電容Cjtl，已經(jīng)開始采用輕摻雜源/漏(LDD)和暈環(huán)(Halo)注入工藝來形成半導(dǎo)體晶體管的S/D區(qū)。下面，以NMOS晶體管為例，結(jié)合圖2詳細(xì)描述常規(guī)的用于制作半導(dǎo)體器件的S/D 區(qū)的方法。請(qǐng)參照?qǐng)D2，其中示出了通過常規(guī)的用于制作NMOS晶體管的S/D區(qū)的方法制作的半導(dǎo)體器件結(jié)構(gòu)的示意性剖面圖。首先，提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括半導(dǎo)體襯底201和位于半導(dǎo)體襯底201上的柵極結(jié)構(gòu)。所述柵極結(jié)構(gòu)例如可包括柵極氧化層202和多晶硅柵203。接著， 在半導(dǎo)體襯底201上形成位于柵極結(jié)構(gòu)兩側(cè)且緊靠柵極結(jié)構(gòu)的偏移間隙壁結(jié)構(gòu)204，并進(jìn)行第一次離子注入，以形成LDD區(qū)205。然后，進(jìn)行第二次離子注入，以形成包圍LDD區(qū)205 的暈環(huán)區(qū)206。最后，形成位于偏移間隙壁結(jié)構(gòu)204外側(cè)且緊靠偏移間隙壁結(jié)構(gòu)204的間隙壁結(jié)構(gòu)207，并進(jìn)行重?fù)诫sS/D注入，以形成重?fù)诫sS/D區(qū)208。然而，由于柵極氧化會(huì)消耗硅，從而導(dǎo)致Si02/Si界面發(fā)生變化，而界面的不完整和移動(dòng)會(huì)進(jìn)一步導(dǎo)致硅表面缺陷的產(chǎn)生和變化，因而會(huì)導(dǎo)致在柵極氧化時(shí)硅表面缺陷增加。這些缺陷在熱處理過程中會(huì)引起暈環(huán)區(qū)中的雜質(zhì)(例如，硼)的瞬時(shí)增強(qiáng)擴(kuò)散(以下稱為TED效應(yīng))，致使溝道區(qū)兩側(cè)暈環(huán)區(qū)中的雜質(zhì)集中在S/D區(qū)表面以及S/D區(qū)與阱區(qū)之間的PN 結(jié)附近，從而導(dǎo)致半導(dǎo)體器件的閾值電壓會(huì)隨溝道長(zhǎng)度L的減小而增加。這種現(xiàn)象被稱為反短溝道效應(yīng)(以下稱為RSCE效應(yīng))。RSCE效應(yīng)引起的閾值電壓隨溝道長(zhǎng)度L變化而變化容易導(dǎo)致器件特性由于工藝誤差而不均一，例如，多晶硅柵的蝕刻誤差會(huì)導(dǎo)致短溝道器件的閾值電壓大幅度變化。因此，鑒于以上各種原因，需要一種用于制作半導(dǎo)體器件的S/D區(qū)的方法，期望該方法能夠有效地抑制S/D區(qū)中的雜質(zhì)的TED效應(yīng)，以便減小結(jié)電容Cjtl并改善半導(dǎo)體器件性能的均一性。此外，還期望該方法能夠與常規(guī)的CMOS制造工藝相兼容。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。有鑒于以上現(xiàn)有技術(shù)中存在的各種缺陷，本發(fā)明致力于有效地抑制S/D區(qū)中雜質(zhì)的TED效應(yīng)，以減小結(jié)電容Cjtl并改善半導(dǎo)體器件性能的均一性。為了達(dá)到上述目的，本發(fā)明提供一種用于制作半導(dǎo)體器件的源/漏區(qū)的方法，包括提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括半導(dǎo)體襯底和位于所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)；進(jìn)行輕摻雜源/漏注入和暈環(huán)注入，以在所述半導(dǎo)體襯底中將要形成源/漏區(qū)的部分中形成輕摻雜源/漏區(qū)和包圍所述輕摻雜源/漏區(qū)的暈環(huán)區(qū)；在所述半導(dǎo)體襯底上形成位于所述柵極結(jié)構(gòu)外側(cè)且緊靠所述柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)；以及進(jìn)行重?fù)诫s源/漏注入， 以在所述將要形成源/漏區(qū)的部分中形成重?fù)诫s源/漏區(qū)。其中，所述方法在所述進(jìn)行輕摻雜源/漏注入和暈環(huán)注入的步驟中還包括進(jìn)行氟注入，以將氟離子注入到所述將要形成源/漏區(qū)的部分中。優(yōu)選地，所述氟注入、所述輕摻雜源氟注入，輕摻雜源/漏注入，暈環(huán)注入。優(yōu)選地，所述氟注入、所述輕摻雜源輕摻雜源/漏注入，氟注入，暈環(huán)注入。優(yōu)選地，所述氟注入、所述輕摻雜源氟注入，暈環(huán)注入，輕摻雜源/漏注入。優(yōu)選地，所述氟注入、所述輕摻雜源輕摻雜源/漏注入，暈環(huán)注入，氟注入。優(yōu)選地，所述氟注入、所述輕摻雜源暈環(huán)注入，氟注入，輕摻雜源/漏注入。優(yōu)選地，所述氟注入、所述輕摻雜源暈環(huán)注入，輕摻雜源/漏注入，氟注入。優(yōu)選地，所述氟注入的注入角度為2 20度。優(yōu)選地，所述氟注入的注入劑量為1. 0E13 1. 0E15/cm2。優(yōu)選地，所述氟注入的注入能量為3 25KeV。優(yōu)選地，所述氟注入的注入深度為所述源/漏區(qū)結(jié)深的1/3 1倍。
/漏注入和所述暈環(huán)注入按照下列順序進(jìn)行 /漏注入和所述暈環(huán)注入按照下列順序進(jìn)行 /漏注入和所述暈環(huán)注入按照下列順序進(jìn)行 /漏注入和所述暈環(huán)注入按照下列順序進(jìn)行 /漏注入和所述暈環(huán)注入按照下列順序進(jìn)行 /漏注入和所述暈環(huán)注入按照下列順序進(jìn)行
優(yōu)選地，所述前端器件結(jié)構(gòu)還包括偏移間隙壁結(jié)構(gòu)，所述偏移間隙壁結(jié)構(gòu)形成在所述半導(dǎo)體襯底上且位于所述柵極結(jié)構(gòu)兩側(cè)并緊靠所述柵極結(jié)構(gòu)，并且隨后形成在所述半導(dǎo)體襯底上的所述間隙壁結(jié)構(gòu)位于所述偏移間隙壁結(jié)構(gòu)外側(cè)并緊靠所述偏移間隙壁結(jié)構(gòu)。優(yōu)選地，所述半導(dǎo)體器件為PMOS晶體管或NMOS晶體管。優(yōu)選地，所述方法還包括退火處理，所述退火處理在所述進(jìn)行輕摻雜源/漏注入和暈環(huán)注入的步驟之后進(jìn)行。根據(jù)本發(fā)明示例性實(shí)施例的方法通過有效地抑制S/D區(qū)中雜質(zhì)的TED效應(yīng)，從而能夠減小S/D區(qū)與阱區(qū)之間的結(jié)電容和RSCE效應(yīng)，有效提高擊穿電壓并減小漏電流，進(jìn)而提高半導(dǎo)體器件的整體電學(xué)性能以及電學(xué)特性的均一性。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。附圖中
圖1是示出了在CMOS反相器的輸出端形成有結(jié)電容的示意性電路圖； 圖2是通過常規(guī)的用于制作NMOS晶體管的S/D區(qū)的方法制作的半導(dǎo)體器件結(jié)構(gòu)的示意性剖面圖3A-3F是示出了根據(jù)本發(fā)明第一實(shí)施例的用于制作半導(dǎo)體器件的S/D區(qū)的方法步驟的示意性剖面圖4是示出了根據(jù)本發(fā)明第一實(shí)施例的用于制作半導(dǎo)體器件的S/D區(qū)的方法的流程
圖5是示出了根據(jù)本發(fā)明第二實(shí)施例的用于制作半導(dǎo)體器件的S/D區(qū)的方法的流程
圖6是示出了根據(jù)本發(fā)明第三實(shí)施例的用于制作半導(dǎo)體器件的S/D區(qū)的方法的流程
圖7是示出了半導(dǎo)體襯底中雜質(zhì)濃度的變化趨勢(shì)的曲線圖8是示出了半導(dǎo)體襯底中雜質(zhì)濃度的變化趨勢(shì)的曲線圖；以及
圖9是示出了半導(dǎo)體器件的閾值電壓和飽和電流隨工藝條件而變化的趨勢(shì)的曲線圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如何制作半導(dǎo)體器件的S/D區(qū)從而減小結(jié)電容并減輕RSCE效應(yīng)的。顯然，本發(fā)明的施行并不限于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。應(yīng)予以注意的是，這里所使用的術(shù)語僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如本申請(qǐng)中所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合?，F(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對(duì)它們的描述。[第一實(shí)施例]
下面，以NMOS晶體管為例，結(jié)合圖3A至圖3F以及圖4詳細(xì)描述根據(jù)本發(fā)明第一實(shí)施例的用于制作半導(dǎo)體器件的S/D區(qū)的方法。其中，采用LDD注入工藝和暈環(huán)注入工藝形成 NMOS晶體管的S/D區(qū)。請(qǐng)參照?qǐng)D3A至圖3F，其中示出了根據(jù)本發(fā)明第一實(shí)施例的用于制作NMOS晶體管的S/D區(qū)的方法步驟的示意性剖面圖。首先，如圖3A所示，提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括半導(dǎo)體襯底301和位于半導(dǎo)體襯底301上的柵極結(jié)構(gòu)310。作為一個(gè)示例，柵極結(jié)構(gòu)310可包括依次層疊的柵極氧化層302和多晶硅柵303 等，如圖所示。作為另一示例，柵極結(jié)構(gòu)310可以是半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(SONOS)層疊柵結(jié)構(gòu)。其中，構(gòu)成半導(dǎo)體襯底301的材料可以是未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅或者絕緣體上硅(S0I)，并且還可以包括其他材料，例如銻化銦、碲化鉛、砷化銦、砷化鎵或銻化鎵等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底301選用未摻雜的單晶硅材料構(gòu)成。此外，對(duì)于NMOS晶體管而言，半導(dǎo)體襯底301中可以包括P阱(圖中未示出)，并且在形成柵極結(jié)構(gòu)310之前，可以對(duì)整個(gè)P阱進(jìn)行一次小劑量砷或硼注入，用于調(diào)整NMOS 晶體管的閾值電壓Vth。作為示例，在半導(dǎo)體襯底301上可以形成有位于柵極結(jié)構(gòu)310兩側(cè)且緊靠柵極結(jié)構(gòu)310的偏移間隙壁結(jié)構(gòu)304。其中，偏移間隙壁結(jié)構(gòu)304可以包括至少一層氧化物層和/ 或至少一層氮化物層。需要說明的是，偏移間隙壁結(jié)構(gòu)304是可選的而非必需的，其主要用于在離子注入時(shí)保護(hù)柵極結(jié)構(gòu)310的側(cè)壁不受注入損傷。此外，應(yīng)當(dāng)注意的是，本文所述以及附圖所繪的前端器件結(jié)構(gòu)并非是限制性的，而是還可以具有其他結(jié)構(gòu)。例如，在半導(dǎo)體襯底301中還可以形成有隔離槽、埋層等。接著，如圖;3B所示，進(jìn)行氟注入，以將氟離子注入到半導(dǎo)體襯底301中將要形成 S/D區(qū)的部分中從而形成氟注入?yún)^(qū)320。其中，氟注入的注入角度可以為2 20度，注入劑量可以為1.0E13 1.0E15/cm2，注入能量可以為；T25KeV。優(yōu)選地，氟注入的注入角度可以為 2 11度，注入劑量可以為1.0E13 5. 0E14/cm2，注入能量可以為；Tl2KeV。這里，需要說明的是，本申請(qǐng)中所提及的注入角度是指注入離子束相對(duì)于與半導(dǎo)體襯底表面垂直的方向所偏轉(zhuǎn)的角度，即，注入離子束與該垂直方向之間的夾角的角度。作為一個(gè)示例，可以對(duì)整個(gè)半導(dǎo)體器件結(jié)構(gòu)進(jìn)行全面氟注入。作為另一示例，可以形成例如由氮化硅構(gòu)成的掩蔽層作為掩膜進(jìn)行局部氟注入。形成掩蔽層的各種工藝方法和工藝參數(shù)都是本領(lǐng)域技術(shù)人員所公知的，在此不再贅述。這里，應(yīng)予以注意的是，可以通過控制注入的角度和能量等而將氟注入的注入深度控制在LDD區(qū)下方且靠近S/D區(qū)與阱區(qū)之間的PN結(jié)，以有效地減小RSCE效應(yīng)并提高半導(dǎo)體器件性能的均一性。例如，對(duì)于關(guān)鍵尺寸為65nm以下的半導(dǎo)體制造工藝，S/D結(jié)深約為50 300納米，LDD區(qū)的深度約為1(Γ30納米，則氟注入的注入深度需要控制在10 300納米范圍內(nèi)。優(yōu)選地，將氟注入的注入深度控制在S/D結(jié)深的1/3 1倍之間。這里，需要說明的是，本申請(qǐng)中所提及的結(jié)深是指S/D區(qū)與阱區(qū)之間的PN結(jié)自半導(dǎo)體襯底表面的深度。然后，如圖3C所示，進(jìn)行LDD注入，以在半導(dǎo)體襯底301中將要形成S/D區(qū)的部分中形成LDD區(qū)305。LDD注入優(yōu)化工藝可以用于防止由于短溝道效應(yīng)而引起的漏致勢(shì)壘降 IS(DIBL)0作為示例，LDD注入的注入角度可以為(Γ15度，注入劑量可以為2Ε14 3E15/cm2。 對(duì)于選用磷作為注入劑的情況，注入能量可以為0. IeV、keV。對(duì)于選用砷作為注入劑的情況，注入能量可以為IKeV lOkeV。接著，如圖3D所示，進(jìn)行暈環(huán)注入，以在半導(dǎo)體襯底301中將要形成S/D區(qū)的部分中形成暈環(huán)區(qū)306。暈環(huán)區(qū)306包圍LDD區(qū)305。作為示例，暈環(huán)注入的注入角度可以為15 38度，注入劑量可以為6E12飛E13/cm2。 對(duì)于選用氟化硼作為注入劑的情況，注入能量可以為15Ke疒50KeV。對(duì)于選用硼作為注入劑的情況，注入能量可以為4KeV MKeV。此外，在暈環(huán)注入之后還可以安排諸如快速熱退火(RTA)這樣的退火處理作為優(yōu)化工藝，以激活所注入的雜質(zhì)離子。然后，如圖3E所示，在半導(dǎo)體襯底301上形成位于偏移間隙壁結(jié)構(gòu)304外側(cè)且緊靠偏移間隙壁結(jié)構(gòu)304的間隙壁結(jié)構(gòu)307。需要說明的是，這里所指的“外側(cè)”是以柵極結(jié)構(gòu)的中心為基準(zhǔn)，遠(yuǎn)離該中心即為外側(cè)，而靠近該中心則為內(nèi)側(cè)。與偏移間隙壁結(jié)構(gòu)304相似，間隙壁結(jié)構(gòu)307也可以包括至少一層氧化物層和/ 或至少一層氮化物層。例如，偏移間隙壁結(jié)構(gòu)304可以是由依次形成的氧化硅和氮化硅構(gòu)成的ON結(jié)構(gòu)，也可以是由依次形成的氧化硅、氮化硅和氧化硅構(gòu)成的ONO結(jié)構(gòu)。氮化硅可以使用二氯乙硅烷、BTBAS (雙(第三-丁基胺)硅烷)和六氯乙硅烷中的任意一種和氨氣作為源氣體來形成。氧化硅可以使用TEOS (正硅酸乙酯)、SiH4/N20或BTBAS作為源氣體來形成。作為示例，在本實(shí)施例中，選用氮化硅作為構(gòu)成間隙壁材料層305的材料，并且在壓強(qiáng)為0. Γ0. 5Torr且溫度為63(T800°C的條件下、使用二氯乙硅烷和氨氣作為源氣體、通過化學(xué)氣相沉積來形成該層氮化硅。最后，如圖3F所示，進(jìn)行重?fù)诫sS/D注入，以在將要形成S/D區(qū)的部分中形成重?fù)诫s S/D 區(qū) 308。作為示例，重?fù)诫sS/D注入的注入角度可以為(Γ7度，注入劑量可以為3E13飛E13/ cm2。對(duì)于選用磷作為注入劑的情況，注入能量可以為2.0KeV、.0KeV。對(duì)于選用砷作為注入劑的情況，注入能量可以為IKeVlKeV。至此，完成了 NMOS晶體管的S/D區(qū)的制作。其中，所述S/D區(qū)包括LDD區(qū)305、暈環(huán)區(qū)306和重?fù)诫sS/D區(qū)308。這里，需要理解的是，在完成S/D區(qū)的制作之后可以進(jìn)行用于形成NMOS晶體管的后續(xù)工藝，例如，自對(duì)準(zhǔn)硅化物阻擋層(SAB)沉積、S/D區(qū)退火優(yōu)化、金屬互連和接觸孔形成等。此外，LDD注入、暈環(huán)注入和重?fù)诫sS/D注入都可以利用例如由氮化硅構(gòu)成的掩蔽層作為掩膜來進(jìn)行注入。形成掩蔽層的各種工藝方法和工藝參數(shù)都是本領(lǐng)域技術(shù)人員所公知的，在此不再贅述。以下，請(qǐng)參照?qǐng)D4，其中示出了根據(jù)本發(fā)明第一實(shí)施例的用于制作NMOS晶體管的 S/D區(qū)的方法的流程圖，用于簡(jiǎn)要示出整個(gè)方法的流程。首先，在步驟S401中，提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括半導(dǎo)體襯底和位于該半導(dǎo)體襯底上的柵極結(jié)構(gòu)。其中，在半導(dǎo)體襯底上形成有位于所述柵極結(jié)構(gòu)兩側(cè)且緊靠所述柵極結(jié)構(gòu)的偏移間隙壁結(jié)構(gòu)。接著，在步驟S402中，進(jìn)行氟注入，以將氟離子注入到所述半導(dǎo)體襯底中將要形成S/D區(qū)的部分中從而形成氟注入?yún)^(qū)。接著，在步驟S403中，進(jìn)行LDD注入，以在所述將要形成S/D區(qū)的部分中形成LDD區(qū)。接著，在步驟S404中，進(jìn)行暈環(huán)注入，以在所述將要形成S/D區(qū)的部分中形成包圍所述LDD區(qū)的暈環(huán)區(qū)。接著，在步驟S405中，在所述半導(dǎo)體襯底上形成位于偏移間隙壁結(jié)構(gòu)外側(cè)且緊靠所述偏移間隙壁結(jié)構(gòu)的間隙壁結(jié)構(gòu)。最后，在步驟S406中，進(jìn)行重?fù)诫sS/D注入，以在所述將要形成S/D區(qū)的部分中形成重?fù)诫sS/D區(qū)。[第二實(shí)施例]
接下來，將結(jié)合第一實(shí)施例和圖5詳細(xì)描述根據(jù)本發(fā)明第二實(shí)施例的用于制作NMOS晶體管的S/D區(qū)的方法。在第二實(shí)施例中，將氟注入安排在用于形成LDD區(qū)的LDD注入與用于形成暈環(huán)區(qū)的暈環(huán)注入之間進(jìn)行。除此之外，其他的工藝步驟以及工藝參數(shù)等都與第一實(shí)施例的相同。因此，將省略對(duì)這些相同的工藝步驟以及工藝參數(shù)等的描述。請(qǐng)參照?qǐng)D5，其中示出了根據(jù)本發(fā)明第二實(shí)施例的用于制作NMOS晶體管的S/D區(qū)的方法的流程圖，用于簡(jiǎn)要示出整個(gè)方法的流程。首先，在步驟S501中，提供前端器件結(jié)構(gòu)。與第一實(shí)施例相同，所述前端器件結(jié)構(gòu)也可以包括半導(dǎo)體襯底和位于該半導(dǎo)體襯底上的柵極結(jié)構(gòu)等?？蛇x地，在柵極結(jié)構(gòu)兩側(cè)且緊靠柵極結(jié)構(gòu)形成偏移間隙壁結(jié)構(gòu)，用于在離子注入時(shí)保護(hù)柵極結(jié)構(gòu)不被注入損傷。接著，在步驟S502中，進(jìn)行LDD注入，以在所述半導(dǎo)體襯底中將要形成S/D區(qū)的部分中形成LDD區(qū)。接著，在步驟S503中，進(jìn)行氟注入，以將氟離子注入到所述將要形成S/D區(qū)的部分中從而形成氟注入?yún)^(qū)。接著，在步驟S504中，進(jìn)行暈環(huán)注入，以在所述將要形成S/D區(qū)的部分中形成包圍所述LDD區(qū)的暈環(huán)區(qū)。接著，在步驟S505中，在所述半導(dǎo)體襯底上形成位于偏移間隙壁結(jié)構(gòu)外側(cè)且緊靠所述偏移間隙壁結(jié)構(gòu)的間隙壁結(jié)構(gòu)。最后，在步驟S506中，進(jìn)行重?fù)诫sS/D注入，以在所述將要形成S/D區(qū)的部分中形成重?fù)诫sS/D區(qū)，從而得到如圖3F所示的半導(dǎo)體器件結(jié)構(gòu)。[第三實(shí)施例]
下面，將結(jié)合第一、第二實(shí)施例和圖6詳細(xì)描述根據(jù)本發(fā)明第三實(shí)施例的用于制作 NMOS晶體管的S/D區(qū)的方法。在第三實(shí)施例中，將用于形成LDD區(qū)的S/D區(qū)注入安排在用于形成暈環(huán)區(qū)的S/D區(qū)注入之后進(jìn)行。除此之外，其他的工藝步驟以及工藝參數(shù)等都與第二實(shí)施例的相同。因此，將省略對(duì)這些相同的工藝步驟以及工藝參數(shù)等的描述。請(qǐng)參照?qǐng)D6，其中示出了根據(jù)本發(fā)明第三實(shí)施例的用于制作NMOS晶體管的S/D區(qū)的方法的流程圖，用于簡(jiǎn)要示出整個(gè)方法的流程。首先，在步驟S601中，提供前端器件結(jié)構(gòu)。與第一、第二實(shí)施例相同，所述前端器件結(jié)構(gòu)也可以包括半導(dǎo)體襯底和位于該半導(dǎo)體襯底上的柵極結(jié)構(gòu)等。接著，在步驟S602中，進(jìn)行氟注入，以將氟離子注入到所述將要形成S/D區(qū)的部分中從而形成氟注入?yún)^(qū)。接著，在步驟S603中，進(jìn)行暈環(huán)注入，以在所述將要形成S/D區(qū)的部分中形成包圍所述LDD區(qū)的暈環(huán)區(qū)。接著，在步驟S604中，進(jìn)行LDD注入，以在所述半導(dǎo)體襯底中將要形成S/D區(qū)的部分中形成LDD區(qū)。接著，在步驟S605中，在所述半導(dǎo)體襯底上形成位于所述柵極結(jié)構(gòu)外側(cè)且緊靠所述柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)。最后，在步驟S606中，進(jìn)行重?fù)诫sS/D注入，以在所述將要形成S/D區(qū)的部分中形成重?fù)诫sS/D區(qū)，從而得到如圖3F所示的半導(dǎo)體器件結(jié)構(gòu)。這里，需要說明的是，氟注入、暈環(huán)注入和LDD注入三者的執(zhí)行順序并不限于以上所提及的順序，而是還可以按照其他順序進(jìn)行，例如，可以將氟注入安排在暈環(huán)注入之后且在LDD注入之前進(jìn)行，只要在后續(xù)用于激活注入離子的諸如RTA處理等熱處理之前進(jìn)行即可。也即是說，對(duì)于將RTA處理這類退火優(yōu)化工藝安排在重?fù)诫sS/D之后進(jìn)行的情況，也可以將氟注入安排在重?fù)诫sS/D之后且在退火優(yōu)化工藝之前進(jìn)行。此外，還需要說明的是，實(shí)施本發(fā)明的上述示例性實(shí)施例所需的其他技術(shù)細(xì)節(jié)、以及將本發(fā)明應(yīng)用于PMOS晶體管S/D區(qū)的制作中所需的工藝條件和工藝參數(shù)等都是本領(lǐng)域普通技術(shù)人員所熟知的。例如，對(duì)于PMOS晶體管，暈環(huán)注入可以選用磷作為注入劑，且注入角度可以為15 38度，注入劑量可以為6E12 6E13/cm2，注入能量可以為阢^ 2^feV;LDD 注入可以選用氟化硼作為注入劑，且注入角度可以為(Γ15度，注入劑量可以為2Ε1Γ3Ε15/ cm2，注入能量可以為l.OKeV飛KeV。因此，對(duì)于更多常規(guī)技術(shù)細(xì)節(jié)將不再贅述。[本發(fā)明的有益效果]
下面，僅以NMOS晶體管為例，結(jié)合圖7至圖9詳細(xì)說明本發(fā)明示例性實(shí)施例所獲得的有益效果。這三幅圖是利用Monte Carlo方法在Synopsys Tsuprem 4 & Medici仿真環(huán)境下進(jìn)行計(jì)算機(jī)輔助測(cè)試(TCAD)仿真而得到的，其中采用根據(jù)本發(fā)明第一實(shí)施例的工藝條件和參數(shù)進(jìn)行仿真。需要說明的是，采用根據(jù)本發(fā)明第二實(shí)施例和第三實(shí)施例的工藝條件和參數(shù)進(jìn)行仿真所得到的結(jié)果與根據(jù)第一實(shí)施例的基本上相同，因此，將不再重復(fù)進(jìn)行描述。請(qǐng)參照?qǐng)D7，其中示出了半導(dǎo)體硅襯底中雜質(zhì)濃度的變化趨勢(shì)。橫坐標(biāo)為自硅襯底表面的深度，縱坐標(biāo)為硅襯底中的雜質(zhì)濃度。
如圖7所示，實(shí)線Lll所示為氟注入之后硅襯底中氟的凈摻雜濃度分布。其中，注入角度為7度，注入劑量為1.0E14/cm2，注入能量為8KeV。如圖所示，注入的深度位于LDD 區(qū)(虛線L12所示)下方，大約為距硅襯底表面0. 02、. 03um處。此外，虛線L12所示為輕摻雜S/D注入(LDD注入)之后硅襯底中砷(As)的濃度分布，虛線L13所示為暈環(huán)注入(Halo 注入)之后硅襯底中硼(B)的濃度分布，虛線L14所示為重?fù)诫sS/D注入之后硅襯底中磷 (Ph)的濃度分布。這里需要說明的是，在實(shí)際制造過程中，重?fù)诫sS/D注入通常會(huì)包含數(shù)道離子注入工序，而虛線L14所示為最后一道離子注入工序的情況。請(qǐng)參照?qǐng)D8，其中示出了半導(dǎo)體硅襯底中雜質(zhì)濃度的變化趨勢(shì)。橫坐標(biāo)為自硅襯底表面的深度，縱坐標(biāo)為硅襯底中的雜質(zhì)濃度。如圖8所示，虛線L21所示為未進(jìn)行氟注入的情況下半導(dǎo)體硅襯底中的雜質(zhì)凈摻雜濃度，實(shí)線L22所示為未進(jìn)行氟注入的情況下半導(dǎo)體硅襯底中暈環(huán)區(qū)所注入的硼的濃度。虛線L23所示為進(jìn)行了氟注入的情況下半導(dǎo)體硅襯底中的雜質(zhì)凈摻雜濃度，實(shí)線LM 所示為進(jìn)行了氟注入的情況下半導(dǎo)體硅襯底中暈環(huán)區(qū)所注入的硼的濃度。從圖中清楚可見，虛線L21、L23分別在距硅襯底表面0. Γθ. Ilum處形成有向下突出且向上敞開的“V”形凹谷，這些凹谷所示即為S/D區(qū)與P阱之間形成的PN結(jié)。不難看出，虛線L23的凹谷開口比虛線L21的凹谷的開口大，這說明經(jīng)過一道氟注入工序之后，PN 結(jié)兩側(cè)的耗盡區(qū)增大，從而使所制得的NMOS晶體管的擊穿電壓增大且漏電流減小。因此， NMOS晶體管的器件特性得到改善。進(jìn)一步，如實(shí)線L22所示，在未進(jìn)行氟注入的情況下，暈環(huán)區(qū)所注入的硼由于TED 效應(yīng)而向半導(dǎo)體硅襯底表面以及襯底深處擴(kuò)散，集中分布在硅表面，并且相對(duì)較多地分布在PN結(jié)附近，從而導(dǎo)致結(jié)電容較大。而如實(shí)線LM所示，在進(jìn)行了氟注入的情況下，暈環(huán)區(qū)所注入的硼離子由于其TED效應(yīng)受到氟抑制而能夠較為均勻地分布在S/D區(qū)中，并且相對(duì)較少地分布在PN結(jié)附近。因此，通過氟注入能夠減小結(jié)電容并同時(shí)改善RSCE效應(yīng)(稍后將結(jié)合圖9描述)。此外，由于氟在修復(fù)Si/Sih界面損傷以及減少界面陷阱方面的特性，分布在多晶硅柵邊緣下方的柵極氧化層中的氟還能夠有效地提高柵極氧化層的可靠性。請(qǐng)參照?qǐng)D9，其中示出了所制作的NMOS晶體管的閾值電壓和飽和電流隨工藝條件和參數(shù)而變化的趨勢(shì)。橫坐標(biāo)為飽和電流Idsat，縱坐標(biāo)為閾值電壓Vth。如圖9所示，實(shí)心圓點(diǎn)表示工藝整合過程中所期望制得的具有最優(yōu)特性的NMOS晶體管(又稱為目標(biāo))，實(shí)心方塊表示制造工藝中未采用氟注入而制得的NMOS晶體管，空心圓圈表示制造工藝中在LDD注入之前采用注入劑量為SKeV的氟注入而制得的NMOS晶體管， 實(shí)心方塊表示制造工藝中在LDD注入之前采用注入劑量為IeV的氟注入而制得的NMOS晶體管。由于NMOS晶體管的飽和電流是隨著溝道長(zhǎng)度的增大而減小的，所以容易知道，圖中飽和電流越小的NMOS晶體管其溝道長(zhǎng)度越長(zhǎng)。正如本領(lǐng)域普通技術(shù)人員公知的，隨著NMOS 晶體管溝道長(zhǎng)度不斷縮短，由于短溝道效應(yīng)(SCE)，而使得NMOS晶體管的閾值電壓Vth會(huì)隨著溝道長(zhǎng)度的縮短而降低。然而，由于前面所述的RSCE效應(yīng)，NMOS晶體管的閾值電壓Vth 在某一溝道長(zhǎng)度范圍內(nèi)會(huì)隨著溝道縮短而增大，這會(huì)致使所制得的晶體管受工藝誤差的影響較大，從而導(dǎo)致電學(xué)特性不均一。從圖中可以看出，相對(duì)于未進(jìn)行氟注入的實(shí)心方塊的分布，進(jìn)行了氟注入的空心圓圈和空心方塊的分布更為接近目標(biāo)分布，其中空心圓圈的分布最為接近目標(biāo)分布。可見，通過控制氟注入的角度、劑量以及能量，能夠減小RSCE效應(yīng)，從而有效地改善半導(dǎo)體器件電學(xué)特性的均一性。綜上所述，根據(jù)本發(fā)明示例性實(shí)施例的方法能夠減小S/D區(qū)與阱區(qū)之間的結(jié)電容和RSCE效應(yīng)，有效提高擊穿電壓并減小漏電流，從而提高半導(dǎo)體器件的整體電學(xué)性能以及電學(xué)特性的均一性。[本發(fā)明的工業(yè)實(shí)用性]
根據(jù)如上所述的實(shí)施例制造的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。例如，根據(jù)本發(fā)明的IC可以是存儲(chǔ)器電路，如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM (DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM (SRAM)、或只讀存儲(chǔ)器(ROM)等。根據(jù)本發(fā)明的IC還可以是邏輯器件， 如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)、 射頻電路或任意其他電路器件。例如，根據(jù)本發(fā)明的IC芯片可以用于用戶電子產(chǎn)品中，如個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中。本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外，本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
1權(quán)利要求
1.一種用于制作半導(dǎo)體器件的源/漏區(qū)的方法，所述方法包括提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括半導(dǎo)體襯底和位于所述半導(dǎo)體襯底上的柵 極結(jié)構(gòu)；進(jìn)行輕摻雜源/漏注入和暈環(huán)注入，以在所述半導(dǎo)體襯底中將要形成源/漏區(qū)的部分 中形成輕摻雜源/漏區(qū)和包圍所述輕摻雜源/漏區(qū)的暈環(huán)區(qū)；在所述半導(dǎo)體襯底上形成位于所述柵極結(jié)構(gòu)外側(cè)且緊靠所述柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)；以及進(jìn)行重?fù)诫s源/漏注入，以在所述將要形成源/漏區(qū)的部分中形成重?fù)诫s源/漏區(qū)，其特征在干，所述方法在所述進(jìn)行輕摻雜源/漏注入和暈環(huán)注入的步驟中還包括進(jìn)行氟注入，以將氟離子注入到所述將要形成源/漏區(qū)的部分中。
2.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入、所述輕摻雜源/漏注入和所 述暈環(huán)注入按照下列順序進(jìn)行氟注入，輕摻雜源/漏注入，暈環(huán)注入。
3.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入、所述輕摻雜源/漏注入和所 述暈環(huán)注入按照下列順序進(jìn)行輕摻雜源/漏注入，氟注入，暈環(huán)注入。
4.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入、所述輕摻雜源/漏注入和所 述暈環(huán)注入按照下列順序進(jìn)行氟注入，暈環(huán)注入，輕摻雜源/漏注入。
5.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入、所述輕摻雜源/漏注入和所 述暈環(huán)注入按照下列順序進(jìn)行輕摻雜源/漏注入，暈環(huán)注入，氟注入。
6.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入、所述輕摻雜源/漏注入和所 述暈環(huán)注入按照下列順序進(jìn)行暈環(huán)注入，氟注入，輕摻雜源/漏注入。
7.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入、所述輕摻雜源/漏注入和所 述暈環(huán)注入按照下列順序進(jìn)行暈環(huán)注入，輕摻雜源/漏注入，氟注入。
8.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入的注入角度為2 20度。
9.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入的注入劑量為 1. 0E13 1. 0E15/cm2。
10.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入的注入能量為3 25KeV。
11.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述氟注入的注入深度為所述源/漏區(qū) 結(jié)深的1/3 1倍。
12.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述前端器件結(jié)構(gòu)還包括偏移間隙壁 結(jié)構(gòu)，所述偏移間隙壁結(jié)構(gòu)形成在所述半導(dǎo)體襯底上且位于所述柵極結(jié)構(gòu)兩側(cè)并緊靠所述 柵極結(jié)構(gòu)，并且隨后形成在所述半導(dǎo)體襯底上的所述間隙壁結(jié)構(gòu)位于所述偏移間隙壁結(jié)構(gòu) 外側(cè)并緊靠所述偏移間隙壁結(jié)構(gòu)。
13.根據(jù)權(quán)利要求1所述的方法，其特征在干，所述半導(dǎo)體器件為PMOS晶體管或NMOS晶體管。
14.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括退火處理，所述退火處理在所述進(jìn)行輕摻雜源/漏注入和暈環(huán)注入的步驟之后進(jìn)行。
全文摘要
本發(fā)明提供一種用于制作半導(dǎo)體器件的源/漏區(qū)的方法，包括提供前端器件結(jié)構(gòu)，其包括半導(dǎo)體襯底和位于所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)；進(jìn)行輕摻雜源/漏注入和暈環(huán)注入，以在半導(dǎo)體襯底中將要形成源/漏區(qū)的部分中形成輕摻雜源/漏區(qū)和包圍輕摻雜源/漏區(qū)的暈環(huán)區(qū)；在半導(dǎo)體襯底上形成位于柵極結(jié)構(gòu)外側(cè)且緊靠柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)；以及進(jìn)行重?fù)诫s源/漏注入，以在所述部分中形成重?fù)诫s源/漏區(qū)，其中，在所述進(jìn)行輕摻雜源/漏注入和暈環(huán)注入的步驟中還包括進(jìn)行氟注入，以將氟離子注入到所述將要形成源/漏區(qū)的部分中。根據(jù)本發(fā)明示例性實(shí)施例的方法能夠減小S/D區(qū)與阱區(qū)之間的結(jié)電容和RSCE效應(yīng)并有效提高擊穿電壓并減小漏電流。
文檔編號(hào)H01L21/265GK102569077SQ20101058957
公開日2012年7月11日 申請(qǐng)日期2010年12月15日 優(yōu)先權(quán)日2010年12月15日
發(fā)明者趙猛 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司