專利名稱：有效的實(shí)現(xiàn)低閾值電壓mos器件的方法
技術(shù)領(lǐng)域：
本發(fā)明特別涉及集成電路技術(shù)領(lǐng)域的一種有效實(shí)現(xiàn)低閾值電壓MOS器件的方法。
背景技術(shù)：
隨著當(dāng)今芯片功能的日益復(fù)雜，對(duì)工藝的要求也越來(lái)越高，往往需要在同一工藝 中集成多種不同類型的器件。但是，器件的增多也往往意味著工藝的復(fù)雜，制版層次和光刻 次數(shù)的增加。比如，現(xiàn)在需要一種工藝能提供兩種不同閾值電壓Vt的NMOS管，通常的做法 是在工藝過(guò)程中對(duì)某一閾值電壓Vt的MOS管的溝道區(qū)域進(jìn)行一次額外離子注入，這樣，就 需多制一層版，多進(jìn)行一次光刻，如還需要不同閾值電壓Vt的PM0S，則還需額外的制版和 光刻，所需成本和制造周期均增加了。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)現(xiàn)有技術(shù)中的不足提出一種有效的實(shí)現(xiàn)低閾值電壓MOS 器件的方法，其通過(guò)改變?cè)衅骷膶哟魏徒Y(jié)構(gòu)，可在不增加制版和光刻的前提下實(shí)現(xiàn)低 閾值電壓Vt MOS管的制作。為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用了如下技術(shù)方案一種有效的實(shí)現(xiàn)低閾值電壓MOS器件的方法，其特征在于，該方法為在形成MOS 器件的過(guò)程中，修改MOS管版圖結(jié)構(gòu)，令MOS器件只使用N阱或P阱的注入作為溝道的摻雜， 降低溝道濃度，實(shí)現(xiàn)MOS管閾值電壓Vt的降低。進(jìn)一步地講，該方法具體為對(duì)于NMOS或PMOS器件，在需要低閾值電壓Vt器件處，去除MOS管中g(shù)ate區(qū)域的 Nplus或Pplus，P注入和N+的注入或N注入和P+的注入均只在器件源極與漏極進(jìn)行，溝 道區(qū)域只有P-或N-的注入。與現(xiàn)有技術(shù)相比，本發(fā)明具有下列優(yōu)點(diǎn)該實(shí)現(xiàn)低閾值電壓MOS器件的方法操作 簡(jiǎn)單，容易實(shí)現(xiàn)，可降低低閾值電壓MOS器件的制造成本，并縮短生產(chǎn)周期。


圖1為現(xiàn)有技術(shù)中NMOS的結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)NMOS剖面結(jié)構(gòu)示意圖；圖3為本發(fā)明一較佳實(shí)施例中低閾值電壓MOS器件的結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下結(jié)合附圖及一較佳實(shí)施例對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的說(shuō)明。在典型的CMOS工藝中，NMOS的結(jié)構(gòu)如圖1_2所示，在該器件中，主要的注入有3 種p-注入，P型注入以及N+注入；P-注入用以形成P阱，同時(shí)也是MOS管B端。它使用版圖中的Pwell層制版。P-決定了器件襯底的電荷濃度，亦是溝道濃度。P型注入用以調(diào)節(jié)溝道電荷濃度，作調(diào)節(jié)器件閾值電壓Vt用。使用版圖中的Nplus 版。該層增大了溝道的電荷濃度，使溝道形成反型更難，上調(diào)了閾值電壓vt。N+注入用以形成MOS器件源漏。也使用版圖中的Nplus版。由于此次注入在多晶 硅柵之后，被硅柵所阻擋，溝道區(qū)域沒(méi)有注入，因此它與器件的閾值電壓Vt無(wú)關(guān)。由上所知，在形成上述器件的過(guò)程中，Nplus版使用了 2次，一次作為調(diào)節(jié)溝道離 子濃度的注入，一次作為形成器件源極與漏極的注入。本發(fā)明通過(guò)改變了該器件的結(jié)構(gòu)，在改變溝道濃度的同時(shí)，保持了原有器件源端 和漏端的離子濃度，實(shí)現(xiàn)了低閾值電壓的器件，具體參閱圖3，即在需要低閾值電壓Vt器件的地方，去除了 MOS管中g(shù)ate區(qū)域的Nplus。P注入和 N+的注入都只在器件源漏進(jìn)行，溝道區(qū)域只有P-的注入，閾值電壓Vt只由P-注入的電荷 濃度決定，自然就減小了。而源極漏極區(qū)域仍和原有器件一樣，沒(méi)有影響。對(duì)于PMOS器件同樣只要除去相應(yīng)的Pplus即可實(shí)現(xiàn)Vt的降低。本發(fā)明可運(yùn)用于所有需要低閾值電壓Vt MOS器件電路中。比如，若某電路中需一 電容，加在其兩端電壓在0. 7V，如使用典型工藝低閾值電壓Vt為0. 7V左右的MOS管作為電 容，則該MOS工作在耗盡區(qū)或弱反型區(qū)域，電容量將急劇減小，可能影響電路正常工作。在 此只需使用由本發(fā)明所實(shí)現(xiàn)的低閾值電壓VtMOS管，使該器件在0. 7V時(shí)處在反型狀態(tài)，即 可保持MOS管有足夠的電容量。以上僅是本發(fā)明的具體應(yīng)用范例，對(duì)本發(fā)明的保護(hù)范圍不構(gòu)成任何限制。凡采用 等同變換或者等效替換而形成的技術(shù)方案，均落在本發(fā)明權(quán)利保護(hù)范圍之。
權(quán)利要求
1.一種有效的實(shí)現(xiàn)低閾值電壓MOS器件的方法，其特征在于，該方法為在形成MOS器 件的過(guò)程中，令MOS器件只使用N阱或P阱的注入作為溝道的摻雜，降低溝道濃度，實(shí)現(xiàn)MOS 管閾值電壓Vt的降低。
2.根據(jù)權(quán)利要求1所述的有效的實(shí)現(xiàn)低閾值電壓MOS器件的方法，其特征在于，該方法 具體為對(duì)于NMOS或PMOS器件，在需要低閾值電壓Vt器件處，去除MOS管中g(shù)ate區(qū)域的Nplus 或Pplus，P注入和N+的注入或N注入和P+的注入均只在MOS器件源漏(源極與漏極)進(jìn) 行，溝道區(qū)域只有P-或N-的注入。
全文摘要
本發(fā)明涉及一種有效的實(shí)現(xiàn)低閾值電壓MOS器件的方法。該方法為在形成MOS器件的過(guò)程中，令MOS器件只使用N阱或P阱的注入作為溝道的摻雜，降低溝道濃度，實(shí)現(xiàn)MOS管閾值電壓Vt的降低。進(jìn)一步的講，該方法為對(duì)于NMOS或PMOS器件，在需要低閾值電壓Vt器件處，去除MOS管中g(shù)ate區(qū)域的Nplus或Pplus，P注入和N+的注入或N注入和P+的注入均只在MOS器件源極和漏極進(jìn)行，溝道區(qū)域只有P-或N-的注入。本發(fā)明具有下列優(yōu)點(diǎn)操作簡(jiǎn)單，容易實(shí)現(xiàn)，可降低低閾值電壓MOS器件的制造成本，并縮短生產(chǎn)周期。
文檔編號(hào)H01L21/336GK102136427SQ20101060394
公開日2011年7月27日 申請(qǐng)日期2010年12月24日 優(yōu)先權(quán)日2010年12月24日
發(fā)明者徐挺, 杜坦, 江石根, 謝衛(wèi)國(guó), 雷紅軍 申請(qǐng)人:蘇州華芯微電子股份有限公司