專利名稱：晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及晶體管及其制作方法。
背景技術(shù)：
應(yīng)變記憶技術(shù)(Stress Memorization ^Technique，簡稱SMT)以及應(yīng)力刻蝕阻擋層技術(shù)(Mressd-CESL，contact etch stop layer)是現(xiàn)有的提高晶體管載流子遷移率的兩種技術(shù)。通過上述兩種技術(shù)，在晶體管的溝道區(qū)形成穩(wěn)定應(yīng)力，提高溝道中的載流子遷移率。所述應(yīng)力平行于溝道長度方向，可以為延伸應(yīng)力或壓縮應(yīng)力。通常拉伸應(yīng)力可以使得溝道區(qū)域中的原子排列更加疏松，從而提高電子的遷移率，適用于NMOS晶體管；而壓縮應(yīng)力使得溝道區(qū)域內(nèi)的原子排布更加緊密，有助于提高空穴的遷移率，適用于PMOS晶體管。請參考圖1 圖3，為現(xiàn)有技術(shù)的晶體管的制作方法剖面結(jié)構(gòu)示意圖。首先，參考圖1，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底10上形成有NMOS晶體管和 PMOS晶體管，所述NMOS晶體管和PMOS晶體管之間具有隔離結(jié)構(gòu)11。所述NMOS晶體管包括 P阱(未示出)、形成于P阱內(nèi)的NMOS晶體管源/漏區(qū)12、位于源/漏區(qū)12之間半導(dǎo)體襯底上的NMOS晶體管柵極13 ；所述PMOS晶體管包括N阱(未示出)、形成于N阱內(nèi)的PMOS 晶體管的源/漏區(qū)14、位于源/漏區(qū)14之間的PMOS晶體管的柵極15。然后，參考圖2，在所述NMOS晶體管以及PMOS晶體管表面形成覆蓋源/漏區(qū)12、 柵極13以及半導(dǎo)體襯底10的應(yīng)力層16，所述應(yīng)力層16的材質(zhì)可以為氮化硅。所述應(yīng)力層 16可以提供拉伸應(yīng)力或壓應(yīng)力。假設(shè)所述應(yīng)力層16提供拉伸應(yīng)力，對NMOS晶體管產(chǎn)生有益影響。然后，參考圖3，使用掩膜層進行刻蝕，去除PMOS晶體管表面的應(yīng)力層16，保留位于NMOS晶體管表面的應(yīng)力層16。然后，進行退火，使得NMOS晶體管表面的應(yīng)力層16誘發(fā)拉伸應(yīng)力，所述拉伸應(yīng)力保留在NMOS晶體管中，提高了 NMOS晶體管溝道區(qū)載流子(即電子)的遷移率。在退火之后，通常進行刻蝕工藝去除位于NMOS晶體管的柵極13、源/漏區(qū) 12以及半導(dǎo)體襯底10的應(yīng)力層16。在公開號為CN101393894A的中國專利申請中可以發(fā)現(xiàn)更多關(guān)于現(xiàn)有的MOS晶體管的制作方法。但是，在實際中發(fā)現(xiàn)，利用現(xiàn)有的方法形成的晶體管的飽和電流值偏低，影響器件的性能。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供了一種晶體管及其制作方法，所述方法提高了晶體管的飽和電流，改善了器件的性能。為解決上述問題，本發(fā)明提供一種晶體管的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；
在所述半導(dǎo)體層上形成偽柵極結(jié)構(gòu)；在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；在所述半導(dǎo)體層上形成與所述偽柵極結(jié)構(gòu)齊平的層間介質(zhì)層；去除所述偽柵極結(jié)構(gòu)、位于所述偽柵極結(jié)構(gòu)下方的半導(dǎo)體層，在所述層間介質(zhì)層和半導(dǎo)體層內(nèi)形成開口，所述開口露出下方的半導(dǎo)體襯底；在所述開口內(nèi)形成金屬柵極結(jié)構(gòu)?？蛇x地，所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底的晶向為(100)，所述半導(dǎo)體層的晶向為(110)?？蛇x地，所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底的晶向為(110)，所述半導(dǎo)體層的晶向為(100)?？蛇x地，所述半導(dǎo)體層的厚度為3 30納米?？蛇x地，還包括進行輕摻雜離子注入，在所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成輕摻雜區(qū)的步驟，所述輕摻雜區(qū)位于所述柵極結(jié)構(gòu)兩側(cè)。可選地，在所述開口內(nèi)制作所述金屬柵極結(jié)構(gòu)之前，還包括在所述開口內(nèi)制作外延層的步驟，所述外延層位于所述金屬柵極結(jié)構(gòu)與半導(dǎo)體襯底之間，所述外延層的晶向與所述半導(dǎo)體襯底的晶向相同?？蛇x地，所述外延層的材質(zhì)為鍺硅，所述鍺硅中鍺的質(zhì)量濃度范圍為4 40%?？蛇x地，還包括對所述外延層進行缺陷吸附離子注入的步驟，在所述外延層內(nèi)形成缺陷吸附離子，所述缺陷吸附離子用于吸附溝道區(qū)內(nèi)的缺陷?？蛇x地，所述缺陷吸附離子注入的摻雜離子為氟離子或氮離子?？蛇x地，所述半導(dǎo)體層的去除方法為濕法刻蝕的方法?？蛇x地，所述濕法刻蝕的方法利用的溶液為堿性溶液。相應(yīng)地，本發(fā)明還提供一種晶體管，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；層間介質(zhì)層，位于所述半導(dǎo)體層上；開口，位于所述層間介質(zhì)層和半導(dǎo)體層內(nèi)，所述開口露出下方的半導(dǎo)體襯底；金屬柵極結(jié)構(gòu)，位于所述開口內(nèi)；源區(qū)，位于所述金屬柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體層和半導(dǎo)體襯底內(nèi)；漏區(qū)，位于所述金屬柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體層和半導(dǎo)體襯底內(nèi)?？蛇x地，所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底的晶向為(100)，所述半導(dǎo)體層的晶向為(110)?？蛇x地，所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底的晶向為(110)，所述半導(dǎo)體層的晶向為(100)?？蛇x地，所述半導(dǎo)體層的厚度為3 30納米。可選地，還包括輕摻雜區(qū)，位于所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)，且所述輕摻雜區(qū)位于所述金屬柵極結(jié)構(gòu)兩側(cè)。
可選地，還包括外延層，位于所述金屬柵極結(jié)構(gòu)與半導(dǎo)體襯底之間，且所述外延層位于所述源區(qū)和漏區(qū)之間，所述外延層的晶向與所述半導(dǎo)體襯底的晶向相同，且所述外延層與所述半導(dǎo)體層齊平?？蛇x地，所述外延層的材質(zhì)為鍺硅，所述鍺硅中鍺的質(zhì)量濃度范圍為4 40%。可選地，所述外延層內(nèi)形成有缺陷吸附離子，所述缺陷吸附離子用于吸附溝道區(qū)內(nèi)的缺陷?？蛇x地，所述缺陷吸附離子為氟離子或氮離子。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明首先在半導(dǎo)體襯底上形成與所述半導(dǎo)體襯底具有不同晶向的半導(dǎo)體層，在所述半導(dǎo)體層上制作偽柵極結(jié)構(gòu)，接著，在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；由于所述源區(qū)和漏區(qū)是形成在所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)的，所述源區(qū)和漏區(qū)之間的半導(dǎo)體襯底和半導(dǎo)體層作為溝道區(qū)，所述半導(dǎo)體襯底和半導(dǎo)體層的晶向不同，從而所述半導(dǎo)體襯底和半導(dǎo)體層在所述溝道區(qū)產(chǎn)生應(yīng)力，該應(yīng)力提高了源區(qū)和漏區(qū)的載流子的遷移率，從而提高了晶體管的飽和漏電流，改善了半導(dǎo)體器件的性能；進一步優(yōu)化地，在所述開口內(nèi)制作所述金屬柵極結(jié)構(gòu)之前，還包括在所述開口內(nèi)制作外延層的步驟，從而制作的外延層與所述半導(dǎo)體襯底的晶向相同，利用該外延層制作取代半導(dǎo)體層作為溝道區(qū)的一部分，可以減小由于半導(dǎo)體層與半導(dǎo)體層的晶向不同在所述溝道區(qū)引起的漏電流，并且外可以防止外延層的晶向與所述半導(dǎo)體襯底的晶向不同引起的載流子的遷移速率下降的問題；進一步優(yōu)化地，還包括對所述外延層進行缺陷吸附離子注入的步驟，在所述外延層內(nèi)形成缺陷吸附離子，所述缺陷吸附離子用于吸附溝道區(qū)內(nèi)的缺陷，從而防止溝道區(qū)的缺陷引起的氧化增強擴散效應(yīng)，減小器件的漏電流。


圖1 圖3是現(xiàn)有技術(shù)的晶體管制作方法剖面結(jié)構(gòu)示意圖；圖4是本發(fā)明的晶體管制作方法流程示意圖；圖5 圖11是本發(fā)明的晶體管制作方法剖面結(jié)構(gòu)示意圖。
具體實施例方式現(xiàn)有的方法形成的晶體管的飽和電流值偏低，影響器件的性能。經(jīng)過發(fā)明人研究發(fā)現(xiàn)，造成所述晶體管的飽和電流值偏低的原因是，晶體管的載流子的遷移率偏低，無法滿足實際的要求，影響了器件的性能。并且，隨著晶體管特征尺寸的縮小，現(xiàn)有的晶體管的特征尺寸縮小至45納米范圍，柵介質(zhì)層的厚度減小，源區(qū)和漏區(qū)之間的距離縮短，從而使得所述晶體管內(nèi)存在的漏電流問題也較為嚴重。發(fā)明人經(jīng)過創(chuàng)造性勞動，提出一種晶體管的制作方法，請參考圖4所示的本發(fā)明的晶體管制作方法流程示意圖。所述方法包括步驟Si，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；
步驟S2，在所述半導(dǎo)體層上形成偽柵極結(jié)構(gòu)；步驟S3，在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；步驟S4，在所述半導(dǎo)體層上形成與所述偽柵極結(jié)構(gòu)齊平的層間介質(zhì)層；步驟S5，去除所述偽柵極結(jié)構(gòu)、位于所述偽柵極結(jié)構(gòu)下方的半導(dǎo)體層，在所述層間介質(zhì)層和半導(dǎo)體層內(nèi)形成開口，所述開口露出下方的半導(dǎo)體襯底；步驟S6，在所述開口內(nèi)形成金屬柵極結(jié)構(gòu)。下面結(jié)合具體的實施例對本發(fā)明的技術(shù)方案進行詳細的說明。為了更好地說明本發(fā)明的技術(shù)方案，請參考圖5 圖11所示的本發(fā)明一個實施例的晶體管制作方法剖面結(jié)構(gòu)示意圖。首先，請參考圖5，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有半導(dǎo)體層 101，所述半導(dǎo)體層101的晶向與所述半導(dǎo)體襯底100的晶向不同。由于所述半導(dǎo)體層101的晶向與所述半導(dǎo)體襯底100的晶向不同，從而在所述半導(dǎo)體層101與所述半導(dǎo)體襯底100之間產(chǎn)生應(yīng)力。所述應(yīng)力的類型與所述半導(dǎo)體層101的晶向與所述半導(dǎo)體襯底100的晶向有關(guān)系。具體地，當所述半導(dǎo)體襯底100的晶向為(100)，所述半導(dǎo)體層101的晶向為 (110)時，所述半導(dǎo)體襯底100與所述半導(dǎo)體層101之間產(chǎn)生的應(yīng)力為拉應(yīng)力，該拉應(yīng)力能夠提高電子的遷移率，從而有益于提高NMOS晶體管的飽和電流值；當所述半導(dǎo)體襯底100 的晶向為(110)，所述半導(dǎo)體層101的晶向為(100)時，所述半導(dǎo)體襯底100與所述半導(dǎo)體層101之間產(chǎn)生的應(yīng)力為壓應(yīng)力，該壓應(yīng)力能夠提高空穴的遷移率，從而有益于提高PMOS 晶體管的飽和電流值。若要產(chǎn)生足夠的應(yīng)力，所述半導(dǎo)體層101需要滿足一定的厚度，即所述半導(dǎo)體層 101的厚度需要大于3納米；但是所述半導(dǎo)體層101的厚度也不應(yīng)過大，以防止無法形成符合要求的晶體管，所述半導(dǎo)體層101的厚度應(yīng)小于32納米。在上述的厚度范圍內(nèi)，能夠產(chǎn)生足夠的應(yīng)力，有效提高載流子的遷移率，同時不會影響晶體管的性能。接著，請參考圖6，在所述半導(dǎo)體層101上形成柵介質(zhì)層102，在所述柵介質(zhì)層102 上形成偽柵極103。所述偽柵極103與柵介質(zhì)層102共同構(gòu)成偽柵極結(jié)構(gòu)。所述柵介質(zhì)層102的材質(zhì)為電學(xué)絕緣材質(zhì)，所述電學(xué)絕緣材質(zhì)優(yōu)選為氧化硅或氮氧化硅。所述柵介質(zhì)層102的厚度范圍為3 80埃。所述柵介質(zhì)層102優(yōu)選地利用氧化工藝制作。所述偽柵極103的材質(zhì)為多晶硅。所述多晶硅可以利用化學(xué)氣相沉積工藝制作。 所述化學(xué)氣相沉積工藝與現(xiàn)有技術(shù)相同，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細的說明。作為本發(fā)明的優(yōu)選實施例，在偽柵極103形成后，還要在所述偽柵極103和柵介質(zhì)層102的兩側(cè)的半導(dǎo)體層101上形成偽柵極側(cè)墻(spacer) 104，所述偽柵極側(cè)墻104用于保護所述偽柵極103和柵介質(zhì)層102。所述偽柵極側(cè)墻104可以為單層的氧化硅層或多層的
氧化硅層-氮化硅層-氧化硅層構(gòu)成的ONO結(jié)構(gòu)。然后，請參考圖7，在所述偽柵極103和柵介質(zhì)層102兩側(cè)的半導(dǎo)體襯底100和半導(dǎo)體層101內(nèi)形成源區(qū)105和漏區(qū)106。所述源區(qū)105和漏區(qū)106通過源/漏離子注入(SD implant)形成。所述源/漏離子注入與現(xiàn)有技術(shù)相同，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細的說明。所述源區(qū)105和漏區(qū)106之間的半導(dǎo)體層101和半導(dǎo)體襯底100為溝道區(qū)。由于所述半導(dǎo)體層101與所述源區(qū)105和漏區(qū)106之間產(chǎn)生應(yīng)力，從而有利于提高所述溝道區(qū)的載流子的遷移速率，進而可以提高晶體管的飽和電流。接著，請參考圖8，在所述半導(dǎo)體層101上形成與所述柵極104齊平的層間介質(zhì)層 107。所述層間介質(zhì)層107的材質(zhì)可以為氧化硅、氮化硅、碳化硅或氮氧化硅。接著，請參考圖9，進行刻蝕工藝，去除所述偽柵極103(參考圖8)、柵介質(zhì)層 102(參考圖8)以及位于所述柵介質(zhì)層102下方的部分半導(dǎo)體層101，在所述層間介質(zhì)層 107和半導(dǎo)體層101內(nèi)形成開口，所述開口露出下方的半導(dǎo)體襯底100。所述開口用于在后續(xù)的工藝步驟中制作金屬柵極結(jié)構(gòu)。所述去除的部分半導(dǎo)體層101的寬度等于所述偽柵極結(jié)構(gòu)的寬度。所述偽柵極103和柵介質(zhì)層102的去除方法可以為干法刻蝕或濕法刻蝕，若采用干法刻蝕去除所述偽柵極103和柵介質(zhì)層102，可以采用含有氟離子、氟離子的等離子體進行刻蝕，若采用濕法刻蝕，可以采用酸性溶液，所述酸性溶液可以為鹽酸、醋酸和硝酸的混合溶液；所述半導(dǎo)體層101的去除方法為濕法刻蝕的方法，所述濕法刻蝕的方法采用堿性溶液，所述堿性溶液可以采用KOH溶液，所述堿性溶液也可以采用氫氧化銨溶液。由于所述刻蝕工藝可能造成位于偽柵極103和柵介質(zhì)層102兩側(cè)的偽柵極側(cè)墻 104(參考圖8)損傷，從而可能引起后續(xù)形成的金屬柵極結(jié)構(gòu)漏電流。因此，作為本發(fā)明的優(yōu)選實施例，還需要進行刻蝕工藝，去除位于所述偽柵極103和柵介質(zhì)層102兩側(cè)的偽柵極側(cè)墻104(參考圖8)，從而露出下方的部分半導(dǎo)體層101。然后，請參考圖10，進行輕摻雜離子注入(LDD implant)，在所述半導(dǎo)體層101和半導(dǎo)體襯底100內(nèi)形成輕摻雜區(qū)108，所述輕摻雜離子注入具有一定的傾斜角度，以能夠控制形成的輕摻雜區(qū)108的寬度，防止將摻雜離子注入所述開口下方的半導(dǎo)體襯底100內(nèi)。作為一個實施例，所述輕摻雜區(qū)離子注入的角度范圍為20 45度。然后，請參考圖11，作為優(yōu)選的實施例，在所述輕摻雜區(qū)域108形成后，還需要進行外延工藝，在所述半導(dǎo)體層101內(nèi)的開口內(nèi)形成外延層109，所述外延層109的晶向與所述半導(dǎo)體襯底100的晶向相同。所述外延層109的位置與后續(xù)形成的金屬柵極結(jié)構(gòu)的位置對應(yīng)，所述外延層109位于所述源區(qū)105和漏區(qū)106之間的半導(dǎo)體層101內(nèi)，且所述外延層 109與所述半導(dǎo)體層101齊平。由于所述外延層109與所述半導(dǎo)體襯底100的晶向相同，利用該外延層109可以作為溝道區(qū)的一部分，從而減小由于半導(dǎo)體層與半導(dǎo)體層的晶向不同在所述溝道區(qū)引起的漏電流。所述外延層109的材質(zhì)為半導(dǎo)體材質(zhì)，作為一個實施例，所述外延層109的材質(zhì)為
鍺硅，其中鍺的質(zhì)量濃度為4 40%。在所述外延層109形成后，還要對所述外延層109進行缺陷吸附離子注入的步驟， 在所述外延層109內(nèi)形成缺陷吸附離子，所述缺陷吸附離子用于吸附溝道區(qū)內(nèi)的缺陷。本實施例中，所述缺陷吸附離子注入的摻雜離子為氟離子或氮離子。所述缺陷吸附離子用于吸附溝道區(qū)內(nèi)的缺陷，從而防止溝道區(qū)的缺陷引起的氧化增強擴散效應(yīng)，減小器件的漏電流。然后，請繼續(xù)參考圖11，在所述層間介質(zhì)層107的開口的側(cè)壁上制作金屬柵極側(cè)
8墻110，所述金屬柵極側(cè)墻110的材質(zhì)為氧化硅、氮化硅、碳化硅或氮氧化硅。所述金屬柵極側(cè)墻110的厚度應(yīng)小于20納米，以有利于減小晶體管的面積。接著，在所述層間介質(zhì)層107的開口的側(cè)壁和底部制作高K介質(zhì)層111，所述高K 介質(zhì)層111的材質(zhì)可以為氧化鉿、氧化鉿硅、氧化鑭、氧化鋯、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦或氧化鋁等。其中位于所述開口底部的高K介質(zhì)層111覆蓋于所述外延層109的表面。由于所述高K介質(zhì)層111位于所述開口的側(cè)壁和底部，從而與現(xiàn)有技術(shù)的高K介質(zhì)層只形成在開口的底部相比，本發(fā)明減小了晶體管的漏電流。接著，繼續(xù)參考圖11，在所述開口內(nèi)制作金屬柵極112，所述金屬柵極112與所述層間介質(zhì)層107、金屬側(cè)墻1110、高K介質(zhì)層111和金屬柵極112齊平。所述金屬柵極112 與所述高K介質(zhì)層111共同構(gòu)成金屬柵極結(jié)構(gòu)，所述金屬柵極結(jié)構(gòu)位于所述外延層109上方。經(jīng)過上述工藝步驟形成的晶體管，請參考圖11所示，所述晶體管包括半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有半導(dǎo)體層101，所述半導(dǎo)體層101 的晶向與所述半導(dǎo)體襯底100的晶向不同；層間介質(zhì)層107，位于所述半導(dǎo)體層101上；開口，位于所述層間介質(zhì)層107和半導(dǎo)體層101內(nèi)，所述開口露出下方的半導(dǎo)體襯底 100 ；金屬柵極結(jié)構(gòu)，位于所述開口內(nèi)，所述金屬柵極結(jié)構(gòu)包括位于所述開口內(nèi)的高K 介質(zhì)層111和金屬柵極112，其中所述高K介質(zhì)層111位于所述開口的側(cè)壁和底部，所述金屬柵極112將所述開口填滿；金屬柵極側(cè)墻110，位于所述開口的側(cè)壁，且所述金屬柵極結(jié)構(gòu)與所述層間介質(zhì)層 107之間；源區(qū)105，位于所述金屬柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體層101和半導(dǎo)體襯底100內(nèi)；漏區(qū)106，位于所述金屬柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體層101和半導(dǎo)體襯底100內(nèi)。作為本發(fā)明優(yōu)選實施例，所述晶體管還包括外延層109，位于所述金屬柵極結(jié)構(gòu)與半導(dǎo)體襯底100之間，且所述外延層109的位置與所述源區(qū)105和漏區(qū)106的位置對應(yīng)，所述外延層109的晶向與所述半導(dǎo)體襯底100 的晶向相同，所述外延層109用于將所述半導(dǎo)體層101內(nèi)的開口填滿；輕摻雜區(qū)108，位于所述半導(dǎo)體襯底100和半導(dǎo)體層101內(nèi)，且所述輕摻雜區(qū)108 位于所述金屬柵極結(jié)構(gòu)兩側(cè)。所述外延層109作為晶體管的溝道區(qū)，其晶向與所述半導(dǎo)體襯底100的晶向相同， 從而所述外延層109可以晶體管的漏電流，并且可以防止溝道區(qū)的晶向與所述半導(dǎo)體襯底 100的晶向不同引起的載流子的遷移速率下降的問題。所述外延層109的材質(zhì)為鍺硅，其中鍺的質(zhì)量濃度為4 40%，所述外延層109內(nèi)有缺陷吸附離子，所述缺陷吸附離子用于吸附溝道區(qū)內(nèi)的缺陷。所述缺陷吸附區(qū)內(nèi)的摻雜離子為氟離子或氮離子。需要說明的是，所述半導(dǎo)體層100的晶向和半導(dǎo)體襯底100的晶向需要根據(jù)所述晶體管的類型進行具體的設(shè)置，當所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底100的晶向為(100)，所述半導(dǎo)體層101的晶向為(110)，在所述半導(dǎo)體襯底100與半導(dǎo)體層101之間產(chǎn)生的應(yīng)力為拉應(yīng)力，從而有利于提高電子的遷移速率，有利于增大NMOS晶體管的飽和電流；當所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底100的晶向為(110)，所述半導(dǎo)體層101 的晶向為(100)，從而有利于提高空穴的遷移速率，有利于增大PMOS晶體管的飽和電流。若要產(chǎn)生足夠的應(yīng)力，所述半導(dǎo)體層101需要滿足一定的厚度，即所述半導(dǎo)體層 101的厚度需要大于3納米；但是所述半導(dǎo)體層101的厚度也不應(yīng)過大，以防止無法形成符合要求的晶體管，所述半導(dǎo)體層101的厚度應(yīng)小于32納米。在上述的厚度范圍內(nèi)，能夠產(chǎn)生足夠的應(yīng)力，有效提高載流子的遷移率，同時不會影響晶體管的性能。作為本發(fā)明的一個實施例，所述半導(dǎo)體層的厚度為3 30納米。綜上，本發(fā)明提供了一種晶體管及其制作方法，所述方法首先在半導(dǎo)體襯底上形成與所述半導(dǎo)體襯底具有不同晶向的半導(dǎo)體層，在所述半導(dǎo)體層上制作偽柵極結(jié)構(gòu)，接著， 在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；由于所述源區(qū)和漏區(qū)是形成在所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)的，所述源區(qū)和漏區(qū)之間的半導(dǎo)體襯底和半導(dǎo)體層作為溝道區(qū)，所述半導(dǎo)體襯底和半導(dǎo)體層的晶向不同，從而所述半導(dǎo)體襯底和半導(dǎo)體層在所述溝道區(qū)產(chǎn)生應(yīng)力，該應(yīng)力提高了源區(qū)和漏區(qū)的載流子的遷移率，從而提高了晶體管的飽和漏電流，改善了半導(dǎo)體器件的性能；在本發(fā)明優(yōu)選實施例中，在所述開口內(nèi)制作所述金屬柵極結(jié)構(gòu)之前，還包括在所述開口內(nèi)制作外延層的步驟，從而制作的外延層與所述半導(dǎo)體襯底的晶向相同，利用該外延層制作取代半導(dǎo)體層作為溝道區(qū)的一部分，可以減小由于半導(dǎo)體層與半導(dǎo)體層的晶向不同在所述溝道區(qū)引起的漏電流，并且外可以防止外延層的晶向與所述半導(dǎo)體襯底的晶向不同引起的載流子的遷移速率下降的問題；在本發(fā)明優(yōu)選實施例中，還包括對所述外延層進行缺陷吸附離子注入的步驟，在所述外延層內(nèi)形成缺陷吸附離子，所述缺陷吸附離子用于吸附溝道區(qū)內(nèi)的缺陷，從而防止溝道區(qū)的缺陷引起的氧化增強擴散效應(yīng)，減小器件的漏電流。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種晶體管的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；在所述半導(dǎo)體層上形成偽柵極結(jié)構(gòu)；在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；在所述半導(dǎo)體層上形成與所述偽柵極結(jié)構(gòu)齊平的層間介質(zhì)層；去除所述偽柵極結(jié)構(gòu)、位于所述偽柵極結(jié)構(gòu)下方的半導(dǎo)體層，在所述層間介質(zhì)層和半導(dǎo)體層內(nèi)形成開口，所述開口露出下方的半導(dǎo)體襯底；在所述開口內(nèi)形成金屬柵極結(jié)構(gòu)。
2.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底的晶向為(100)，所述半導(dǎo)體層的晶向為(110)。
3.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底的晶向為(110)，所述半導(dǎo)體層的晶向為(100)。
4.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述半導(dǎo)體層的厚度為3 30納米。
5.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，還包括進行輕摻雜離子注入，在所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成輕摻雜區(qū)的步驟，所述輕摻雜區(qū)位于所述柵極結(jié)構(gòu)兩側(cè)。
6.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，在所述開口內(nèi)制作所述金屬柵極結(jié)構(gòu)之前，還包括在所述開口內(nèi)制作外延層的步驟，所述外延層位于所述金屬柵極結(jié)構(gòu)與半導(dǎo)體襯底之間，所述外延層的晶向與所述半導(dǎo)體襯底的晶向相同。
7.如權(quán)利要求6所述的晶體管的制作方法，其特征在于，所述外延層的材質(zhì)為鍺硅，所述鍺硅中鍺的質(zhì)量濃度范圍為4 40%。
8.如權(quán)利要求7所述的晶體管的制作方法，其特征在于，還包括對所述外延層進行缺陷吸附離子注入的步驟，在所述外延層內(nèi)形成缺陷吸附離子，所述缺陷吸附離子用于吸附溝道區(qū)內(nèi)的缺陷。
9.如權(quán)利要求8所述的晶體管的制作方法，其特征在于，所述缺陷吸附離子注入的摻雜離子為氟離子或氮離子。
10.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述半導(dǎo)體層的去除方法為濕法刻蝕的方法。
11.如權(quán)利要求10所述的晶體管的制作方法，其特征在于，所述濕法刻蝕的方法利用的溶液為堿性溶液。
12.—種晶體管，其特征在于，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；層間介質(zhì)層，位于所述半導(dǎo)體層上；開口，位于所述層間介質(zhì)層和半導(dǎo)體層內(nèi)，所述開口露出下方的半導(dǎo)體襯底；金屬柵極結(jié)構(gòu)，位于所述開口內(nèi)；源區(qū)，位于所述金屬柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體層和半導(dǎo)體襯底內(nèi)；漏區(qū)，位于所述金屬柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體層和半導(dǎo)體襯底內(nèi)。
13.如權(quán)利要求12所述的晶體管，其特征在于，所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底的晶向為(100)，所述半導(dǎo)體層的晶向為(110)。
14.如權(quán)利要求12所述的晶體管，其特征在于，所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底的晶向為(110)，所述半導(dǎo)體層的晶向為(100)。
15.如權(quán)利要求12所述的晶體管，其特征在于，所述半導(dǎo)體層的厚度為3 30納米。
16.如權(quán)利要求12所述的晶體管，其特征在于，還包括輕摻雜區(qū)，位于所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)，且所述輕摻雜區(qū)位于所述金屬柵極結(jié)構(gòu)兩側(cè)。
17.如權(quán)利要求16所述的晶體管，其特征在于，還包括外延層，位于所述金屬柵極結(jié)構(gòu)與半導(dǎo)體襯底之間，且所述外延層位于所述源區(qū)和漏區(qū)之間，所述外延層的晶向與所述半導(dǎo)體襯底的晶向相同，且所述外延層與所述半導(dǎo)體層齊平。
18.如權(quán)利要求17所述的晶體管，其特征在于，所述外延層的材質(zhì)為鍺硅，所述鍺硅中鍺的質(zhì)量濃度范圍為4 40%。
19.如權(quán)利要求17所述的晶體管，其特征在于，所述外延層內(nèi)形成有缺陷吸附離子，所述缺陷吸附離子用于吸附溝道區(qū)內(nèi)的缺陷。
20.如權(quán)利要求19所述的晶體管，其特征在于，所述缺陷吸附離子為氟離子或氮離子。
全文摘要
本發(fā)明提供了一種晶體管及其制作方法，所述方法包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；在所述半導(dǎo)體層上形成偽柵極結(jié)構(gòu)；在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；在所述半導(dǎo)體層上形成與所述偽柵極結(jié)構(gòu)齊平的層間介質(zhì)層；去除所述偽柵極結(jié)構(gòu)、位于所述偽柵極結(jié)構(gòu)下方的半導(dǎo)體層，在所述層間介質(zhì)層和半導(dǎo)體層內(nèi)形成開口，所述開口露出下方的半導(dǎo)體襯底；在所述開口內(nèi)形成金屬柵極結(jié)構(gòu)。本發(fā)明提高了載流子的遷移速率，增大了晶體管的飽和電流。
文檔編號H01L29/78GK102543744SQ20101061328
公開日2012年7月4日 申請日期2010年12月29日 優(yōu)先權(quán)日2010年12月29日
發(fā)明者三重野文健 申請人:中芯國際集成電路制造(北京)有限公司