專利名稱：半導(dǎo)體溝渠與雙溝渠的制造方法及用以隔離元件的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法，特別是涉及一種具有不同深度的雙隔離結(jié)構(gòu)或雙溝渠結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在集成電路蓬勃發(fā)展的今日，元件縮小化與積集化是必然的趨勢(shì)，也是各界積極發(fā)展的重要課題。當(dāng)元件尺寸逐漸縮小，積集度逐漸提高，元件間的隔離結(jié)構(gòu)也必須縮小， 因此元件隔離技術(shù)的困難度也逐漸增高。
以目前隔離技術(shù)來說，由于淺溝渠隔離結(jié)構(gòu)(shallow trench isolation, STI) 具有容易調(diào)整大小的優(yōu)點(diǎn)，并且可避免傳統(tǒng)區(qū)域氧化(L0C0Q法隔離技術(shù)中鳥嘴侵蝕的缺點(diǎn)，因此，其對(duì)于次半微米或以下的金屬氧化物半導(dǎo)體工藝而言，是一種較為理想的隔離技術(shù)。
此外，因應(yīng)記憶體元件的陣列區(qū)及周邊區(qū)的不同應(yīng)用，其所需要的隔離結(jié)構(gòu)的深度也不相同。一般而言，周邊區(qū)的淺溝渠隔離結(jié)構(gòu)的深度會(huì)遠(yuǎn)大于陣列區(qū)的淺溝渠隔離結(jié)構(gòu)的深度。因此，在制作此種具有不同深度的雙隔離結(jié)構(gòu)時(shí)，通常需要至少兩道微影工藝來完成上述需求，工藝復(fù)雜且耗費(fèi)成本。
由此可見，上述現(xiàn)有的記憶體元件中具有不同深度的雙隔離結(jié)構(gòu)的制造方法及隔離結(jié)構(gòu)在制造方法、產(chǎn)品結(jié)構(gòu)及使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長(zhǎng)久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般方法及產(chǎn)品又沒有適切的方法及結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的半導(dǎo)體溝渠與雙溝渠的制造方法及用以隔離元件的結(jié)構(gòu)，實(shí)屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的記憶體元件中具有不同深度的雙隔離結(jié)構(gòu)的制造方法及隔離結(jié)構(gòu)存在的缺陷，而提供一種新的半導(dǎo)體溝渠與雙溝渠的制造方法及用以隔離元件的結(jié)構(gòu)，所要解決的技術(shù)問題是使其僅需要一道微影工藝來制作具有不同深度的雙隔離結(jié)構(gòu)，工藝簡(jiǎn)單且節(jié)省成本，非常適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體溝渠的制造方法。首先，提供基底，基底具有周邊區(qū)及陣列區(qū)。然后，在基底上形成罩幕層，罩幕層具有曝露周邊區(qū)的基底的第一開口及曝露陣列區(qū)的基底的第二開口。接著，在第一開口的側(cè)壁形成第一間隙壁。之后，以罩幕層及第一間隙壁為罩幕，在周邊區(qū)的基底中形成凹陷。然后，在第二開口的側(cè)壁形成第二間隙壁，并移除部分第一間隙壁以曝露出凹陷的頂角。接下來，以罩幕層、第一間隙壁及第二間隙壁為罩幕，移除部分基底， 以在周邊區(qū)的基底中形成第一溝渠以及在陣列區(qū)的基底中形成第二溝渠。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的半導(dǎo)體溝渠的制造方法，其中所述的第一開口大于第二開口。
前述的半導(dǎo)體溝渠的制造方法，其中于上述第一開口的側(cè)壁形成第一間隙壁的步驟包括在基底上形成介電材料層，介電材料層的厚度大于第二開口的一半寬度；以及移除部分介電材料層，直到曝露出罩幕層的表面，其中剩余的介電材料層在第一開口的側(cè)壁形成第一間隙壁并填滿第二開口。
前述的半導(dǎo)體溝渠的制造方法，更包括在第一溝渠及第二溝渠中填入第一介電層，其中介電材料層與第一介電層的材料相同。
前述的半導(dǎo)體溝渠的制造方法，其中在形成上述第一溝渠及第二溝渠的步驟之后以及填入第一介電層的步驟之前，本發(fā)明的方法更包括移除第一間隙壁及第二間隙壁； 以及在第一溝渠及第二溝渠的表面形成襯層。
前述的半導(dǎo)體溝渠的制造方法，其中所述的第一開口及第二開口曝露的基底的表面低于罩幕層的底面。
前述的半導(dǎo)體溝渠的制造方法，其中所述的第一溝渠具有至少三階的剖面，且第二溝渠具有至少二階的剖面。
前述的半導(dǎo)體溝渠的制造方法，其中所述的第一溝渠的深度為第二溝渠的深度的 2 3倍。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種具有不同深度的雙溝渠的制造方法。首先，提供基底，基底具有第一區(qū)及第二區(qū)。然后， 在基底上形成罩幕層，罩幕層具有曝露第一區(qū)的基底的第一開口及曝露第二區(qū)的基底的第二開口。接著，在第一開口的側(cè)壁形成第一間隙壁并在第二開口中填滿第一介電層。以罩幕層及第一間隙壁為罩幕在于第一區(qū)的基底中形成凹陷。之后，移除部分第一介電層，以在第二開口的側(cè)壁形成第二間隙壁，并移除部分第一間隙壁以曝露出凹陷的頂角。然后，以罩幕層、第一間隙壁及第二間隙壁為罩幕，移除部分基底，以在第一區(qū)的基底中形成第一溝渠以及在第二區(qū)的基底中形成第二溝渠。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的有不同深度的雙溝渠的制造方法，其中所述的第一開口大于第二開口。
前述的有不同深度的雙溝渠的制造方法，其中在上述第一開口的側(cè)壁形成第一間隙壁并在第二開口中填滿第一介電層的步驟包括在基底上形成介電材料層，介電材料層的厚度大于第二開口的一半寬度；以及移除部分介電材料層，直到曝露出罩幕層的表面。
前述的有不同深度的雙溝渠的制造方法，其中所述的第一溝渠的深度為第二溝渠的深度的2 3倍。
前述的有不同深度的雙溝渠的制造方法，其中所述的基底的材料包括介電材質(zhì)。 一種用以隔離元件的結(jié)構(gòu)，其配置于具有周邊區(qū)及陣列區(qū)的基底中。上述用以隔離元件的結(jié)構(gòu)包括第一隔離結(jié)構(gòu)。第一隔離結(jié)構(gòu)具有至少三階的剖面且位于周邊區(qū)的基底中。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的用以隔離元件的結(jié)構(gòu)，更包括第二隔離結(jié)構(gòu)，位于陣列區(qū)的基底中，第二隔離結(jié)構(gòu)具有至少二階的剖面。
前述的用以隔離元件的結(jié)構(gòu)，其中所述的第一隔離結(jié)構(gòu)及第二隔離結(jié)構(gòu)各自包括襯層及介電層。
前述的用以隔離元件的結(jié)構(gòu)，其中所述的第一隔離結(jié)構(gòu)的深度為第二隔離結(jié)構(gòu)的深度的2 3倍。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。
借由上述技術(shù)方案，本發(fā)明半導(dǎo)體溝渠與雙溝渠的制造方法及用以隔離元件的結(jié)構(gòu)至少具有下列優(yōu)點(diǎn)及有益效果在本發(fā)明的方法中，與現(xiàn)有習(xí)知的兩道微影工藝相比， 僅需要一道微影工藝來制作具有不同深度的雙隔離結(jié)構(gòu)或雙溝渠結(jié)構(gòu)，方法簡(jiǎn)單且節(jié)省成本，可增加競(jìng)爭(zhēng)優(yōu)勢(shì)。此外，本發(fā)明的雙隔離結(jié)構(gòu)具有不同的深度，可分別應(yīng)用于記憶體元件的周邊區(qū)及陣列區(qū)，滿足記憶體元件的設(shè)計(jì)需求。
綜上所述，本發(fā)明是有關(guān)于一種半導(dǎo)體溝渠與雙溝渠的制造方法及用以隔離元件的結(jié)構(gòu)，上述用以隔離元件的結(jié)構(gòu)配置于具有周邊區(qū)及陣列區(qū)的基底中。上述用以隔離元件的結(jié)構(gòu)包括第一隔離結(jié)構(gòu)及第二隔離結(jié)構(gòu)。第一隔離結(jié)構(gòu)具有至少三階的剖面且位于周邊區(qū)的基底中。第二隔離結(jié)構(gòu)具有至少二階的剖面且位于陣列區(qū)的基底中。本發(fā)明在技術(shù)上有顯著的進(jìn)步，具有明顯的積極效果，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖IA至圖IH是依據(jù)本發(fā)明一實(shí)施例所繪示的用以隔離元件的結(jié)構(gòu)的制造方法的剖面示意圖。
100 基底
101:第一區(qū)/周邊區(qū)
102a:罩幕層
103:第二區(qū)/陣列區(qū)
105 底氧化硅層
107 氮化硅層
109 頂氧化硅層
112:第一間隙壁
116:凹陷
120 第一溝渠
124:襯層
128 第一隔離結(jié)構(gòu)
Wl 厚度
D1、D2:深度具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的半導(dǎo)體溝渠與雙溝渠的制造方法及用以隔離元件100' ,102"表面 102 罩幕材料層 102'底面 104:圖案化光阻層106第-一開口108第-二開口110介電材料層114第-一介電層118第―二間隙壁122第―二溝渠126第―二介電層130第-二隔離結(jié)構(gòu)W2.W3 寬度的結(jié)構(gòu)其具體實(shí)施方式
、方法、步驟、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)及功效，在以下配合參考圖式的較佳實(shí)施例的詳細(xì)說明中將可清楚呈現(xiàn)。通過具體實(shí)施方式
的說明，當(dāng)可對(duì)本發(fā)明為達(dá)成預(yù)定目的所采取的技術(shù)手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供參考與說明之用，并非用來對(duì)本發(fā)明加以限制。
圖IA至IH是依據(jù)本發(fā)明一實(shí)施例所繪示的用以隔離元件的結(jié)構(gòu)的制造方法的剖面示意圖。
請(qǐng)參閱圖IA所示，首先，提供基底100?；?00可以是半導(dǎo)體基底如硅基底?；?00具有第一區(qū)101及第二區(qū)103。當(dāng)本發(fā)明應(yīng)用于記憶體元件時(shí)，第一區(qū)101例如是周邊區(qū)，第二區(qū)103例如是陣列區(qū)。為清楚說明起見，以下以周邊區(qū)101及陣列區(qū)103為例來說明。
然后，在基底100上依序形成罩幕材料層102及圖案化光阻層104。上述形成罩幕材料層102的方法包括進(jìn)行化學(xué)氣相沉積法。罩幕材料層102可以為單層或多層結(jié)構(gòu)。罩幕材料層102的材料選自氧化硅、碳化硅、氮化硅、氮氧化硅及其組合。在一實(shí)施例中，罩幕材料層102可以為三層結(jié)構(gòu)，包括底氧化硅層105、氮化硅層107及頂氧化硅層109。
接著，請(qǐng)參閱圖IB所示，以圖案化光阻層104為罩幕，移除部分罩幕材料層102， 以形成罩幕層10加。罩幕層10 具有曝露周邊區(qū)101的基底100的第一開口 106及曝露陣列區(qū)103的基底100的第二開口 108，其中第一開口 106大于第二開口 108。上述移除部分罩幕材料層102的方法包括進(jìn)行干蝕刻法。干蝕刻法包括破蝕刻步驟、主蝕刻步驟及過度蝕刻步驟。在一實(shí)施例中，在進(jìn)行過度蝕刻步驟中，第一開口 106及第二開口 108曝露的基底100的表面100'低于罩幕層10 的底面102'，如圖IB所示。在另一實(shí)施例中(未繪示)，第一開口 106及第二開口 108曝露的基底100的表面101'也可以大致等于罩幕層 10 的底面102'。然后，移除圖案化光阻層104。
在上述實(shí)施例中，是以一個(gè)第一開口 106及兩個(gè)第二開口 108為例來說明，但本發(fā)明并不以此為限。換言之，本發(fā)明并不對(duì)第一開口 106及第二開口 108的數(shù)量作限制。
之后，請(qǐng)參閱圖IC所示，在基底100上形成介電材料層110。上述形成介電材料層 110的方法包括進(jìn)行化學(xué)氣相沉積法。介電材料層110的材料例如是氧化硅或氮化硅。特別要說明的是，介電材料層110的厚度Wl大于第二開口 108的寬度W2的一半，但是小于第一開口 106的寬度W3的一半。也就是說，介電材料層110的厚度Wl需厚至足以填滿第二開口 108，但不會(huì)將第一開口 106填滿。
然后，請(qǐng)參閱圖ID所示，移除部分介電材料層110，直到曝露出罩幕層10 的表面102"，以在第一開口 106的側(cè)壁形成第一間隙壁112，并在第二開口 108中填滿第一介電層114。然后，以罩幕層10 及第一間隙壁112為罩幕，以在周邊區(qū)101的基底100中形成凹陷116。上述移除部分介電材料層110及形成凹陷116的方法包括進(jìn)行兩步驟的干蝕刻法，也就是說，上述圖ID的步驟可以在同一反應(yīng)室中進(jìn)行。
接著，請(qǐng)參閱圖IE所示，移除部分第一介電層114以在第二開口 108的側(cè)壁形成第二間隙壁118，并移除部分第一間隙壁112以曝露出凹陷116的頂角A。上述移除部分第一介電層114及移除部分第一間隙壁112的方法包括進(jìn)行濕蝕刻法。
之后，請(qǐng)參閱圖IF所示，以罩幕層102a、第一間隙壁112及第二間隙壁118為罩CN 102543825 A幕，移除部分基底100，以在周邊區(qū)101的基底100中形成第一溝渠120以及在陣列區(qū)103 的基底100中形成第二溝渠122。第一溝渠120具有至少三階的剖面，且第二溝渠122具有至少二階的剖面。第一溝渠120的深度Dl為第二溝渠122的深度D2的2 3倍。在一實(shí)施例中，第一溝渠120的深度Dl為；3500埃(A ),而第二溝渠122的深度D2為1400埃。 上述形成第一溝渠120及第二溝渠122的方法包括進(jìn)行干蝕刻法。
然后，請(qǐng)參閱圖IG所示，移除第一間隙壁112及第二間隙壁118。上述移除第一間隙壁112及第二間隙壁118的方法包括進(jìn)行濕蝕刻法。然后，在第一溝渠120及第二溝渠 122的表面形成襯層124。襯層124的材料例如是氧化硅。上述形成襯層124的方法包括進(jìn)行熱氧化法。在形成襯層124的過程中，第一溝渠120及第二溝渠122的尖角也會(huì)被圓滑化(rounded)。
接著，于第一溝渠120及第二溝渠122中填入第二介電層126。上述填入第二介電層126的方法包括進(jìn)行化學(xué)氣相沉積法。第二介電層126的材料例如是氧化硅。在一實(shí)施例中，第二介電層126與介電材料層110的材料相同，例如均為氧化硅。在另一實(shí)施例中， 第二介電層126與介電材料層110的材料不同。
特別注意的是，上述移除第一間隙壁112及第二間隙壁118的步驟及形成襯層IM 的步驟也可以省略，使第二介電層1 直接形成在第一間隙壁112及第二間隙壁118上并填入第一溝渠120及第二溝渠122中。
之后，請(qǐng)參閱圖IH所示，利用干蝕刻法移除第一溝渠120及第二溝渠122外的第二介電層126。然后，利用干蝕刻法移除罩幕層10加。至此，完成第一隔離結(jié)構(gòu)1 及第二隔離結(jié)構(gòu)130的制作。
基于以上所述，本發(fā)明的用以隔離元件的結(jié)構(gòu)為具有不同深度的雙隔離結(jié)構(gòu)(即圖IH的第一隔離結(jié)構(gòu)1 及第二隔離結(jié)構(gòu)130)，其制造過程中僅需要一道微影工藝(圖 IA的圖案化光阻層104)，不僅工藝簡(jiǎn)單而且可以節(jié)省成本。
接下來，將以圖IH的結(jié)構(gòu)來說明本發(fā)明的用以隔離元件的結(jié)構(gòu)。本發(fā)明的用以隔離元件的結(jié)構(gòu)配置于具有周邊區(qū)101及陣列區(qū)103的基底100中。上述用以隔離元件的結(jié)構(gòu)包括第一隔離結(jié)構(gòu)1 及第二隔離結(jié)構(gòu)130。第一隔離結(jié)構(gòu)1 具有至少三階的剖面且位于周邊區(qū)101的基底100中。第二隔離結(jié)構(gòu)130具有至少二階的剖面且位于陣列區(qū)103 的基底100中。第一隔離結(jié)構(gòu)1 及第二隔離結(jié)構(gòu)130各自包括襯層IM及第二介電層 126。第一隔離結(jié)構(gòu)128的深度Dl為第二隔離結(jié)構(gòu)130的深度D2的2 3倍。
在上述實(shí)施例中，上述溝渠的制造方法是應(yīng)用于形成用以隔離元件的結(jié)構(gòu)，然而， 本發(fā)明并不限于此。上述溝渠的制造方法也可以應(yīng)用于任何需要制作不同深度的溝渠的材料層中。舉例來說，上述基底并不限于半導(dǎo)體基底，也可以是介電材質(zhì)基底，而填入于溝渠之中的溝填層也并不限于介電層。在另一個(gè)實(shí)施例中，雙溝渠是形成在介電層中，而填入于溝渠之中的材料層則可以是導(dǎo)電層，例如是金屬層，金屬層具有不同的厚度其可以做為導(dǎo)線，或稱為金屬線。
綜上所述，本發(fā)明的方法僅需要一道微影工藝來制作具有不同深度的雙隔離結(jié)構(gòu)或雙溝渠結(jié)構(gòu)，不需要現(xiàn)有習(xí)知的兩道微影工藝，方法簡(jiǎn)單且節(jié)省成本，可增加競(jìng)爭(zhēng)優(yōu)勢(shì)。 此外，本發(fā)明的雙隔離結(jié)構(gòu)具有不同的深度，可分別應(yīng)用于記憶體元件的周邊區(qū)及陣列區(qū)， 滿足記憶體元件的設(shè)計(jì)需求。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體溝渠的制造方法，其特征在于其包括以下步驟 提供一基底，該基底具有一周邊區(qū)及一陣列區(qū)；在該基底上形成一罩幕層，該罩幕層具有曝露該周邊區(qū)的該基底的一第一開口及曝露該陣列區(qū)的該基底的一第二開口；在該第一開口的側(cè)壁形成一第一間隙壁；以該罩幕層及該第一間隙壁為罩幕，在該周邊區(qū)的該基底中形成一凹陷； 在該第二開口的側(cè)壁形成一第二間隙壁，并移除部分該第一間隙壁以曝露出該凹陷的頂角；以及以該罩幕層、該第一間隙壁及該第二間隙壁為罩幕，移除部分該基底，以在該周邊區(qū)的該基底中形成一第一溝渠以及在該陣列區(qū)的該基底中形成一第二溝渠。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體溝渠的制造方法，其特征在于其中所述的第一開口大于該第二開口。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體溝渠的制造方法，其特征在于其中在該第一開口的側(cè)壁形成該第一間隙壁的步驟包括在該基底上形成一介電材料層，該介電材料層的厚度大于該第二開口的一半寬度；以及移除部分該介電材料層，直到曝露出該罩幕層的表面，其中剩余的該介電材料層在該第一開口的側(cè)壁形成該第一間隙壁并填滿該第二開口。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體溝渠的制造方法，其特征在于其中所述的第一溝渠具有至少三階的剖面，且該第二溝渠具有至少二階的剖面。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體溝渠的制造方法，其特征在于其中所述的第一溝渠的深度為該第二溝渠的深度的2 3倍。
6.一種具有不同深度的雙溝渠的制造方法，其特征在于其包括以下步驟 提供一基底，該基底具有一第一區(qū)及一第二區(qū)；在該基底上形成一罩幕層，該罩幕層具有曝露該第一區(qū)的該基底的一第一開口及曝露該第二區(qū)的該基底的一第二開口；在該第一開口的側(cè)壁形成一第一間隙壁并在該第二開口中填滿一第一介電層； 以該罩幕層及該第一間隙壁為罩幕，在該第一區(qū)的該基底中形成一凹陷； 移除部分該第一介電層，以在該第二開口的側(cè)壁形成一第二間隙壁，并移除部分該第一間隙壁以曝露出該凹陷的頂角；以及以該罩幕層、該第一間隙壁及該第二間隙壁為罩幕，移除部分該基底，以在該第一區(qū)的該基底中形成一第一溝渠以及在該第二區(qū)的該基底中形成一第二溝渠。
7.根據(jù)權(quán)利要求6所述的具有不同深度的雙溝渠的制造方法，其特征在于其中所述的第一開口大于該第二開口。
8.根據(jù)權(quán)利要求6所述的具有不同深度的雙溝渠的制造方法，其特征在于其中在該第一開口的側(cè)壁形成該第一間隙壁并在該第二開口中填滿該第一介電層的步驟包括在該基底上形成一介電材料層，該介電材料層的厚度大于該第二開口的一半寬度；以及移除部分該介電材料層，直到曝露出該罩幕層的表面。
9.根據(jù)權(quán)利要求6所述的具有不同深度的雙溝渠的制造方法，其特征在于其中所述的第一溝渠的深度為該第二溝渠的深度的2 3倍。
10.一種用以隔離元件的結(jié)構(gòu)，其特征在于其是配置于具有一周邊區(qū)及一陣列區(qū)的一基底中，包括一第一隔離結(jié)構(gòu)，具有至少三階的剖面且位于該周邊區(qū)的該基底中。
11.根據(jù)權(quán)利要求10所述的用以隔離元件的結(jié)構(gòu)，其特征在于更包括一第二隔離結(jié)構(gòu)，位于該陣列區(qū)的該基底中，該第二隔離結(jié)構(gòu)具有至少二階的剖面。
12.根據(jù)權(quán)利要求11所述的用以隔離元件的結(jié)構(gòu)，其特征在于其中所述的第一隔離結(jié)構(gòu)及該第二隔離結(jié)構(gòu)各自包括一襯層及一介電層。
13.根據(jù)權(quán)利要求11所述的用以隔離元件的結(jié)構(gòu)，其特征在于其中所述的第一隔離結(jié)構(gòu)的深度為該第二隔離結(jié)構(gòu)的深度的2 3倍。
全文摘要
本發(fā)明是有關(guān)于一種半導(dǎo)體溝渠與雙溝渠的制造方法及用以隔離元件的結(jié)構(gòu)，上述用以隔離元件的結(jié)構(gòu)配置于具有周邊區(qū)及陣列區(qū)的基底中。上述用以隔離元件的結(jié)構(gòu)包括第一隔離結(jié)構(gòu)及第二隔離結(jié)構(gòu)。第一隔離結(jié)構(gòu)具有至少三階的剖面且位于周邊區(qū)的基底中。第二隔離結(jié)構(gòu)具有至少二階的剖面且位于陣列區(qū)的基底中。
文檔編號(hào)H01L21/316GK102543825SQ20101061762
公開日2012年7月4日 申請(qǐng)日期2010年12月29日 優(yōu)先權(quán)日2010年12月29日
發(fā)明者吳庭維, 楊志祥, 馬處銘 申請(qǐng)人:旺宏電子股份有限公司