專利名稱：芯片背面多層金屬化結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種芯片背面金屬化結(jié)構(gòu)。屬集成電路或分立器件制造技術(shù)領(lǐng) 域。
背景技術(shù)：
近年來，集成電路或分立器件消費產(chǎn)品需求量很大，芯片封裝產(chǎn)品逐步走向小型 化。目前有很多公司開始采用低成本的銅(黃銅)框架。由于銅的熱膨脹系數(shù)遠比原來采 用的鐵鎳框架大，對芯片的要求也就大大提高了。采用常規(guī)背面金屬化工藝生產(chǎn)的芯片如 果用這種銅框架封裝，芯片就會出現(xiàn)隱裂甚至裝不上，可能會產(chǎn)生嚴重的可靠性問題。功率分立器件金屬化工藝多年來一直采用多層金屬覆蓋方式。其工藝是利用受控 的高能電子束轟擊金屬蒸發(fā)源表面，將電子束轟擊的動能轉(zhuǎn)化為熱能，瞬間使蒸發(fā)源融化 并均勻蒸發(fā)到硅片上的一種方法，并通過多個坩堝轉(zhuǎn)換實現(xiàn)多層金屬材料的蒸發(fā)。由于金 屬與硅之間的結(jié)合屬于物理氣相淀積，內(nèi)部應(yīng)力并沒有得到完全釋放，在芯片切割過程中 容易導(dǎo)致內(nèi)部崩裂，熱阻和飽和參數(shù)較大。

發(fā)明內(nèi)容本實用新型的目的在于克服上述不足，提供一種能降低芯片內(nèi)應(yīng)力以及減少熱阻 和飽和壓降的低成本芯片背面多層金屬化結(jié)構(gòu)。本實用新型的目的是這樣實現(xiàn)的一種芯片背面多層金屬化結(jié)構(gòu)，所述結(jié)構(gòu)自上 至下依次由硅襯底層、金-硅共溶層和金接觸層共三層復(fù)合而成。金原子在高溫下發(fā)生間 隙擴散與硅材料形成共溶層合金，此合金層能提高芯片與金屬層的結(jié)合力。本實用新型的有益效果是本實用新型利用金-硅共溶層合金效果降低芯片內(nèi)部殘余應(yīng)力，整體金屬化結(jié)構(gòu) 采用多層金屬分布減少貴重材料消耗，利于大規(guī)模生產(chǎn)制造。

圖1為本實用新型的結(jié)構(gòu)示意圖。圖中附圖標記硅襯底層1、金-硅共溶層2、金接觸層3。
具體實施方式
參見圖1，圖1為本實用新型的結(jié)構(gòu)示意圖。由圖1可以看出，實用新型芯片背面 多層金屬化結(jié)構(gòu)，所述結(jié)構(gòu)自上至下依次由硅襯底層1、金-硅共溶層2和金接觸層3共三 層復(fù)合而成。其制備方法是在硅襯底層1背面蒸鍍金接觸層3，并在所述金接觸層3與硅 襯底層1之間形成金_硅共溶層2。
權(quán)利要求一種芯片背面多層金屬化結(jié)構(gòu)，其特征在于所述結(jié)構(gòu)自上至下依次由硅襯底層(1)、金-硅共溶層(2)和金接觸層(3)共三層復(fù)合而成。
專利摘要本實用新型涉及一種芯片背面多層金屬化結(jié)構(gòu)，屬集成電路或分立器件制造技術(shù)領(lǐng)域。所述結(jié)構(gòu)自上至下依次由硅襯底層(1)、金-硅共溶層(2)和金接觸層(3)共三層復(fù)合而成。本實用新型的有益效果是本實用新型利用金-硅共溶層合金效果降低芯片內(nèi)部殘余應(yīng)力，整體金屬化結(jié)構(gòu)采用多層金屬分布減少貴重材料消耗，利于大規(guī)模生產(chǎn)制造。
文檔編號H01L23/48GK201638807SQ20102012388
公開日2010年11月17日 申請日期2010年3月4日 優(yōu)先權(quán)日2010年3月4日
發(fā)明者馮東明, 葉新民, 江浩, 王文源, 王新潮 申請人:江陰新順微電子有限公司