專利名稱：P溝道jfet與雙極混合集成電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種P溝道JFET與雙極混合集成電路，屬于半導體硅器件與集成 電路制造技術(shù)領(lǐng)域。
背景技術(shù)：
集成電路分類方法多種多樣，若按結(jié)構(gòu)分則有單片集成電路和混合集成電路。單 片集成電路又分為雙極型、MOS集成電路。雙極集成電路是半導體集成電路中最早出現(xiàn)的 電路形式，這種電路采用的有源器件是雙極晶體管，雙極集成電路的特點是速度高、驅(qū)動能 力強，缺點是功耗較大，集成度相對較低?，F(xiàn)有混合集成電路為雙極-BiCMOS集成電路，同 時包括雙極和CMOS晶體管的集成電路為BiCMOS集成電路，這種集成電路除具有雙極集成 電路的上述優(yōu)點外，還具有CMOS集成電路的功耗低、抗干擾能力強和集成度高等優(yōu)勢。但 這種集成電路存在制作工藝復雜的缺點。申請人:檢索有關(guān)國內(nèi)外專利如H01L21/355關(guān)于“場效應(yīng)晶體管(5)、 H01L21/227關(guān)于“具有PN結(jié)柵的(5)”、H01L21/70關(guān)于“由在一共用基片內(nèi)或其上形 成的多個固體組件組成的器件或其部件的制造或處理；集成電路器件或其部件的制造”、 H01L21/82關(guān)于“制造器件，如集成電路，每一個由許多元件組成〔2〕”、H01L21/8248關(guān)于 “雙極和場效應(yīng)工藝的結(jié)合〔6〕”等有關(guān)專利。
發(fā)明內(nèi)容本實用新型的目的是提供一種P溝道JFET與雙極混合集成電路，解決現(xiàn)有混合集 成電路存在制作工藝復雜的缺點，通過本實用新型實現(xiàn)既具有雙極集成電路的速度高、驅(qū) 動能力強的優(yōu)點，同時又具有高增益、低功耗、高阻抗、高電壓輸出的電路性能。本實用新型的目的是通過以下技術(shù)方案實現(xiàn)的，一種P溝道JFET與雙極混合集成 電路，包括普通雙極集成電路，其特征是，在雙極集成電路的同一硅片上設(shè)置通過鋁引線與 雙極集成電路相應(yīng)電連接的P溝道JFET集成電路，雙極集成電路中的雙極NPN管與P溝道 JFET之間設(shè)置上隔離區(qū)、下隔離區(qū)彼此隔離。P溝道JFET的源電極和漏電極溝道之間的P型擴散層區(qū)兩端設(shè)置雙極NPN管的基 區(qū)擴散區(qū)和疊加的P阱深擴散區(qū)。P溝道JFET的P型的溝道是淺溝道。本實用新型的有益效果是第一、采用本實用新型將雙極管同P溝道JFET同時集成在一個硅片上。其次集成電路芯片中各元件的性能達到預定的要求，如得到了飽和漏電流Idss =5μΑ 15μΑ、溝道的寬長比W/L = 1 1、夾斷電SVp = 0.8 1.2V高性能的P溝道 JFET和與直流增益= 100-250、額定電壓VeEQ彡30V的NPN管P溝道JFET與NPN管集 成兼容在同一硅片上。第三、采用本實用新型，在原有的雙極管集成制造工藝基礎(chǔ)上規(guī)范出雙極混合兼
3容JFET工藝設(shè)計規(guī)則和雙極混合兼容JFET工藝的PCM管理規(guī)范。第四、本實用新型優(yōu)點是在制作雙極部分的同時不需增加很多加工工藝即可得到 JFET和雙極器件共同的優(yōu)點，加工成本較雙極-互補MOS工藝(BI-CMOS)低很多。本實用新型實現(xiàn)了既具有雙極集成電路的速度高、驅(qū)動能力強的優(yōu)點，同時又具 有高增益、低功耗、高阻抗、高電壓輸出的電路性能。

圖1為本實用新型中同一硅片上雙極NPN管、P溝道JFET的結(jié)構(gòu)剖面示意圖；圖中，1P型襯底，2N型外延，3、4、5下隔離，6、7、8上隔離，9、10、11、12埋層，13深 磷，14NPN管基區(qū)，15NPN發(fā)射區(qū)，16NPN管集電區(qū)電極，17NPN管基區(qū)電極，18NPN管發(fā)射區(qū)電 極，19P型溝道，20N型頂柵，21基區(qū)疊加擴散區(qū)，22P阱擴散區(qū)，23N型擴散區(qū)，24、26頂柵電 極，25源電極，27隔離接地電極，28漏電極，29隔離接地電極，2-A雙極NPN管，2_B P溝道 結(jié)型場效應(yīng)管。
具體實施方式
結(jié)合附圖和實施例進一步說明本實用新型，本實用新型在同一硅片上具有雙極集 成電路和P溝道JFET集成電路，如圖1所示，在雙極NPN管的雙極集成電路的同一硅片上設(shè) 置與雙極集成電路相應(yīng)電連接的P溝道JFET集成電路，雙極集成電路中的雙極NPN管2-A 與P溝道JFET 2-B之間設(shè)置上隔離區(qū)6、7、8和下隔離區(qū)3、4、5彼此隔離。P溝道JFET的 源電極25和漏電極27溝道之間的P型擴散層兩端設(shè)置雙極NPN管的基區(qū)擴散區(qū)21和疊 加的P阱深擴散區(qū)22。共同疊加形成高擊穿的源-柵擊穿電壓和漏_柵擊穿電壓的結(jié)構(gòu)P 溝道JFET的P型的溝道是淺溝道，寬度是由上、下兩個PN結(jié)之一的反向偏壓控制的，即由 頂柵N擴散區(qū)20與淺的P型擴散區(qū)19的冶金學結(jié)與由N型外延層2-B與P型擴散區(qū)19 的底柵冶金學結(jié)加偏置電壓控制。1)、當需要制作P溝道JFET同NPN管兼容集成在同一片硅片上以實現(xiàn)電子電路性 能要求時可實施本實用新型。采用本實用新型可以獲得高輸入阻抗、低工作電流、高頻特性 好、擊穿電壓有保證、高性能的兼容P溝道JFET。2)、所實施的相關(guān)工序是根據(jù)對兼容P溝道JFET的參數(shù)特殊要求設(shè)計。實施時根 據(jù)最終擴散結(jié)深化濃度的要求，摻雜濃度高、結(jié)深深的擴散，如圖1所示，P阱擴散區(qū)22的 P阱擴散應(yīng)該先行實施，濃度低的淺結(jié)擴散如P溝道擴散區(qū)19在深結(jié)擴散后實施。這樣可 以最大化避免后工序的弱高溫過程對前工序的強高溫過程的影響。3)、本實用新型的使用薄層二氧化硅掩蔽高能離子注入的辦法，適用于需要一定 濃度控制的淺結(jié)注入，二氧化硅層厚等效高能離子注入減去的深度，因而這是為得到薄層P 溝道的巧妙辦法，二氧化硅層厚本實用新型列用了兩個規(guī)而視具體情況可以用其他層厚的 規(guī)范。4)、調(diào)節(jié)NPN管增益的工藝是常規(guī)的雙極晶體管的制管工藝；而調(diào)節(jié)P溝道JFET 溝道高度獲得所需要夾斷電壓的工藝類似于雙極管調(diào)節(jié)增益，需相機而行。
權(quán)利要求一種P溝道JFET與雙極混合集成電路，包括普通雙極集成電路，其特征是，在雙極集成電路的同一硅片上設(shè)置通過鋁引線與雙極集成電路相應(yīng)電連接的P溝道JFET集成電路，雙極集成電路中的雙極NPN管與P溝道JFET之間設(shè)置上隔離區(qū)、下隔離區(qū)彼此隔離。
2.根據(jù)權(quán)利要求1所述的P溝道JFET與雙極混合集成電路，其特征是，P溝道JFET的 源電極和漏電極溝道之間的P型擴散層區(qū)兩端設(shè)置雙極NPN管的基區(qū)擴散區(qū)和疊加的P阱 深擴散區(qū)。
專利摘要本實用新型涉及一種P溝道JFET與雙極混合集成電路，屬于半導體硅器件與集成電路制造技術(shù)領(lǐng)域，主要特點是在雙極集成電路的同一硅片上設(shè)置通過鋁引線與雙極集成電路相應(yīng)電連接的P溝道JFET集成電路，雙極集成電路中的雙極NPN管與P溝道JFET之間設(shè)置上隔離區(qū)、下隔離區(qū)彼此隔離，通過相關(guān)工藝，本實用新型實現(xiàn)了既具有雙極集成電路的速度高、驅(qū)動能力強的優(yōu)點，同時又具有高增益、低功耗、高阻抗、高電壓輸出的電路性能。
文檔編號H01L23/528GK201741696SQ20102017174
公開日2011年2月9日 申請日期2010年4月16日 優(yōu)先權(quán)日2010年4月16日
發(fā)明者雷必慶, 魏守國 申請人:揚州晶新微電子有限公司