專利名稱：一種具有雙層引腳的芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種具有新的封裝形式的芯片，尤其是一種具有雙層引腳的芯 片。
背景技術(shù)：
對于傳統(tǒng)的芯片來說，只有一層引腳，無論芯片的封裝類型是DIP雙列直插式封 裝，TSOP封裝，PLCC封裝，LCC封裝，QFP封裝，BGA封裝等等。這些芯片一旦焊上電路板之 后將很難卸下來，比方說一個(gè)54個(gè)引腳的TSOP封裝的NOR FLASH—旦焊上電路板后不用專 門的工具將很難拆下來，因此它一旦焊上電路板也就不能用專門的燒片器進(jìn)行快速的燒寫 了，一塊新的電路板出來后，初期階段也許需要反復(fù)的燒寫這塊NOR FLASH，只能用其他比 較復(fù)雜的方法燒寫這塊NOR FLASH 了 ；還有比方說TSOP封裝的SDRAM焊到電路板上以后， 在調(diào)試電路板的初期階段或者需要用邏輯分析儀測試重要引腳的輸出或輸入信號的時(shí)序， 以分析可能的問題，通常的做法是要在電路板上打一些測試孔，裝上價(jià)格比較昂貴的邏輯 分析儀測試用的插座，使得邏輯分析儀捕捉不同引腳的信號，測試插座通常比較昂貴；還有 在電路板硬件調(diào)試的初級階段，出現(xiàn)問題經(jīng)常要飛線，飛線通常要焊接到芯片的某個(gè)管腳， 傳統(tǒng)上焊接飛線比較困難。
發(fā)明內(nèi)容本實(shí)用新型的目的在于提供一種具有雙層引腳的芯片，上層引腳的某些或全部與 下層某些或全部引腳一一相通，使得電路板調(diào)試階段更加方便。本實(shí)用新型的技術(shù)方案是一種具有雙層引腳的芯片，包括裸芯(1)，填充體(2)，引腳(3)，由引腳(3)陣列形 成下引腳層，其特征在于在芯片的填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引 腳(4)陣列形成上引腳層；上引腳層中的一個(gè)引腳與下引腳層的一個(gè)引腳是短接的；填充 體(2)的上表面有插座固定焊盤(5)；上引腳層采用自帶插座(6)式或非自帶插座式。作為一種優(yōu)選方案，上引腳層采用自帶插座式時(shí)，所述插座(6)為貼片式，插座通過其固定引腳(61)焊接在插座固定焊盤(5)上。作為一種優(yōu)選方案，上引腳層的引腳數(shù)目等于或者不等于下引腳層的引腳數(shù)目。本實(shí)用新型的有益效果在于本實(shí)用新型結(jié)構(gòu)新穎，對于電路板調(diào)試的初級階段比較有幫助，對于焊上去難以 拆下來的芯片復(fù)制額外的引腳，使得該芯片不需要拆下來就可以達(dá)到不同的目的，比方說 測試多個(gè)引腳的信號，或者用燒片器直接燒寫，或者用于飛線等等。一旦電路板調(diào)試完只需 使用正常的封裝類型即可。

圖1是一個(gè)傳統(tǒng)上采用TSOP封裝芯片的示意圖，其中芯片的引腳為兩排。[0011]圖2是一個(gè)傳統(tǒng)上采用TSOP封裝芯片的示意圖，其中芯片的引腳從四周引出。圖3是一個(gè)傳統(tǒng)上采用DIP封裝芯片的示意圖，其中芯片的引腳為雙列直插。圖4是一個(gè)傳統(tǒng)上采用BGA封裝芯片的示意圖。圖5是一個(gè)傳統(tǒng)上采用TSOP封裝芯片的內(nèi)部結(jié)構(gòu)示意圖。圖6是本實(shí)用新型實(shí)施例1的主視圖，為非自帶插座式。圖7是本實(shí)用新型實(shí)施例1的側(cè)視圖。圖8是本實(shí)用新型實(shí)施例1的俯視圖。圖9是本實(shí)用新型實(shí)施例1的內(nèi)部結(jié)構(gòu)示意圖，其中填充體被畫成透視狀。圖10是本實(shí)用新型實(shí)施例1的內(nèi)部結(jié)構(gòu)示意圖，從另一方向觀察，其中填充體被 畫成透視狀。圖11是本實(shí)用新型實(shí)施例2的主視圖，為自帶插座式，插座為母座。圖12是本實(shí)用新型實(shí)施例2的前視圖。圖13是本實(shí)用新型實(shí)施例2的立體分解圖。圖14是本實(shí)用新型實(shí)施例2的立體分解圖，從另一方向觀看時(shí)。圖15是本實(shí)用新型實(shí)施例3的主視圖，為自帶插座式，插座為公座。圖16是本實(shí)用新型實(shí)施例3的前視圖。圖17是本實(shí)用新型實(shí)施例3的立體分解圖。圖18是本實(shí)用新型實(shí)施例3的立體分解圖，從另一方向觀看時(shí)。圖19是本實(shí)用新型實(shí)施例4的主視圖，為非自帶插座式。圖20是本實(shí)用新型實(shí)施例5的主視圖，為自帶插座式，插座為母座。圖21是本實(shí)用新型實(shí)施例6的主視圖，為非自帶插座式。圖22是本實(shí)用新型實(shí)施例7的主視圖，為非自帶插座式。圖23是本實(shí)用新型實(shí)施例8的主視圖，為非自帶插座式。圖24是本實(shí)用新型實(shí)施例8的前視圖。圖25是本實(shí)用新型實(shí)施例8的俯視圖。圖中1.裸芯，2.填充體，3.引腳，4.上層引腳，5.插座固定焊盤，6.插座，61.固 定引腳，62.插座引腳具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對本實(shí)用新型做進(jìn)一步的說明。對于傳統(tǒng)的芯片來說，芯片的封裝類型無論是如圖1或圖2所示的TSOP封裝，圖3 所示的DIP封裝，還是如圖4所示的BGA封裝，都只有一層引腳，在本實(shí)用新型中稱之為下 引腳層。在此只列出四種傳統(tǒng)的封裝類型，還有許多其他類型的芯片封裝類型，它們也都只 有一層引腳，本實(shí)用新型不再一一列出。傳統(tǒng)芯片包括裸芯(1)，填充體(2)，引腳(3)，由引腳(3)陣列形成下引腳層。如 圖5所示的TSOP封裝芯片所示。本實(shí)用新型是一種具有雙層引腳的芯片，是在傳統(tǒng)芯片的基礎(chǔ)上，在傳統(tǒng)芯片的 填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引腳(4)陣列形成上引腳層；上引腳層 中的一個(gè)引腳與下引腳層的一個(gè)引腳是短接的。實(shí)施例1 [0042]實(shí)施例1是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳為兩排的芯片的基礎(chǔ)上加上上引 腳層，為非自帶插座式，可以外接第三方生產(chǎn)的插座。如圖6、圖7、圖8所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由 上層引腳(4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的 一個(gè)引腳與下引腳層的一個(gè)引腳是短接的，如圖9和圖10所示，這樣上引腳層中的一個(gè)上 層引腳(4)與下引腳層的一個(gè)引腳(3)具有相同輸入或輸出信號；上引腳層的引腳數(shù)目等 于或者不等于下引腳層的引腳數(shù)目，在芯片的下引腳層的引腳(3)的數(shù)目比較多的時(shí)候， 比方說上百個(gè)引腳的時(shí)候，由于填充體(2)的上表面的面積有限，使得上引腳層的上層引 腳(4)數(shù)目等于下引腳層的引腳(3)數(shù)目不太可能，可以讓芯片生產(chǎn)者選擇其中比較重要 的引腳出現(xiàn)在上引腳層。實(shí)施例1為非自帶插座式，可以外接第三方生產(chǎn)的插座，第三方生 產(chǎn)的插座為貼片式，可以通過上引腳層固定在填充體(2)的上表面。為了使得第三方生產(chǎn) 的插座能更牢固的固定在填充體(2)的上表面，芯片的上表面有固定焊盤(5)，如圖6所示。 第三方生產(chǎn)的插座可以通過額外的焊接點(diǎn)焊接在固定焊盤(5)上。實(shí)施例2 實(shí)施例2是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳為兩排的芯片的基礎(chǔ)上加上上引腳 層，為自帶插座式，插座的類型為母座。如圖11、圖12所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由上層 引腳(4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè) 引腳與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的 一個(gè)引腳(3)具有相同輸入或輸出信號。實(shí)施例2是在實(shí)施例1的基礎(chǔ)上，貼有自帶的插 座(6)，其中插座(6)的類型為母座，插座(6)的某一個(gè)插孔與上引腳層中的某一個(gè)上層引 腳(4)是短接的。為了使得插座(6)能更牢固的固定在填充體(2)的上表面，芯片的上表 面有固定焊盤(5)，插座(6)通過其固定引腳(61)焊接在插座固定焊盤(5)上，如圖11、圖 12所示。圖13和圖14是實(shí)施例2的立體分解圖，可以看出插座(6)與上引腳層的配合關(guān) 系。實(shí)施例3 實(shí)施例3是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳為兩排的芯片的基礎(chǔ)上加上上引 腳層，為自帶插座式，插座的類型為公座。如圖15、圖16所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由上層 引腳(4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè) 引腳與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的 一個(gè)引腳(3)具有相同輸入或輸出信號。實(shí)施例3是在實(shí)施例1的基礎(chǔ)上，貼有自帶的插 座(6)，其中插座(6)的類型為公座，插座(6)的某一個(gè)插針與上引腳層中的某一個(gè)上層引 腳(4)是短接的。為了使得插座(6)能更牢固的固定在填充體(2)的上表面，芯片的上表 面有固定焊盤(5)，插座(6)通過其固定引腳(61)焊接在插座固定焊盤(5)上，如圖15、圖 16所示。圖17和圖18是實(shí)施例3的立體分解圖。實(shí)施例4 實(shí)施例4是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳從四周引出的芯片的基礎(chǔ)上加上上 引腳層，為非自帶插座式，可以外接第三方生產(chǎn)的插座。[0052] 如圖19所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由上層引腳 (4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè)引腳 與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的一個(gè) 引腳(3)具有相同輸入或輸出信號。與實(shí)施例1不同的是，實(shí)施例4芯片的填充體(2)的 上表面的四個(gè)方向都有上層引腳(4)。實(shí)施例4為非自帶插座式，可以外接第三方生產(chǎn)的插 座，第三方生產(chǎn)的插座為貼片式，可以通過上引腳層從四個(gè)方向固定在填充體(2)的上表實(shí)施例5 實(shí)施例5是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳從四周引出的芯片的基礎(chǔ)上加上上 引腳層，為自帶插座式，插座的類型為母座。如圖20所示，在芯片的填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引腳 (4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè)引腳 與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的一個(gè) 引腳(3)具有相同輸入或輸出信號。實(shí)施例5是在實(shí)施例4的基礎(chǔ)上，貼有自帶的插座 (6)，其中插座(6)的類型為母座，插座(6)的某一個(gè)插孔與上引腳層中的某一個(gè)上層引腳 (4)是短接的。實(shí)施例6 實(shí)施例6是在一個(gè)傳統(tǒng)上采用PLCC封裝、引腳從四周引出的芯片的基礎(chǔ)上加上上 引腳層，為非自帶插座式，可以外接第三方生產(chǎn)的插座。如圖21所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由上層引腳 (4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè)引腳 與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的一個(gè) 引腳(3)具有相同輸入或輸出信號。實(shí)施例6為非自帶插座式，可以外接第三方生產(chǎn)的插 座，第三方生產(chǎn)的插座為貼片式，可以通過上引腳層從四個(gè)方向固定在填充體(2)的上表實(shí)施例7實(shí)施例7是在一個(gè)傳統(tǒng)上采用DIP封裝、引腳為兩排的芯片的基礎(chǔ)上加上上引腳 層，為非自帶插座式，可以外接第三方生產(chǎn)的插座。如圖22所示，在芯片的填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引腳 (4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè)引腳 與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的一個(gè) 引腳(3)具有相同輸入或輸出信號；實(shí)施例7為非自帶插座式，可以外接第三方生產(chǎn)的插 座，第三方生產(chǎn)的插座為貼片式，可以通過上引腳層固定在填充體(2)的上表面。為了使得 第三方生產(chǎn)的插座能更牢固的固定在填充體(2)的上表面，芯片的上表面有固定焊盤(5)。 第三方生產(chǎn)的插座可以通過額外的焊接點(diǎn)焊接在固定焊盤(5)上。實(shí)施例8 實(shí)施例8是在一個(gè)傳統(tǒng)上采用BGA封裝的芯片的基礎(chǔ)上加上上引腳層，為非自帶 插座式，可以外接第三方生產(chǎn)的插座。如圖23、圖24、圖25所示，在芯片的填充體(2)的上表面引出多個(gè)上層引腳(4)，
6由上層引腳(4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層 中的一個(gè)引腳與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下 引腳層的一個(gè)引腳(3)具有相同輸入或輸出信號。實(shí)施例8為非自帶插座式，可以外接第 三方生產(chǎn)的插座，第三方生產(chǎn)的插座為貼片式，可以通過上引腳層從四個(gè)方向固定在填充 體(2)的上表面。實(shí)施例6到實(shí)施例8上引腳層為非自帶插座式。同樣可以在實(shí)施例6到實(shí)施例8 的基礎(chǔ)上采用自帶插座式，插座的類型為公座或母座。本實(shí)用新型不再一一畫出。本實(shí)用新型在幾種比較典型傳統(tǒng)封裝類型的芯片的基礎(chǔ)上加上了上引腳層。還有 多種其他傳統(tǒng)封裝類型的芯片，它們也都只有一層引腳，本實(shí)用新型不再一一列出，都可以 為它們加上上引腳層，但都適用本實(shí)用新型的方法。在不脫離本實(shí)用新型精神和范圍的前 提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型 范圍內(nèi)。本實(shí)用新型要求保護(hù)的范圍由所附的權(quán)利要求書及其等效物界定。
權(quán)利要求一種具有雙層引腳的芯片，包括裸芯(1)，填充體(2)，引腳(3)，由引腳(3)陣列形成下引腳層，其特征在于在填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引腳(4)陣列形成上引腳層；上引腳層中的一個(gè)引腳與下引腳層的某一個(gè)引腳是短接的；填充體(2)的上表面有插座固定焊盤(5)；上引腳層采用自帶插座(6)式或非自帶插座式。
2.根據(jù)權(quán)利要求1所述的一種具有雙層引腳的芯片，其特征在于，上引腳層采用自帶 插座(6)式時(shí)，所述插座(6)為貼片式，插座(6)通過其固定引腳(61)焊接在插座固定焊 盤(5)上。
3.根據(jù)權(quán)利要求1所述的一種具有雙層引腳的芯片，其特征在于，上引腳層的引腳數(shù) 目等于或者不等于下引腳層的引腳數(shù)目。專利摘要本實(shí)用新型公開了一種具有雙層引腳的芯片，它在傳統(tǒng)芯片的填充體的上表面引出多個(gè)上層引腳，由上層引腳陣列形成上引腳層；上引腳層中的一個(gè)引腳與下引腳層的某一個(gè)引腳是短接的；填充體的上表面有插座固定焊盤；上引腳層采用自帶插座式或非自帶插座式。本實(shí)用新型對于電路板調(diào)試的初級階段比較有幫助，通過復(fù)制下引腳層的某些或全部引腳到芯片的上引腳層，使得焊上去難以拆下來的芯片不需要拆下來就可以達(dá)到不同的目的，此方說測試多個(gè)引腳的信號，或者用燒片器直接燒寫，或者用于飛線等等。本實(shí)用新型使得電路板調(diào)試階段更加方便。
文檔編號H01L23/48GK201725790SQ20102019266
公開日2011年1月26日 申請日期2010年5月12日 優(yōu)先權(quán)日2010年5月12日
發(fā)明者謝國華 申請人:謝國華