專利名稱：基于flotox結構的抗輻射eeprom存儲單元結構的制作方法
技術領域：
本實用新型涉及一種基于FLOTOX結構的抗輻射EEPROM存儲單元結構與設計方 法，屬于集成電路技術領域。
背景技術：
EEPROM作為非揮發(fā)存儲設備，大量用于航空與航天領域。但是由于空間應用環(huán)境 的復雜性，存儲單元常常會受到輻射的影響而使關鍵數據丟失或器件失效。如何滿足空間 應用的需要，提高EEPROM的抗輻射性能，是多年來研究的熱點。FLOTOX結構的EEPROM存儲管的存儲原理如圖1所示，該結構利用隧道效應原理來 實現(xiàn)擦/寫，在控制柵7和溝道9之間有一條浮空的多晶硅，稱為浮柵6，用于存儲電荷。浮 柵6與溝道9的絕緣介質在靠近漏端8部分的厚度減薄到IOnm以下，稱之為隧道孔4，浮柵 上的電荷通過隧道氧化層移走或注入實現(xiàn)“寫入(Write)”和“擦除(Erase)”的功能?？刂?柵7接高壓，漏端8接地，源端5浮空時，電場方向由浮柵6指向N+埋層，電子由N+埋層通 過隧道氧化層注入到浮柵6 ；漏端1接高壓，而控制柵7接地，源端5浮空時，電場方向由漏 端指向浮柵，浮柵上的電子通過隧道氧化層到達漏區(qū)。浮柵充電和放電兩種狀態(tài)下，EEPROM 存儲管的閾值電壓是不同的，由此可以代表兩種不同的狀態(tài)。FL0T0X結構的EEPROM存儲原 理即是利用浮柵上的不同電荷狀態(tài)，來表示邏輯“ 1，，和“ 0 ”。已有的FLOTOX結構EEPROM標準存儲單元由兩個管子組成，如圖2所示，上面一個 NMOS管Ml為選擇管，下面一個管子M2為EEPROM存儲管。選擇管Ml由區(qū)域1、2、3、8組成， 其中，區(qū)域1為選擇管Ml的漏端，在該區(qū)域內，利用接觸孔3與金屬相連后與位線連接；區(qū) 域8為選擇管Ml的源端；區(qū)域2為選擇管Ml的柵。存儲管M2由區(qū)域4、5、6、7、8組成，其 中，區(qū)域8作為存儲管M2的漏端，在該端與選擇管Ml串聯(lián)共用；區(qū)域5為選擇管M2的源 端；區(qū)域4為隧道孔，區(qū)域6為浮柵，電子通過該隧道孔4被存儲或者排出浮柵6 ；通過浮柵 6上存儲電子的變化，改變閾值電壓，從而改變器件的存儲狀態(tài)。區(qū)域7為控制柵，區(qū)域7覆 蓋區(qū)域6。在該存儲結構單元的一個字節(jié)內，選擇柵2與控制柵7連接不是通過金屬連線， 而是通過多晶向兩側擴展形成的?；趫D2所示的標準單元在輻射環(huán)境中的工作原理如圖3所示。針對漏電采用自 對準工藝制作的晶體管，多晶硅柵2淀積在薄氧化層10上，源區(qū)5和漏區(qū)1由沒有被多晶 硅覆蓋的有源區(qū)注入形成，這種工藝制造出的電路密集度高，但使多晶硅柵2在場氧化層 和柵氧化層的過渡區(qū)產生了一個寄生晶體管，這個寄生晶體管對總劑量效應十分敏感。因 為場氧化層和柵氧化層在輻射條件下，會電離電子_空穴對。由于陷阱的俘獲作用，在Si/ SiO2系統(tǒng)的SiO2—側堆積正電荷，形成界面態(tài)，嚴重影響到晶體管的I-V特性。隨著輻射 劑量的增加，邊緣寄生晶體管漏電流也迅速上升。圖中Il則代表主電流方向，12代表寄生 晶體管的漏電方向。當漏電流增加到接近本征晶體管的開態(tài)電流時，晶體管會永久開啟，導 致器件失效。所以如圖2所示的標準EEPROM存儲單元結構不具備在輻射環(huán)境中應用的價 值。[0006]另外，輻射對閾值電壓的影響主要表現(xiàn)是輻射會在浮柵周圍的氧化層內產生電 子空穴對，經過快復合過程存留下來的空穴漂移到浮柵，復合掉浮柵上的部分電子，降低了 閾值電壓。嚴重時會改變存儲單元中的數據，使器件失效。
發(fā)明內容本實用新型目的在于解決上述問題，在現(xiàn)有的FL0T0X結構EEPROM工藝不變的基 礎上，研究了輻射對EEPROM存儲單元結構的影響，提出了一種新的EEPROM存儲單元結構， 在抗輻射加固的同時沒有影響到存儲單元本身的存儲性能和擦寫電壓要求。本實用新型為實現(xiàn)上述目的，對FL0T0X結構的EEPROM存儲單元結構的設計方案 如下(1)針對輻射影響在場氧化層側壁形成正電荷堆積，使一個單元內的源端和漏端 之間形成漏電的問題，進行加固的方法是在設計FL0T0X結構的EEPROM存儲單元時，利用 環(huán)形柵設計對EEPROM存儲管和選擇管進行抗輻射加固，以消除輻射后單元內的場區(qū)邊緣 源漏之間的泄漏電流。(2)針對浮柵周圍的氧化層積累正電荷使存儲單元閾值電壓降低的問題，進行加 固的方法是采用控制柵全覆蓋浮柵和浮柵與場區(qū)不交疊的設計方法與結構，以減少輻射 后EEPROM存儲單元的閾值電壓變化。按照本實用新型提供的技術方案，所述基于FL0T0X結構的抗輻射EEPROM存儲單 元結構包括選擇管和存儲管，選擇管為NMOS管，存儲管為FL0T0X結構的EEPROM存儲管；所述選擇管包括選擇管漏端、多晶硅柵、選擇管源端，第八區(qū)域作為選擇管的源 端，第八區(qū)域位于多晶硅柵外圍，多晶硅柵為環(huán)形將漏端包圍起來，環(huán)形的多晶硅柵向第八 區(qū)域方向有一凸出區(qū)域，所述凸出區(qū)域內部設有接觸孔，在漏端區(qū)域內部也設有接觸孔；存儲管包括存儲管源端、浮柵、控制柵、存儲管漏端，第八區(qū)域同時作為存儲管的 漏端，選擇管和存儲管通過第八區(qū)域串聯(lián)；第八區(qū)域位于控制柵外圍，控制柵和浮柵都為環(huán) 形將源端包圍起來；所述控制柵全覆蓋浮柵，浮柵與場區(qū)不交疊；在存儲管源端區(qū)域內部 設有接觸孔；在存儲管的控制柵下面是浮空的浮柵，浮柵邊緣有一個隧道孔，隧道孔作為電 子注入或移出浮柵的通道；所述選擇管和存儲管串聯(lián)組成的存儲單元共有四個端口分別為選擇管漏端、存 儲管源端、選擇管的多晶硅柵、控制柵；選擇管的漏端為存儲單元的漏端，與位線相連；存 儲管的源端為存儲單元的源端，與存儲陣列的源相連；選擇管的多晶硅柵為存儲單元的選 擇柵，與字線相連；存儲管的控制柵為存儲單元的控制柵，與字節(jié)的選通管源端相連。整個 存儲單元做在P-型襯底上。所述控制柵和浮柵向第八區(qū)域方向有一凸出區(qū)域，存儲管的隧道孔做在所述凸出 區(qū)域內。所述控制柵、浮柵的凸出區(qū)域和多晶硅柵的凸出區(qū)域位于選擇管和存儲管的版圖 之間。所述存儲管的控制柵向兩側延伸至存儲單元邊沿。所述選擇管在多晶硅柵的凸出區(qū)域通過接觸孔與一鋁相連，通過一鋁將一個字節(jié) 的選擇管的多晶硅柵依次相連。[0019]本實用新型的優(yōu)點是在保證器件性能的條件下，利用環(huán)形柵結構，消除輻射后單 元內部在場區(qū)邊緣的源漏泄漏電流；采用控制柵全覆蓋浮柵的設計方法與結構，減少輻射 后EEPROM存儲單元的閾值電壓變化；采用浮柵與場區(qū)不交疊的設計方法與結構，減少輻射 后EEPROM存儲單元的閾值電壓變化?？偟奶岣吡?FL0T0X結構EEPROM器件抗輻射能力，使 得存儲單元抗總劑量能力可以達到300KRad(Si)以上。
圖1為FLOTOX結構的EEPROM存儲管的存儲原理圖；圖2為已有技術中FLOTOX結構的EEPROM存儲單元結構平面示意圖；圖3為已有技術中FLOTOX結構的EEPROM存儲單元源漏漏電原理圖；圖4為本實用新型FL0T0X結構的EEPROM存儲單元結構平面示意圖。
具體實施方式
以下結合附圖和實施例對發(fā)明進行詳細說明。本實用新型所述存儲單元由選擇管 Ml和存儲管M2串聯(lián)組成，選擇管Ml為NMOS管，存儲管M2為FLOTOX結構的EEPROM存儲 管，整個存儲單元做在P-型襯底上。選擇管Ml包括漏端1、多晶硅柵2、源端，第八區(qū)域8作為選擇管Ml的源端。第八 區(qū)域8位于多晶硅柵2外圍，多晶硅柵2為環(huán)形將漏端1包圍起來，環(huán)形的多晶硅柵2向第 八區(qū)域8方向有一凸出區(qū)域(稱為尾部)，所述凸出區(qū)域內部設有接觸孔3，在漏端1區(qū)域 內部也設有接觸孔3。選擇管Ml的漏端1區(qū)域內，利用接觸孔3與一鋁相連后再與位線連接，與普通結 構相比，漏區(qū)面積減小，從而減小了位線負載。多晶硅柵2采取了環(huán)形結構，將選擇管Ml的 源端(第八區(qū)域8)和漏端1隔開，消除了普通結構中源端和漏端之間的場氧，同時也就消 除了由輻射效應所引起的場氧漏電對該器件的影響。與普通結構不同的是，在一個字節(jié)的 陣列內多晶硅柵不是通過擴展連接，而是通過相鄰多晶硅柵2尾部的接觸孔3之間通過一 鋁連接。EEPROM存儲管M2包括源端5、浮柵6、控制柵7、漏端，第八區(qū)域8同時作為存儲管 M2的漏端，選擇管Ml和存儲管M2通過第八區(qū)域8串聯(lián)。第八區(qū)域8位于控制柵7外圍， 控制柵7和浮柵6都為環(huán)形將源端5包圍起來；控制柵7全覆蓋浮柵6，浮柵6與場區(qū)不交 疊；在源端5區(qū)域內部設有接觸孔3。在存儲管M2的控制柵7下面有一條浮空的浮柵6，浮 柵6在靠近漏端第八區(qū)域8的部分有一個隧道孔4，隧道孔4作為電子注入或移出浮柵6的 通道?？刂茤?和浮柵6向第八區(qū)域8方向有一凸出區(qū)域(稱為尾部)，存儲管M2的隧道 孔4做在所述凸出區(qū)域內。存儲管M2的源端5通過其內的接觸孔3連接到一鋁連線。通過隧道孔4將電子 注入或移出浮柵6，改變該管的閾值電壓，從而改變管子的存儲狀態(tài)。環(huán)形控制柵7覆蓋浮 柵6，既減少了輻射效應對閾值電壓的影響，同時也提高了存儲單元的擦/寫耦合系數，從 而提高存儲單元的擦寫效率。在該結構中，浮柵6和控制柵7采取了環(huán)形結構，消除了由輻 射效應所引起的場氧漏電對該器件的影響；同時避免了浮柵6與場區(qū)的接觸，提高了該結 構的抗輻射性能。[0029]選擇管Ml和存儲管M2串聯(lián)組成的存儲單元共有四個端口分別為Ml的漏端1、M2 的源端5、M1的柵2、M2的控制柵7，M1的漏端1為該存儲單元的漏端，與位線相連；M2的源 端5為該存儲單元的源端，與存儲陣列的源相連；Ml的柵2為該存儲單元的選擇柵，在其環(huán) 形的柵2的尾部通過其內的接觸孔3與一鋁相連，再利用一鋁將一個字節(jié)的所有選擇管柵 2與字線相連；M2的控制柵7向兩側延伸至存儲單元邊沿，一個字節(jié)的存儲單元并排排列時 通過接觸的多晶硅將一個字節(jié)的控制柵7連接在一起，最后與字節(jié)的選通管源端相連。本實施例采用環(huán)形柵設計的選擇管柵2和存儲管柵6、7的版圖形狀如數字“9”和 “ 6，，尾部相叉排布，物理性能佳的同時節(jié)省了版圖面積。本實用新型根據EEPROM側壁漏電機理，對存儲管M2和選擇管Ml都采用環(huán)形柵 結構，使得管子源端和漏端沒有場氧介入，不會在場區(qū)形成漏電通道，以消除輻射后單元 內部在場區(qū)邊緣的源漏泄漏電流。采用該結構設計的存儲單元抗總劑量能力可以達到 300KRad(Si)以上，且在抗輻射加固的同時，沒有影響到單元本身的存儲性能。
權利要求基于FLOTOX結構的抗輻射EEPROM存儲單元結構，其特征在于包括選擇管(M1)和存儲管(M2)，選擇管(M1)為NMOS管，存儲管(M2)為FLOTOX結構的EEPROM存儲管；所述選擇管(M1)包括選擇管漏端(1)、多晶硅柵(2)、選擇管源端，第八區(qū)域(8)作為選擇管(M1)的源端，第八區(qū)域(8)位于多晶硅柵(2)外圍，多晶硅柵(2)為環(huán)形將漏端(1)包圍起來，環(huán)形的多晶硅柵(2)向第八區(qū)域(8)方向有一凸出區(qū)域，所述凸出區(qū)域內部設有接觸孔(3)，在漏端(1)區(qū)域內部也設有接觸孔(3)；存儲管(M2)包括存儲管源端(5)、浮柵(6)、控制柵(7)、存儲管漏端，第八區(qū)域(8)同時作為存儲管(M2)的漏端，選擇管(M1)和存儲管(M2)通過第八區(qū)域(8)串聯(lián)；第八區(qū)域(8)位于控制柵(7)外圍，控制柵(7)和浮柵(6)都為環(huán)形將源端(5)包圍起來；所述控制柵(7)全覆蓋浮柵(6)，浮柵(6)與場區(qū)不交疊；在存儲管源端(5)區(qū)域內部設有接觸孔(3)；在存儲管(M2)的控制柵(7)下面是浮空的浮柵(6)，浮柵(6)邊緣有一個隧道孔(4)，隧道孔(4)作為電子注入或移出浮柵(6)的通道；所述選擇管(M1)和存儲管(M2)串聯(lián)組成的存儲單元共有四個端口分別為選擇管漏端(1)、存儲管源端(5)、選擇管(M1)的多晶硅柵(2)、控制柵(7)；選擇管(M1)的漏端(1)為存儲單元的漏端，與位線相連；存儲管(M2)的源端(5)為存儲單元的源端，與存儲陣列的源相連；選擇管(M1)的多晶硅柵(2)為存儲單元的選擇柵，與字線相連；存儲管(M2)的控制柵(7)為存儲單元的控制柵，與字節(jié)的選通管源端相連。
2.如權利要求1所述基于FLOTOX結構的抗輻射EEPROM存儲單元結構，其特征是所 述控制柵(7)和浮柵(6)向第八區(qū)域⑶方向有一凸出區(qū)域，存儲管(M2)的隧道孔⑷做 在所述凸出區(qū)域內。
3.如權利要求1所述基于FL0T0X結構的抗輻射EEPROM存儲單元結構，其特征是整 個存儲單元做在P-型襯底上。
4.如權利要求2所述基于FLOTOX結構的抗輻射EEPROM存儲單元結構，其特征是所 述控制柵(7)、浮柵(6)的凸出區(qū)域和多晶硅柵(2)的凸出區(qū)域位于選擇管(Ml)和存儲管 (M2)的版圖之間。
5.如權利要求1所述基于FLOTOX結構的抗輻射EEPROM存儲單元結構，其特征是所 述存儲管(M2)的控制柵(7)向兩側延伸至存儲單元邊沿。
6.如權利要求1所述基于FLOTOX結構的抗輻射EEPROM存儲單元結構，其特征是所 述選擇管(Ml)在多晶硅柵(2)的凸出區(qū)域通過接觸孔(3)與一鋁相連，通過一鋁將一個字 節(jié)的選擇管(Ml)的多晶硅柵(2)依次相連。
專利摘要本實用新型涉及一種基于FLOTOX結構的抗輻射EEPROM存儲單元的結構。該設計解決了由輻射所產生的總劑量效應(TID)對FLOTOX結構EEPROM存儲單元漏電的影響。本實用新型由下列部分組成1、利用環(huán)形柵設計對EEPROM存儲單元管進行抗輻射加固。2、利用環(huán)形柵設計對選擇管進行抗輻射加固。3、利用控制柵全覆蓋浮柵進行抗輻射加固。4、利用浮柵與場區(qū)不交疊進行抗輻射加固。該單元設計抗總劑量能力達到300KRad(Si)以上，在抗輻射加固的同時，沒有影響到單元本身存儲的性能。
文檔編號H01L29/423GK201758125SQ20102025892
公開日2011年3月9日 申請日期2010年7月7日 優(yōu)先權日2010年7月7日
發(fā)明者周昕杰, 封晴, 王曉玲, 田海燕, 郭曉宇 申請人:中國電子科技集團公司第五十八研究所