專利名稱：：集成電路封裝結構的制作方法
技術領域：
：本實用新型涉及一種集成電路封裝結構，尤指一種具層數(shù)減少而簡化凸塊下金屬結構層為X/Cu/Sn金屬層結構，特別指具有較佳的電路結構，并可以于簡化制程而改進生產率的同時而有效降低成本。
背景技術：
：近年來，隨著半導體制程技術的不斷成熟與發(fā)展，各種高效能的電子產品不斷推陳出新，而集成電路(IntegratedCircuit,IC)組件的積集度(htegration)也不斷提高。在集成電路組件的封裝制程中，集成電路封裝(ICI^ckaging)扮演著相當重要的角色，而集成電路封裝型態(tài)可大致區(qū)分為打線接合封裝(WireBondingPackage,WB)、貼帶自動接合封裝(TapeAutomaticBonding,TAB)及覆晶接合(FlipChip,FC)等型式，且每種封裝形式均具有其特殊性與應用領域。其中，對于具有高密度輸出/輸入(I/0)的電路線設計的芯片與基板而言，當電聯(lián)機路徑過長時會導致電感(Inductance)增加。此外，手動操作的打線接合技術所需的制作成本昂貴、制程質量的可靠度低、且生產率也相對較低。為了改善上述問題，另外發(fā)展出一種具有縮小封裝面積及縮短訊號傳輸路徑的覆晶(Flip-Chip)技術或稱之為控制崩潰芯片接合(ControlledCollapseChipConnection,C4)，請參閱圖3，其集成電路封裝結構400中半導體芯片40上的凸塊通常為錫球50，欲將該錫球50焊結于該半導體芯片40時，首先須在該半導體芯片40的金屬焊墊441上形成一具有一至多層金屬層結構的凸塊下金屬層〔UnderBumpMetallization,UBM)60，由該半導體芯片40至該錫球50方向包含一形成于該金屬焊墊441上的黏著層(Adhesionlayer)61，例如為鈦金屬層；一具導電性的導電層(ConductorLayer)62，例如為鋁、銅、金或銀金屬；一防止該錫球50穿透而與該導電層62反應的阻障層(BarrierLayer)63，例如鎳、鉻或鉬金屬；以及一用以提供該錫球50潤濕性并保護下方金屬層的濕潤層(WettableLayer)64，例如金、銀、銅、錫或其它有機化合物。其特征在利用該凸塊下金屬層60提供接置錫球、擴散阻障(DiffusionBarrier)以及適當黏著性等功能于該錫球50與該半導體芯片40的金屬焊墊441間，得以將焊料涂布至該凸塊下金屬層60上，再經(jīng)回焊程序(Reflow)以將所施加的焊料形成所需的錫球50。該凸塊下金屬層制程一般采用的方法包括濺鍍技術(Sputtering)、蒸鍍技術(Evaporation)及電鍍技術(Plating)等。請參閱圖如至圖4f，為已知于半導體芯片上形成凸塊下金屬層的制程圖。如圖4a所示，首先提供一表面具有數(shù)個電性接墊41的半導體芯片40，該半導體芯片40的表面形成有一保護層(PassivationLayer)42，并曝露該半導體芯片40上的電性接墊41，該保護層42上另形成有一第一介電層43及一第二介電層45，且于該第一介電層43及該第二介電層45之間形成有一金屬層(TraceMetal>44于該電性接墊41上，該第二介電層45并曝露該金屬層44上的金屬焊墊441。如圖4b所示，接著于該第二介電層45及該金屬焊墊441上利用濺鍍方式形成一鈦層及一第一銅層62a，其中該鈦層作為黏著層61。如圖如及圖4d所示，于該第一銅層6涂布一光阻層65，經(jīng)曝光(Expose)與顯影(Develop)后，以電鍍方式于該第一銅層6上陸續(xù)形成一第二銅層62b、一鎳層及一金層，其中該第一銅層62a、第二銅層62b作為導電層62；該鎳層作為阻障層63；以及該金層作為濕潤層64。如圖如及圖4f所示，最后剝離該光阻層65，并蝕刻于該光阻層65之下顯露的黏著層61與第一銅層62a。至此，完成一具備鈦/銅/鎳/金(Ti/Cu/Ni/Au)四層結構的凸塊下金屬層60。然而，上述結構在進行覆晶焊塊時，其錫球50遇到含金的焊料時，會產生共晶反應而產生脆性的金錫介金屬化合物(IntermetallicCompoundLayer,IMC)，甚而產生孔洞，造成后續(xù)于錫球與該凸塊下金屬層60間發(fā)生龜裂，嚴重影響制程信賴性。有鑒于上述已知于半導體芯片上形成凸塊下金屬層技術需使用多種材料，且需經(jīng)過多道程序，不僅提高制程復雜度與成本，同時亦伴隨制程中信賴性風險的增加，且該焊錫材料經(jīng)高溫回焊制程后，導致所形成的焊錫結構的質量可靠度降低，進而導致最終產品的電性連接質量降低而有電性短路之虞，因此將相對地增加制程成本及降低成本效益，且仍無法解決產率過低的問題。故，一般無法符合使用者于實際使用時所需。
發(fā)明內容本實用新型所要解決的技術問題是針對上述現(xiàn)有技術的不足，提供一種集成電路封裝結構，針對凸塊下金屬結構層可提供一較為簡化的X/Cu/Sn金屬層結構，無需額外設置阻障層，不僅得以層數(shù)減少而具有較佳的電路結構，并可以于簡化制程而改進生產率的同時而有效降低成本。為了解決上述技術問題，本實用新型所采用的技術方案是一種集成電路封裝結構，包括半導體裝置、凸塊下金屬結構層及焊錫凸塊，該半導體裝置表面設有數(shù)個電性接墊，并覆蓋表面保護層，該表面保護層中對應該電性接墊的位置具有數(shù)個開孔以局部顯露該電性接墊，其中，該表面保護層上形成有第一介電層，其具有數(shù)個第一開口以至少局部顯露該電性接墊，于該第一介電層上并形成有一金屬層，其具有數(shù)個金屬焊墊，以經(jīng)由該第一介電層的該些第一開口電性連接至對應的電性接墊，而該第一介電層與該金屬層上另形成有一第二介電層，其具有數(shù)個第二開口，以顯露對應的該些金屬焊墊；其特點是所述凸塊下金屬結構層形成于該半導體裝置上第二開口中顯露的金屬焊墊上，并覆蓋該第二開口周圍的局部該第二介電層，其包含黏著層、導電層、及保護層，該黏著層設置于該金屬焊墊及局部該第二介電層上，該導電層設置于該黏著層上，該保護層設置于該導電層上；該焊錫凸塊設置于該凸塊下金屬結構層的保護層上。如此，以本裝置所得的凸塊下金屬結構層相較于已知技術可提供一較為簡化的X/Cu/Sn金屬層結構，并無需額外設置以鎳、鉻或鉬等昂貴材料的阻障層，不僅得以層數(shù)減少而具有較佳的電路結構，并可以于簡化制程而改進生產率的同時而有效降低成本。圖1是本實用新型的集成電路封裝結構示意圖。圖加是本實用新型較佳實施例的半導體芯片結構示意圖。圖2b是本實用新型制作鈦/銅層于圖加的半導體芯片上的結構示意圖。圖2c是本實用新型涂布光阻層于圖2b的鈦/銅層上的結構示意圖。圖2d是本實用新型局部蝕刻圖2c的鈦/銅層的結構示意圖。圖加是本實用新型于圖2d的局部鈦/銅層上剝離光阻層的結構示意圖。[0016]圖2f是本實用新型浸鍍錫層于圖的局部鈦/銅層上的結構示意圖。圖3是已知的集成電路封裝結構示意圖。圖如是已知的半導體芯片結構示意圖。圖4b是已知濺鍍鈦/銅層于圖如的半導體芯片上的結構示意圖。圖如是已知涂布光阻層于圖4b的鈦/銅層上的結構示意圖。圖4d是已知電鍍銅/鎳/金層于圖如的顯露鈦/銅層上的結構示意圖。圖如是已知于圖4d的鈦/銅層上剝離光阻層的結構示意圖。圖4f是已知局部蝕刻圖如的剝離光阻層下的鈦/銅層的結構示意圖。標號說明集成電路封裝結構100電性接墊11開孔13第一開口15金屬焊墊161第二開口18黏著層21保護層23焊錫凸塊30半導體芯片40保護層42金屬層44第二介電層45金屬層60導電層62第二銅層62b濕潤層具體實施方式請參閱圖1及圖加至圖2f所示，分別為本實用新型的集成電路封裝結構示意圖、本實用新型較佳實施例的半導體芯片結構示意圖、本實用新型制作鈦/銅層于圖加的半導體芯片上的結構示意圖、本實用新型涂布光阻層于圖2b的鈦/銅層上的結構示意圖、本實用新型局部蝕刻圖2c的鈦/銅層的結構示意圖、本實用新型于圖2d的局部鈦/銅層上剝離光阻層的結構示意圖、以及本實用新型浸鍍錫層于圖2e的局部鈦/銅層上的結構示意圖。如圖所示本實用新型為一種集成電路封裝結構100，主要包括一半導體裝置10、一凸塊下金屬結構層(UnderBumpMetallization,UBM)20以及一焊錫凸塊(SolderBump)30。該半導體裝置10為半導體芯片(Chip)、晶圓(Wafer)、半導體封裝基板、或電路板的其中一種，其表面設有數(shù)個電性接墊11，并覆蓋一表面保護層(PassivationLayer)12，該表面保護層12中對應該些電性接墊11的位置具有數(shù)個開孔13以局部顯露該些電性接墊11，其中，該表面保護層12上形成有一第一介電層14，其具有數(shù)個第一開口15以至少局部顯露該些電性接墊11，于該第一介電層14上并形成有一金屬層(TraceMetal)16，其具半導體裝置10表面保護層12第一介電層14金屬層16第二介電層17凸塊下金屬結構層20導電層22光阻層M集成電路封裝結構400電性接墊41第一介電層43金屬焊墊441錫球50黏著層61第一銅層62a阻障層63光阻層65有數(shù)個金屬焊墊161，以經(jīng)由該第一介電層14的該些第一開口15電性連接至對應的電性接墊11，而該第一介電層14與該金屬層16上另形成有一第二介電層17，其具有數(shù)個第二開口18，以顯露對應的該些金屬焊墊161。該凸塊下金屬結構層20形成于該半導體裝置10上第二開口18中顯露的金屬焊墊161上，并覆蓋該第二開口18周圍的局部該第二介電層17，其主要包含一黏著層(Adhesionlayer)21，設置于該金屬焊墊161及局部該第二介電層17上，可附著基材并可供后續(xù)金屬層附著、一導電層(ConductorLayer)22，設置于該黏著層21上、及一保護層23，設置于該導電層22上，以供可焊錫性(Solder-ability)表面并防止該導電層22被氧化，其中，該凸塊下金屬結構層20為X/銅/錫(X/Cu/Sn)，且X為一或多種選自鈦(Ti)、鎢(W)、鉻(Cr)、鎳(Ni)、鈀(Pd)、鉬(Pt)的金屬元素或其混合物所組成的鈦鎢(Ti/W)、鉻鎳(Cr/Ni)合金等。該焊錫凸塊30設置于該凸塊下金屬結構層20的保護層23上。以上所述，構成一全新的集成電路封裝結構100。運用時，上述半導體裝置10為一半導體芯片(Chip)，其上電性接墊11為一鋁接墊(AlPad)，而覆蓋的金屬層16可為鈦/銅(Ti/Cu)合金。于一較佳實施例中，在該第二介電層17表面以濺鍍(Sputtering)或其它成膜方式先形成一鈦層作為上述黏著層21，其厚度介于3003000埃(？？)，之后再形成一銅層作為上述導電層22，其厚度介于220微米(Um)0接著，在該銅層局部上涂布(Coat)—光阻層對，經(jīng)曝光(Expose)與顯影(Develop)后，蝕刻顯露于該光阻層M之外的鈦層與銅層，最后剝離該光阻層24，并施以浸鍍方式于該銅層上形成一厚度介于0.11微米的浸鍍錫(ImmersionTin)層作為上述保護層23；至此，使該凸塊下金屬結構層20形成一鈦/銅/錫(Ti/Cu/Sn)結構。藉此，可提供后續(xù)設置于該凸塊下金屬結構層20上的焊錫凸塊30與該銅層的潤濕性，以使其接合良好并避免產生銅氧化。于本實施例中，該焊錫凸塊30為一錫球，且該保護層23亦可以無電鍍方式形成的無電鍍錫(ElectrolessTin)層，而該黏著層21亦可選自于鎢、鉻、鎳、鈀、或鉬元素或其混合物所組成的鈦鎢、鉻鎳合金。如是，以本實用新型所得的凸塊下金屬結構層相較于已知技術可提供一較為簡化的X/Cu/Sn金屬層結構，并無需額外設置以鎳、鉻或鉬等昂貴材料的阻障層(BarrierLayer)，不僅得以層數(shù)減少而具有較佳的電路結構，并可以于簡化制程而改進生產率的同時而有效降低成本。綜上所述，本實用新型的集成電路封裝結構，可有效改善現(xiàn)有技術的種種缺點，針對凸塊下金屬結構層(UnderBumpMetallization,UBM)可提供一較為簡化的X/Cu/Sn金屬層結構，無需額外設置阻障層，不僅得以層數(shù)減少而具有較佳的電路結構，并可以于簡化制程而改進生產率的同時而有效降低成本，進而能產生更進步、更實用、更符合使用者的所須，確已符合實用新型專利申請的要件，依法提出專利申請。權利要求1.一種集成電路封裝結構，包括半導體裝置、凸塊下金屬結構層及焊錫凸塊，該半導體裝置表面設有數(shù)個電性接墊，并覆蓋表面保護層，該表面保護層中對應該電性接墊的位置具有數(shù)個開孔以局部顯露該電性接墊，其中，該表面保護層上形成有第一介電層，其具有數(shù)個第一開口以至少局部顯露該電性接墊，于該第一介電層上并形成有一金屬層，其具有數(shù)個金屬焊墊，以經(jīng)由該第一介電層的該些第一開口電性連接至對應的電性接墊，而該第一介電層與該金屬層上另形成有一第二介電層，其具有數(shù)個第二開口，以顯露對應的該些金屬焊墊；其特征在于所述凸塊下金屬結構層形成于該半導體裝置上第二開口中顯露的金屬焊墊上，并覆蓋該第二開口周圍的局部該第二介電層，其包含黏著層、導電層、及保護層，該黏著層設置于該金屬焊墊及局部該第二介電層上，該導電層設置于該黏著層上，該保護層設置于該導電層上；該焊錫凸塊設置于該凸塊下金屬結構層的保護層上。2.如權利要求1所述的集成電路封裝結構，其特征在于所述半導體裝置為半導體芯片、晶圓、半導體封裝基板或電路板。3.如權利要求1所述的集成電路封裝結構，其特征在于所述導電層為銅層。4.如權利要求1所述的集成電路封裝結構，其特征在于所述保護層為無電鍍錫層或浸鍍錫層。5.如權利要求1所述的集成電路封裝結構，其特征在于所述焊錫凸塊為錫球。6.如權利要求1所述的集成電路封裝結構，其特征在于所述電性接墊為鋁接墊。7.如權利要求1所述的集成電路封裝結構，其特征在于所述黏著層的厚度為3003000埃。8.如權利要求1所述的集成電路封裝結構，其特征在于所述導電層的厚度為220微米。專利摘要一種集成電路封裝結構，主要包括半導體裝置、凸塊下金屬結構層(UnderBumpMetallization,UBM)以及焊錫凸塊(SolderBump)，其特點是該凸塊下金屬結構層主要包含黏著層(Adhesionlayer)，可附著基材并可供后續(xù)金屬層附著、導電層(ConductorLayer)、及保護層，可供可焊錫性(Solder-ability)表面并防止該導電層被氧化。藉此，所得的凸塊下金屬結構層可提供一較為簡化的X/Cu/Sn金屬層結構，無需額外設置阻障層，不僅得以層數(shù)減少而具有較佳的電路結構，并可以于簡化制程而改進生產率的同時而有效降低成本。文檔編號H01L23/00GK201859867SQ20102058063公開日2011年6月8日申請日期2010年10月27日優(yōu)先權日2010年10月27日發(fā)明者胡迪群申請人:胡迪群