專利名稱：Esd保護(hù)的功率mosfet和igbt的制作方法
技術(shù)領(lǐng)域：
實(shí)用新型是對(duì)具有ESD保護(hù)功率MOSFET和IGBT改進(jìn)，特別涉及一種柵極與源極間漏電小，ESD泄放能力強(qiáng)，芯片利用率高，制造簡(jiǎn)單，成本低的ESD保護(hù)的功率MOSFET和IGBT。
背景技術(shù)：
隨著功率半導(dǎo)體器件的發(fā)展，人們對(duì)功率MOSFET和IGBT性能有更高的要求，例如在器件封裝、運(yùn)輸、裝配及使用過(guò)程中常常容易出現(xiàn)靜電(ESD)現(xiàn)象，它會(huì)在它們的柵極產(chǎn)生一個(gè)高電場(chǎng)，使得柵介質(zhì)在高電場(chǎng)下發(fā)生絕緣擊穿，從而使器件失效，其中ESD (靜電)保護(hù)功能就是一項(xiàng)重要指標(biāo)。它是指當(dāng)帶有靜電的物體或人體接觸器件時(shí)，能夠迅速消除靜電產(chǎn)生的大電壓和大電流，減少或避免靜電放電現(xiàn)象所造成的器件破壞，使得器件能承 受靜電產(chǎn)生的大電壓和大電流的沖擊而不被損壞。現(xiàn)有技術(shù)中，為了使得功率MOSFET和IGBT免受高于氧化物擊穿值的電壓破壞，常用方法是在柵極和源極間接入多晶硅二極管組如圖I (MOSFET)，例如多晶硅齊納二極管，其剖面如圖2所示，此種具有多晶硅齊納二極管ESD保護(hù)的功率MOSFET和IGBT存在以下不足首先，此種多晶硅齊納二極管ESD保護(hù)方式?jīng)]有充分利用芯片面積，單位面積ESD泄放能力不夠強(qiáng)。其次，功率MOSFET和IGBT柵極工作電壓一般為10-15V，用多晶硅齊納二極管組6作為ESD保護(hù)，其觸發(fā)電壓必須大于15V，才能不影響器件正常工作。在此前提下，多晶硅齊納二極管組6的觸發(fā)電壓越小(串聯(lián)多晶硅二極管個(gè)數(shù)減少)，多晶硅齊納二極管組6開啟時(shí)間早，其ESD保護(hù)效果越好，但柵源極間泄漏電流也越大；多晶硅齊納二極管組6觸發(fā)電壓越大(串聯(lián)多晶硅二極管個(gè)數(shù)增加)，其柵源極間泄漏電流變小，但是多晶硅齊納二極管組6開啟變晚，ESD保護(hù)效果減弱，難以使兩種特性得到很好的折衷，得到既具有強(qiáng)的ESD保護(hù)效果，又具有小的柵源極間泄漏電流。現(xiàn)有技術(shù)從平衡泄漏電流與ESD保護(hù)功能，通常將二極管組設(shè)置為3-7個(gè)。再者，傳統(tǒng)多晶齊納二極管組6采用的PN結(jié)為P+/N+結(jié)構(gòu)，其P+的形成需要額外光刻版，不僅增加了器件制造復(fù)雜性和成本，而且使得功率MOSFET和IGBT柵極和源極間泄漏電流較大；而且功率MOSFET和IGBT在接觸孔刻蝕完成后常常有高濃度的硼離子注入以降低P阱區(qū)電阻，用以減小其寄生的晶體管或晶閘管效應(yīng)，但傳統(tǒng)用于ESD保護(hù)的多晶硅齊納二極管組6兩端為N型，高濃度的硼離子注入對(duì)多晶硅齊納二極管組6兩端N型區(qū)具有雜質(zhì)補(bǔ)償作用，從而使得二極管的特性變差。要消除這種影響，需要增加額外的光刻版或者改變?cè)泄に嚕沟么朔N二極管的形成不能完全和功率MOSFET或者IGBT制造工藝兼容。中國(guó)專利CN101517743用于功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及集成電路遞減電壓多晶硅二極管靜電放電電路，通過(guò)多晶二極管及器件組成保護(hù)網(wǎng)絡(luò)，用于形成ESD保護(hù)，以降低柵源間泄漏電流。但其采用初級(jí)分支和次級(jí)分支相結(jié)合結(jié)構(gòu)，使得電路復(fù)雜；而且ESD保護(hù)所占面積較大，增加制造成本。[0006]上述不足仍有值得改進(jìn)的地方。
發(fā)明內(nèi)容實(shí)用新型目的在于克服上述現(xiàn)有技 術(shù)的不足，提供一種柵極與源極間漏電小，ESD泄放能力強(qiáng)，芯片利用率高，制造簡(jiǎn)單，成本低的ESD保護(hù)的功率MOSFET和IGBT。實(shí)用新型目的實(shí)現(xiàn)，主要是改進(jìn)功率MOSFET和IGBT的柵極和源極之間多晶硅二極管組，由P-/ N+組成，以及在其下方N-外延層中接入體硅二極管，并使該體硅二極管呈N+/P-區(qū)/P+結(jié)構(gòu)，從而克服了上述現(xiàn)有技術(shù)的不足，實(shí)現(xiàn)實(shí)用新型目的。具體說(shuō)，實(shí)用新型ESD保護(hù)的功率MOSFET和IGBT，包括跨接在功率MOSFET和IGBT柵、源極間的ESD保護(hù)單元，其特征在于ESD保護(hù)單元由多晶硅二極管組及下方N-外延層中體硅二極管組成的雙重保護(hù)結(jié)構(gòu)，所說(shuō)多晶硅二極管組中各P型區(qū)及N型區(qū)濃度，分別與功率MOSFET和IGBT的P阱濃度及N+源相同，構(gòu)成P-/N+多晶硅二極管組，所說(shuō)體硅二極管由N+/P-區(qū)/P+結(jié)構(gòu)組成。在詳細(xì)說(shuō)明前，先通過(guò)對(duì)能夠達(dá)到的基本功能及效果作一介紹，以使本領(lǐng)域技術(shù)人員對(duì)本專利技術(shù)方案及能夠達(dá)到的基本效果有一個(gè)明確了解。實(shí)用新型ESD保護(hù)單元，由P-/N+組成的多晶硅二極管組與下方N-外延層中的體硅二極管組成雙重ESD保護(hù)結(jié)構(gòu)，使得在相同面積下，增加了 ESD的泄放通道，使得在相同的芯片面積下ESD泄放能力更強(qiáng)，提高了芯片利用率。另一方面，體硅二極管相對(duì)于多晶硅二極管具有更小的泄漏電流，當(dāng)把體硅二極管作為第一級(jí)ESD保護(hù)時(shí)，在維持原有ESD泄放能力的前提下，第二級(jí)由P-/ N+組成的多晶硅二極管組的ESD觸發(fā)電壓得到提升，從而可以增加多晶硅二極管個(gè)數(shù)，例如將二極管個(gè)數(shù)最大增至10個(gè)(可以是3-10個(gè))，不僅使得多晶硅二極管組的泄漏電流降低，而且不減弱總的ESD保護(hù)效果，較好解決了 ESD保護(hù)效果與柵源間泄漏電流難以折衷的矛盾。此外，P-/N+多晶硅二極管組各P區(qū)由高濃度P+變?yōu)榕c功率MOSFET和IGBT的P阱濃度相同(低濃度P-)，使得多晶硅二極管組的漏電電流大幅減小，從而使得柵、源極漏電減??；同時(shí)，二極管組中的各P型區(qū)與功率MOSFET和IGBT的P阱濃度相同，以及各N區(qū)由高濃度N+變?yōu)楣β蔒OSFET和IGBT的N+源相同，使得二極管組中的P型區(qū)與N型區(qū)，都成為與功率MOSFET和IGBT的P阱與N+源為同一制造層，可以通過(guò)同一道離子注入工序完成，不需要額外工序，使得制造工藝簡(jiǎn)化，成本降低。實(shí)用新型中所說(shuō)P-/N+多晶硅二極管組兩端可以為同型區(qū)，也可以為異型區(qū)，其中較好為同型區(qū)，例如同時(shí)為N型區(qū)或P型區(qū)，更容易實(shí)現(xiàn)柵源兩端ESD正反觸發(fā)電壓的對(duì)稱性，制造也相對(duì)簡(jiǎn)單；更好兩端為P型區(qū)，更容易實(shí)現(xiàn)多晶硅二極管工藝與功率MOSFET和IGBT工藝的兼容性，使得制造更為簡(jiǎn)單。P-/N+多晶硅二極管組兩端的P型區(qū)，其P型區(qū)由P-/P+結(jié)構(gòu)組成，所說(shuō)P-/P+可以有二種結(jié)構(gòu)，一種為左右型，且P+在二極管組的最外端(圖4)，一種為上下型，且P+位于P-內(nèi)且在P-上方,其中更好P-/P+上下型結(jié)構(gòu)中的P+小于P_(圖5)，有利于減小多晶硅二極管組的泄漏電流。多晶硅二極管的其余P區(qū)與P-/P+結(jié)構(gòu)中的P-相同，有利于減小多晶二極管的泄漏電流，也使得此種二極管的制作和功率MOSFET或者IGBT工藝兼容，無(wú)需改變工藝或者增加光刻版，制造工藝簡(jiǎn)化，成本降低。體硅二極管由N+/P-區(qū)/P+組成，體硅二極管的P-區(qū)濃度低于多晶硅二極管的P-區(qū)濃度，且更好為多晶硅二極管的P-區(qū)濃度的1/5以下，有利于實(shí)現(xiàn)合適的觸發(fā)電壓，在不影響器件正常工作的前提下實(shí)現(xiàn)有效ESD保護(hù)。以上所說(shuō)源極，對(duì)于IGBT也稱為發(fā)射極；所說(shuō)N-外延層對(duì)于IGBT也可以為FZ區(qū)熔單晶硅材料層。實(shí)用新型ESD保護(hù)功率MOSFET和IGBT，相對(duì)于現(xiàn)有技術(shù)，由于采用P-/ N+組成多晶硅二極管組及下方N-外延層中引入體硅二極管，從而使得ESD保護(hù)具有雙重結(jié)構(gòu)，ESD保護(hù)雙重結(jié)構(gòu)使得在相同面積下，增加了 ESD的泄放通道，使得ESD泄放能力更強(qiáng)，芯片利用率提高。其次，雙重ESD保護(hù)，可以使得第二級(jí)多晶硅二極管組的ESD觸發(fā)電壓提升，多晶硅二極管個(gè)數(shù)增加，可以增至多達(dá)10個(gè)，從而使得多晶硅二極管組的泄漏電流降低(如采用6個(gè)二極管的柵源極間漏電一般在100nA-200nA，而采用10個(gè)二極管的柵極和源極間漏電可以小于100nA)。此外，采用P-/ N+組成的多晶硅二極管組，各P區(qū)由高濃度P+變?yōu)榕c功率MOSFET和IGBT的P阱濃度相同(低濃度P-)，使得多晶硅二極管組的漏電電流大幅減小， 從而使得柵、源極漏電減??；同時(shí)，二極管組中的各P型區(qū)與功率MOSFET和IGBT的P阱濃度相同，以及各N區(qū)由高濃度N+變?yōu)楣β蔒OSFET和IGBT的N+源相同，使得二極管組中的P型區(qū)與N型區(qū)，都成為與功率MOSFET和IGBT的P阱與N+源為同一制造層，可以通過(guò)同一道離子注入工序完成，不需要額外工序，使得制造工藝簡(jiǎn)化，成本降低。實(shí)用新型ESD保護(hù)功率MOSFET和IGBT，具有雙重ESD保護(hù)功能，使得ESD保護(hù)能力加強(qiáng)；ESD保護(hù)效果與柵源間泄漏電流協(xié)調(diào)關(guān)系得到優(yōu)化；制造簡(jiǎn)單，區(qū)別于現(xiàn)有技術(shù)。以下以具體實(shí)施例，示例性說(shuō)明及幫助進(jìn)一步理解實(shí)用新型實(shí)質(zhì)，但實(shí)施例具體細(xì)節(jié)僅是為了說(shuō)明實(shí)用新型，并不代表實(shí)用新型構(gòu)思下全部技術(shù)方案，因此不應(yīng)理解為對(duì)實(shí)用新型總的技術(shù)方案限定，一些在技術(shù)人員看來(lái)，不偏離實(shí)用新型構(gòu)思的非實(shí)質(zhì)性增加和/或改動(dòng)，例如以具有相同或相似技術(shù)效果的技術(shù)特征簡(jiǎn)單改變或替換，均屬實(shí)用新型保護(hù)范圍。

圖I為現(xiàn)有在柵極和源極之間有多晶齊納二極管保護(hù)的功率MOSFET等效電路。圖2為圖I中多晶齊納二極管剖面結(jié)構(gòu)示意圖。圖3為實(shí)用新型具有雙重ESD保護(hù)的功率MOSFET和IGBT的ESD保護(hù)單元一種結(jié)構(gòu)剖面示意圖。圖4為實(shí)用新型具有雙重ESD保護(hù)的功率MOSFET和IGBT的ESD保護(hù)單元另一種結(jié)構(gòu)剖面示意圖。圖5為實(shí)用新型具有雙重ESD保護(hù)的功率MOSFET和IGBT的ESD保護(hù)單元再一種結(jié)構(gòu)剖面示意圖。
具體實(shí)施方式
實(shí)施例I :參見附圖3，具有雙重ESD保護(hù)的功率MOSFET和IGBT的ESD保護(hù)單元，包括外延層101，氧化層1，多晶硅二極管組7(本例為3個(gè)二極管，也可以是4-10個(gè))，介質(zhì)層4，柵極金屬3，源極金屬2，P-區(qū)100，N+區(qū)102和P+區(qū)103 (圖中未示意部分均與功率MOSFET和IGBT相同，如硅片的背面結(jié)構(gòu))。柵極金屬3連接多晶硅二極管組7—端的N+摻雜區(qū)和體硅二極管的N+區(qū)102，源極金屬2連接多晶硅二極管組7另一端的N+摻雜區(qū)和體硅二極管的P+區(qū)103。在柵極金屬3和源極金屬2之上可以有鈍化層(圖中未畫出)。制備以N型功率MOSFET為例。按通常制備功率MOSFET工藝，例如用920°C濕氧氧化生長(zhǎng)500A左右預(yù)氧，進(jìn)行終端環(huán)的光刻及注入，例如用能量80KeV，劑量5E14cm-2進(jìn)行終端環(huán)的注入；然后進(jìn)行體硅二極管P-區(qū)的光刻及注入，并在1100°C下進(jìn)行推進(jìn)，在推進(jìn)的同時(shí)生成氧化層的厚度為10000A-15000A;進(jìn)行有源區(qū)的光刻，再用濕法腐蝕進(jìn)行有源區(qū)的刻蝕；用濕氧氧化生長(zhǎng)900A左右柵氧，然后LPCVD淀積多晶硅層，厚度為6000A-10000A ;在進(jìn)行多晶硅刻蝕之后，進(jìn)行P阱層的注入及推進(jìn)，例如用能量80KeV，劑量6E13cm-2進(jìn)行P阱層的注入，然后在1150°C下進(jìn)行推進(jìn)，時(shí)間為100-150分鐘(同時(shí)形成多晶硅二極管組中的P-區(qū))；在功率MOSFET源極N+注入和推進(jìn)的同時(shí)，形成多晶硅二極管的N+區(qū)和體硅二極管的N+區(qū)，例如用能量IOOKeV,劑量I. 2E16cm_2進(jìn)行功率MOSFET源極N+的注入，然后在950°C下進(jìn)行推進(jìn)，時(shí)間為150分鐘。然后LPCVD淀積TEOS和BPSG，厚度分別為2000A和8000A，在950°C下回流并完成孔的光刻和刻蝕，用能量120KeV，劑量2E15cm-2進(jìn)行功率MOSFET的P+的注入和體硅二極管P+區(qū)的注入，在950°C下進(jìn)行推進(jìn)，時(shí)間為90分鐘，濺射金屬鋁，厚度為4-5微米后，進(jìn)行金屬的光刻和刻蝕，PECVD淀積Si3N4， 光刻和刻蝕Si3N4，減薄及背面金屬化，完成制造。實(shí)施例2 :參見附圖4，如實(shí)施例1，其中柵極金屬3連接多晶硅二極管組7 —端的P+摻雜區(qū)和體硅二極管的N+區(qū)102，源極金屬2連接多晶硅二極管組7另一端的P+摻雜區(qū)和體硅二極管的P+區(qū)103。其中ESD保護(hù)單元的多晶硅二極管兩端為P型區(qū)，兩端P型區(qū)由P-/P+結(jié)構(gòu)組成，且P+在二極管組的最外端，多晶硅二極管的其余P區(qū)與P-/P+結(jié)構(gòu)中的P-相同。在柵極金屬3和源極金屬2之上可以有鈍化層(圖中未畫出)。實(shí)施例3 :參見附圖5，如實(shí)施例2，其中多晶硅二極管兩端P型區(qū)由P-/P+結(jié)構(gòu)組成，且P+位于P-內(nèi)且在P-上方，并使P+小于P-，多晶硅二極管的其余P區(qū)與P-/P+結(jié)構(gòu)中的P-相同。在柵極金屬3和源極金屬2之上可以有鈍化層(圖中未畫出)。實(shí)用新型結(jié)構(gòu)，同樣可以制備具有雙重ESD保護(hù)的IGBT。對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，在本專利構(gòu)思及具體實(shí)施例啟示下，能夠從本專利公開內(nèi)容及常識(shí)直接導(dǎo)出或聯(lián)想到的一些變形，本領(lǐng)域普通技術(shù)人員將意識(shí)到也可采用其他方法，或現(xiàn)有技術(shù)中常用公知技術(shù)的替代，以及特征的等效變化或修飾，特征間的相互不同組合，例如不采用在接觸孔刻蝕后進(jìn)行P+注入，而通過(guò)增加額外的P+注入掩模版，將P+注入提前到LPCVD淀積TEOS和BPSG之前，同樣可以實(shí)現(xiàn)本實(shí)用新型結(jié)構(gòu)。類似此等的非實(shí)質(zhì)性改動(dòng)，同樣可以被應(yīng)用，都能實(shí)現(xiàn)本專利描述功能和效果，不再一一舉例展開細(xì)說(shuō)，均屬于本專利保護(hù)范圍。
權(quán)利要求1.ESD保護(hù)的功率MOSFET和IGBT，包括跨接在功率MOSFET和IGBT柵、源極間的ESD保護(hù)單元，其特征在于ESD保護(hù)單元由多晶硅ニ極管組及下方N_外延層中體硅ニ極管組成的雙重保護(hù)結(jié)構(gòu)，所說(shuō)多晶硅ニ極管組中各P型區(qū)及N型區(qū)濃度，分別與功率MOSFET和IGBT的P阱濃度及N+源相同，構(gòu)成P_/N+多晶硅ニ極管組，所說(shuō)體硅ニ極管由N+/P_區(qū)/P+結(jié)構(gòu)組成。
2.根據(jù)權(quán)利要求I所述ESD保護(hù)的功率MOSFET和IGBT，其特征在于多晶硅ニ極管組中二極管數(shù)在3-10個(gè)。
3.根據(jù)權(quán)利要求I或2所述ESD保護(hù)的功率MOSFET和IGBT，其特征在于多晶硅ニ極管組兩端為同型區(qū)。
4.根據(jù)權(quán)利要求3所述ESD保護(hù)的功率MOSFET和IGBT，其特征在于多晶硅ニ極管組兩端為P型區(qū)。
5.根據(jù)權(quán)利要求4所述ESD保護(hù)的功率MOSFET和IGBT，其特征在于P型區(qū)由P_/P+結(jié)構(gòu)組成，它們分別為P+在ニ極管組最外端的左右型，或P+位于內(nèi)且在上方的上下型。
6.根據(jù)權(quán)利要求5所述ESD保護(hù)的功率MOSFET和IGBT，其特征在于P_/P+上下結(jié)構(gòu)中的P+面積小于r面積。
專利摘要本實(shí)用新型是對(duì)具有ESD保護(hù)功率MOSFET和IGBT改進(jìn)，ESD保護(hù)單元由多晶硅二極管組及下方N-外延層中體硅二極管組成的雙重保護(hù)結(jié)構(gòu)，所說(shuō)多晶硅二極管組中各P型區(qū)及N型區(qū)濃度，分別與功率MOSFET和IGBT的P阱濃度及N+源相同，構(gòu)成P-/N+多晶硅二極管組，所說(shuō)體硅二極管由N+/P-區(qū)/P+結(jié)構(gòu)組成。使得ESD保護(hù)具有雙重結(jié)構(gòu)，相同面積下增加了ESD泄放通道，ESD泄放能力更強(qiáng)，芯片利用率提高，以及可使二極管個(gè)數(shù)增加泄漏電流降低，較好協(xié)調(diào)了ESD保護(hù)效果與柵源間泄漏電流關(guān)系。此結(jié)構(gòu)還可以使其成為與功率MOSFET和IGBT的P阱與N+源為同一制造層，可以通過(guò)同一道離子注入工序完成，不需要額外工序，使得制造工藝簡(jiǎn)化，成本降低。
文檔編號(hào)H01L29/06GK202534648SQ20102064810
公開日2012年11月14日 申請(qǐng)日期2010年12月9日 優(yōu)先權(quán)日2010年12月9日
發(fā)明者錢夢(mèng)亮, 陳俊標(biāo) 申請(qǐng)人:江蘇東光微電子股份有限公司