專利名稱：半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器和存儲器系統(tǒng)，特別涉及搭載了 i^eRAM(鐵電體存儲器 Ferro Electric Random Access Memory)的半導(dǎo)體存儲裝置。所謂鐵電體存儲器是利用鐵電體的極化反轉(zhuǎn)將信息保持在鐵電體電容器中的存儲器，是即便斷電，所保持的信息也不消失的非易失性存儲器。
背景技術(shù)：
在半導(dǎo)體存儲裝置中，在存儲器區(qū)域以外設(shè)有外圍電路區(qū)域。該外圍電路區(qū)域設(shè)有由CMOS晶體管構(gòu)成的時(shí)鐘電路、電源電路、A/D變換電路等各種電路。還搭載有平滑電容，目的在于使這些電路的電源電壓穩(wěn)定。在搭載了存儲器的制造過程中，采用以與存儲單元的存儲電容器相同材料同時(shí)形成這些平滑電容的結(jié)構(gòu)。例如，在專利文獻(xiàn)1和專利文獻(xiàn) 2中，將不作為存儲器發(fā)揮功能的偽存儲單元的存儲電容器作為平滑電容發(fā)揮功能。專利文獻(xiàn)1 JP特開2008-10765號公報(bào)專利文獻(xiàn)2 JP特開2003-332532號公報(bào)然而，在半導(dǎo)體存儲裝置中小型化和高集成化的要求越來越高，無法忽視以使電源電壓穩(wěn)定等為目的搭載的平滑電容所占有的面積，這成為了高集成化的課題。此外，在作為非易失性存儲器的!^eRAM存儲器裝置中，為了電源中斷時(shí)的數(shù)據(jù)保護(hù)、例如以規(guī)定以上電壓完成寫入和讀出動(dòng)作等，需要非常大的平滑電容，其占有的面積成為了問題。
發(fā)明內(nèi)容
為了解決上述問題，第1發(fā)明記載的半導(dǎo)體存儲裝置具備多個(gè)位線，在列方向排列配置；多個(gè)字線，在行方向排列配置；和存儲單元陣列，配置在所述位線與所述字線的交叉點(diǎn)，具有在所述位線與平板布線之間串聯(lián)連接的選擇元件和第1電容元件，由將所述選擇元件的控制端子連接于所述字線的多個(gè)存儲單元構(gòu)成，在所述第1電容元件的下層，橫跨所述2個(gè)以上的所述存儲單元，具備第2電容元件。第2發(fā)明在第1發(fā)明記載的半導(dǎo)體存儲裝置的基礎(chǔ)上其特征在于，連接于所述選擇元件的所述第1電容元件的電極的短邊長度與長邊長度不同。第3發(fā)明在所述第1或第2發(fā)明記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，在所述存儲單元陣列的周圍具備不是作為存儲單元使用的偽存儲單元陣列，所述偽存儲單元陣列的位線與所述第2電容元件的端子連接。第4發(fā)明在所述第1 3發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述選擇元件是第IMOS晶體管，所述第2電容元件是第2M0S晶體管。第5發(fā)明在所述第4發(fā)明記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述第IMOS 晶體管的柵極氧化膜厚與所述第2M0S晶體管的柵極氧化膜厚不同。第6發(fā)明在所述第4或第5發(fā)明記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述第IMOS晶體管的源極和漏極的方向、與所述第2M0S晶體管的源極和漏極的方向不同。第7發(fā)明在所述第4 6發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述第1和第2的MOS晶體管是NMOS晶體管。第8發(fā)明在所述第4 7發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述第IMOS晶體管的所述控制端子是柵極電極。第9發(fā)明在所述第1 8發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述第2電容元件的第1端子的連接電位是電源電位，所述第2電容元件的第2端子的連接電位是接地電位。第10發(fā)明在所述第1 8發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述第2電容元件的第1端子的連接電位是驅(qū)動(dòng)字線的電源電壓，所述第2電容元件的第2端子的連接電位是接地電位。第11發(fā)明在所述第1 8發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述第2電容元件的第1端子的連接電位是搭載于外圍電路部的內(nèi)部電源電路的電源電壓，所述第2電容元件的第2端子的連接電位是接地電位。第12發(fā)明在所述第1 11發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述第1電容元件是鐵電體電容。第13發(fā)明在所述第1 12發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述多個(gè)位線與所述第1電容元件相比配置在下方。第14發(fā)明在所述第1 12發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述多個(gè)位線與所述第1電容元件相比配置在上方。第15發(fā)明在所述第1 14發(fā)明的任意一項(xiàng)記載的半導(dǎo)體存儲裝置的基礎(chǔ)上特征在于，所述多個(gè)存儲單元包括第1存儲單元和第2存儲單元，所述第1存儲單元的選擇元件具有所述第1存儲單元中包含的第1電容元件所連接的第1擴(kuò)散區(qū)域、和連接于位線的第2 擴(kuò)散區(qū)域，所述第2存儲單元的選擇元件具有所述第2存儲單元中包含的第1電容元件所連接的第3擴(kuò)散區(qū)域、和連接于位線的第4擴(kuò)散區(qū)域，所述第1存儲單元的選擇元件的柵極電極與所述第2存儲單元的選擇元件的柵極電極連接于不同的字線，在所述第1擴(kuò)散區(qū)域與所述第3擴(kuò)散區(qū)域之間，配置所述第2電容元件。如上述，在第1發(fā)明中，由于橫跨多個(gè)存儲單元形成第2電容元件，因此可作為大容量的平滑電容搭載第2電容元件。此外，由于在存儲單元陣列內(nèi)配置多個(gè)第2電容元件， 因此能夠在不增加面積的情況下搭載非常大的平滑電容。此外，在第2發(fā)明的半導(dǎo)體存儲裝置中，通過改變連接至第1電容元件的選擇元件的電極的短邊和長邊的長度，由此能夠在維持第1電容元件的存儲特性(例如保持電荷量) 和存儲單元面積的情況下，增大相鄰的2根字線的間隔，因此，能夠增大第2電容元件的容量，可搭載更大容量的平滑電容。進(jìn)而，在第3發(fā)明的半導(dǎo)體存儲裝置中，在存儲單元陣列周圍配備不作為存儲單元使用的偽存儲單元陣列的情況下，由于連接該偽存儲單元陣列的位線和第2電容元件的端子，因此可在不增加面積的情況下進(jìn)行第2電容的端子連接。此外，在第4發(fā)明的半導(dǎo)體存儲裝置中，由于以MOS晶體管構(gòu)成第2電容元件，因此能夠在不增加處理工序的情況下搭載第2電容。
5
此外，在第5發(fā)明的半導(dǎo)體存儲裝置中，選擇元件和第2電容元件是柵極氧化膜厚不同的MOS晶體管，所述選擇元件按照能對第1電容元件施加電源電壓的方式，使用耐壓在 (電源電壓+MOS閾值電壓)以上的MOS晶體管，另一方面，在所述第2電容元件作為平滑電容使用的關(guān)系上，只要能夠確保電源電壓的耐壓即可，因此能夠由將第2電容元件(平滑電容)的柵極氧化膜壓變薄至能確保電源電壓的耐壓程度的MOS晶體管構(gòu)成，從而能夠搭載更大容量的平滑電容。進(jìn)而，在第6發(fā)明的半導(dǎo)體存儲裝置中，由于按照作為第IMOS晶體管的選擇元件的源極和漏極的方向、與作為第2M0S晶體管的第2電容元件的源極和漏極的方向不同的方式配置，因此可以減小第2電容元件的MOS晶體管的源極和漏極的面積，能夠搭載更大容量的平滑電容。如上述，根據(jù)第1 第15發(fā)明所述的半導(dǎo)體存儲裝置，由于能夠在存儲單元陣列搭載大容量的平滑電容，因此能夠在不增加面積的情況下搭載穩(wěn)定電源電壓所需的平滑電容。
圖1是本發(fā)明的第1實(shí)施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列的A-A’剖面圖和俯視圖。圖2是本發(fā)明的第2實(shí)施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列的A-A’剖面圖和俯視圖。圖3是該存儲單元陣列的B-B’剖面圖和俯視圖。圖4是該存儲單元陣列的C-C’剖面圖和俯視圖。圖5是本發(fā)明的第3實(shí)施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列的A-A’剖面圖和俯視圖。圖6是本發(fā)明的第4實(shí)施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列的A-A’剖面圖和俯視圖。圖7是本發(fā)明的第5實(shí)施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列的A-A’剖面圖和俯視圖。圖8是本發(fā)明的第6實(shí)施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列的A-A’剖面圖和俯視圖。圖9是本發(fā)明的第7實(shí)施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列的A-A’剖面圖和俯視圖。圖10是本發(fā)明的第8實(shí)施方式的半導(dǎo)體存儲裝置具備的存儲單元陣列的A-A’剖面圖和俯視圖。圖11表示本發(fā)明的第1實(shí)施方式的半導(dǎo)體存儲裝置的整體示意結(jié)構(gòu)。圖中TG傳輸門(選擇元件)105 805 傳輸門的擴(kuò)散區(qū)域106 806傳輸門的柵極電極107 807傳輸門的擴(kuò)散區(qū)域
C鐵電體存儲器電容元件(第1電容元件)101 --801平板布線(上部電極)
102 --802鐵電體
103 --803下部電極
104 --804接觸器
100 --800基板
108 --808位線接觸器
109 --809位線WL 字線SC平滑電容(第2電容元件)112 812平滑電容的柵極電極113 813平滑電容的擴(kuò)散區(qū)域114 814、115 815對平滑電容元件的接觸器130 830、131 831 元件分離區(qū)域840平板布線(上部電極)接觸器841第1布線層420、421 偽存儲單元陣列
具體實(shí)施例方式實(shí)施方式1圖11表示本發(fā)明的半導(dǎo)體存儲裝置的示意結(jié)構(gòu)。在該圖中，901是存儲單元陣列， 902是外圍電路區(qū)域。圖1表示應(yīng)用了本發(fā)明的第1、4、7發(fā)明的第1實(shí)施方式中的半導(dǎo)體存儲裝置的存儲單元陣列的A-A’剖面圖和俯視圖。該俯視圖表示存儲單元陣列901的一部分的4行2 列的存儲單元陣列。利用A-A’剖面圖和俯視圖對存儲單元的結(jié)構(gòu)進(jìn)行說明。在該圖中，100是基板，109是在行方向延伸的位線，WL是在列方向延伸的字線。在所述位線109和字線WL的各交叉點(diǎn)分別配置存儲單元。以下，對行方向相鄰的第1和第2 存儲單元A和B進(jìn)行說明。所述存儲單元A具備作為第1電容元件的鐵電體存儲器電容元件C、作為選擇元件的傳輸門TG。在所述存儲單元A的鐵電體存儲器電容元件C中，101是平板布線(上部電極)， 102是鐵電體，103是下部電極。此外，傳輸門TG由第1NM0S晶體管構(gòu)成，105和107是所述傳輸門TG的擴(kuò)散區(qū)域，106是柵極電極。所述傳輸門TG的一個(gè)擴(kuò)散區(qū)域(第1擴(kuò)散區(qū)域)105經(jīng)由下部電極接觸器104連接于鐵電體存儲器電容元件C的下部電極103，所述傳輸門TG的另一個(gè)擴(kuò)散區(qū)域(第2擴(kuò)散區(qū)域)107經(jīng)由位線接觸器108連接于位線109，該鐵電體存儲器電容元件C與傳輸門TG在所述位線109和平板布線(上部電極)之間串聯(lián)連接。所述傳輸門TG的柵極電極(控制端子)106連接于所述字線WL。另一方面，與所述存儲單元A相鄰的存儲單元B也是與存儲單元A同樣的結(jié)構(gòu)，具備作為第ι電容元件的鐵電體存儲電容元件C和作為選擇元件的傳輸門TG，連接于存儲單元B的傳輸門TG的柵極電極106的字線WL與連接于存儲單元A的傳輸門TG的柵極電極 106的字線WL不同。對于與存儲單元A的結(jié)構(gòu)相同的部分附于相同符號，省略與存儲單元 B相關(guān)的詳細(xì)說明。并且，橫跨包含所述兩個(gè)存儲單元A、B的列方向的多個(gè)存儲單元，在這些各鐵電體存儲器電容元件C的下層，在包含連接于存儲單元A的傳輸門TG的鐵電體存儲器電容元件C的擴(kuò)散區(qū)域(第1擴(kuò)散區(qū)域)105、和連接于相鄰的存儲單元B的傳輸門TG的鐵電體存儲器電容元件C的擴(kuò)散區(qū)域(第3擴(kuò)散區(qū)域)105之間的列方向的區(qū)域，配置作為第2電容元件的平滑電容SC。所述平滑電容SC由第2NM0S晶體管構(gòu)成，具備在列方向延伸的柵極電極112、擴(kuò)散區(qū)域113，來構(gòu)成MOS晶體管電容。在所述平滑電容SC中，在存儲單元陣列901的一端部配置接觸器114，從而平滑電容SC的擴(kuò)散區(qū)域113連接于接地電位，在存儲單元陣列901的另一端部配置接觸器115，從而平滑電容SC的柵極電極112連接至電源電位。此外，在圖1 中，130和131是元件分離區(qū)域。這樣，橫跨包含2個(gè)存儲單元A、B的多個(gè)存儲單元之間，配置連接于電源的共用的柵極電極112，作為源極·漏極將擴(kuò)散區(qū)域113配置在行方向，由此可在鐵電體存儲器電容元件C的區(qū)域配置平滑電容SC。實(shí)施方式2圖2表示應(yīng)用了本發(fā)明的第1、4、6和7發(fā)明的第2實(shí)施方式的半導(dǎo)體存儲裝置中的存儲單元陣列的A-A’剖面圖和俯視圖。該俯視圖表示存儲單元陣列901的一部分的4 行2列的存儲單元陣列。以下，利用A-A’剖面圖的存儲單元A說明多個(gè)存儲單元的結(jié)構(gòu)。在該圖中，200是基板。在作為第1電容元件的鐵電體存儲器電容元件C中，201 是平板布線(上部電極)，202是鐵電體，203是下部電極，204是連接至傳輸門TG的擴(kuò)散區(qū)域205的下部電極接觸器。作為選擇元件的傳輸門TG由第1NM0S晶體管構(gòu)成，205和207是所述傳輸門TG的擴(kuò)散區(qū)域，206是柵極電極連接于字線WL。此外，208是位線接觸器，209是位線，擴(kuò)散區(qū)域 207與位線209由位線接觸器208連接。并且，平滑電容SC由第2NM0S晶體管構(gòu)成，由柵極電極212和擴(kuò)散區(qū)域213構(gòu)成 MOS晶體管電容。230和231是元件分離區(qū)域。在存儲單元陣列901的端部配置接觸器214， 從而將平滑電容SC的擴(kuò)散區(qū)域213連接于接地電位，由接觸器215將平滑電容SC的柵極電極212連接于電源電位。圖3表示存儲單元陣列的B-B’剖面圖和俯視圖。在該圖中，251和252是元件分離區(qū)域，253是連接于接地電位的布線。將擴(kuò)散區(qū)域213經(jīng)由接觸器214連接于接地電位。圖4表示存儲單元陣列C-C’剖面圖和俯視圖。在該圖中，261是元件分離區(qū)域， 263是連接于電源電位VDD的布線。將柵極電極212經(jīng)由接觸器215連接于布線沈3的電源電位VDD。這樣，橫跨存儲單元A和存儲單元B之間，配置連接于電源的共用的柵極電極212， 作為源極·漏極將擴(kuò)散區(qū)域213配置在列方向，由此能夠在鐵電體存儲器電容元件C的區(qū)域配置相對于實(shí)施方式1容量更大的平滑電容SC。實(shí)施方式3
圖5表示應(yīng)用了本發(fā)明的第1、2、4、6和7發(fā)明的第3實(shí)施方式的半導(dǎo)體存儲裝置中的存儲單元陣列的A-A’剖面圖和俯視圖。該俯視圖表示存儲單元陣列901的一部分的4 行2列的存儲單元陣列。以下，利用A-A’剖面圖的存儲單元A說明多個(gè)存儲單元的結(jié)構(gòu)。在該圖中，300是基板。在作為第1電容元件的鐵電體存儲器電容元件C中，301 是平板布線(上部電極)，302是鐵電體，303是下部電極，304是連接至傳輸門TG的擴(kuò)散區(qū)域305的下部電極接觸器。作為選擇元件的傳輸門TG由第1NM0S晶體管構(gòu)成，305和307是所述傳輸門TG的擴(kuò)散區(qū)域，306是傳輸門TG柵極電極連接于字線WL。此外，308是位線接觸器，309是位線， 擴(kuò)散區(qū)域307與位線309由位線接觸器308連接。并且，平滑電容SC由第2NM0S晶體管構(gòu)成，具有柵極電極312和擴(kuò)散區(qū)域313，構(gòu)成MOS晶體管電容。330和331是元件分離區(qū)域。在存儲單元陣列901的端部配置接觸器 314，從而將平滑電容SC的擴(kuò)散區(qū)域313連接于接地電位，由接觸器315將平滑電容SC的柵極電極312連接于電源電位。在圖5中，Cap_X3和Cap_Y3是鐵電體存儲器電容元件C的下部電極303的行方向尺寸和列方向尺寸。所述尺寸Cap_X3和Cap_Y3的乘積是鐵電體存儲器電容元件C的面積，設(shè)定得滿足存儲器特性。此時(shí)，通過設(shè)定Cap_X3 > Cap_Y3,由此能夠使存儲單元A和存儲單元B的下部電極接觸器304所連接的擴(kuò)散區(qū)域305的間隔更大。這樣，橫跨存儲單元A和存儲單元B之間，配置連接于電源的共用的柵極電極312， 作為源極·漏極將擴(kuò)散區(qū)域313配置在列方向，并且使鐵電體存儲器電容元件C的下部電極303的形狀為長方形，由此能夠在鐵電體存儲器電容元件C的區(qū)域配置相對于實(shí)施方式 2容量更大的平滑電容SC。實(shí)施方式4圖6表示應(yīng)用了本發(fā)明的第1、2、3、4、6、7發(fā)明的第4實(shí)施方式的半導(dǎo)體存儲裝置中的存儲單元陣列的A-A’剖面圖和俯視圖。該俯視圖表示存儲單元陣列901的一部分的 4行2列的存儲單元陣列440和偽存儲單元陣列420、421，是在存儲單元陣列周圍需要偽存儲單元陣列時(shí)應(yīng)用本發(fā)明的實(shí)施方式。以下，利用A-A’剖面圖的存儲單元A說明多個(gè)存儲單元的結(jié)構(gòu)。在該圖中，400是基板。在作為第1電容元件的鐵電體存儲器電容元件C中，401是平板布線(上部電極)， 402是鐵電體，403是下部電極，404是連接至傳輸門TG的擴(kuò)散區(qū)域405的下部電極接觸器。作為選擇元件的傳輸門TG由第1NM0S晶體管構(gòu)成，405和407是所述傳輸門TG的擴(kuò)散區(qū)域，406是柵極電極連接于字線WL。此外，408是位線接觸器，409是位線，所述擴(kuò)散區(qū)域407與位線409由位線接觸器408連接。此外，平滑電容SC具有柵極電極412和擴(kuò)散區(qū)域413，構(gòu)成MOS晶體管電容。此外，430和431是元件分離區(qū)域。再有，420和421是偽存儲單元陣列，422和423是偽位線其電位是接地電位。在一個(gè)偽存儲單元陣列420配置接觸器415，將平滑電容SC的擴(kuò)散區(qū)域413連接至偽位線422， 設(shè)定為接地電位。此外，在所述偽存儲單元陣列420的端部配置接觸器414，將平滑電容SC 的柵極電極412連接于驅(qū)動(dòng)字線WL的電源電位VDD。此外，該電源電位VDD也可以設(shè)定為在圖11所示的外圍電路區(qū)域902配置的外圍電路部(未圖示)內(nèi)搭載的內(nèi)部電極電路的電源電壓。這樣，橫跨存儲單元A和存儲單元B之間，配置連接于電源的共用的柵極電極412， 作為源極·漏極將擴(kuò)散區(qū)域413配置在列方向從而構(gòu)成平滑電容SC，利用偽存儲單元陣列 420的偽位線422連接所述平滑電容SC的擴(kuò)散區(qū)域413的電位。因此，在偽存儲單元陣列 420進(jìn)行平滑電容SC的擴(kuò)散區(qū)域413的連接，由此能夠削減配置平滑電容SC的擴(kuò)散區(qū)域 413的接觸器的空間，能夠進(jìn)一步削減存儲單元陣列901的面積。實(shí)施方式5圖7表示應(yīng)用了本發(fā)明的第1、2、3、4、6、7發(fā)明的第5實(shí)施方式的半導(dǎo)體存儲裝置中的存儲單元陣列的A-A’剖面圖和俯視圖。該俯視圖表示存儲單元陣列901的一部分的4 行2列的存儲單元陣列M0、和偽存儲單元陣列520、521，是在存儲單元陣列周圍需要偽存儲單元陣列時(shí)應(yīng)用本發(fā)明的實(shí)施方式。以下，利用A-A’剖面圖的存儲單元A說明多個(gè)存儲單元的結(jié)構(gòu)。在該圖中，500是基板。在作為第1電容元件的鐵電體存儲器電容元件C中，501是平板布線(上部電極)， 502是鐵電體，503是下部電極，504是連接至傳輸門TG的擴(kuò)散區(qū)域505的下部電極接觸器。作為選擇元件的傳輸門TG由第1NM0S晶體管構(gòu)成，505和507是所述傳輸門TG的擴(kuò)散區(qū)域，506是柵極電極連接于字線WL。此外，508是位線接觸器，509是位線，擴(kuò)散區(qū)域 507與位線509由位線接觸器508連接。此外，平滑電容SC由第2NM0S晶體管構(gòu)成，具有柵極電極(第1端子)512和擴(kuò)散區(qū)域(第2端子)513，構(gòu)成MOS晶體管電容。此外，530和531是元件分離區(qū)域。再有，520和521是偽存儲單元陣列，522是偽位線其電位是接地電位。523是偽位線其電位是電源電位。在偽存儲單元陣列520配置接觸器515，從而平滑電容SC的擴(kuò)散區(qū)域513經(jīng)偽位線522連接至接地電位。此外，在偽存儲單元陣列521配置接觸器514，平滑電容SC的柵極電極512經(jīng)由偽位線523連接于電源電位。這樣，橫跨存儲單元A和存儲單元B之間，配置連接于電源的共用的柵極電極512， 作為源極·漏極將擴(kuò)散區(qū)域513配置在列方向從而構(gòu)成平滑電容SC。并且，利用偽存儲單元陣列520的偽位線522，將平滑電容SC的擴(kuò)散區(qū)域513連接于接地電位，利用偽存儲單元521的偽位線523將平滑電容SC的柵極電極512連接于電源電位。在偽存儲單元陣列部進(jìn)行平滑電容SC的端子連接，由此能夠削減端子連接空間，較之于實(shí)施方式4能夠削減存儲單元陣列的面積。實(shí)施方式6圖8表示應(yīng)用了本發(fā)明的第1、4、5、6、7發(fā)明的第6實(shí)施方式的半導(dǎo)體存儲裝置中的存儲單元陣列的A-A’剖面圖和俯視圖。該俯視圖表示存儲單元陣列901的一部分的4 行2列的存儲單元陣列。以下，利用A-A’剖面圖的存儲單元A說明多個(gè)存儲單元的結(jié)構(gòu)。在該圖中，600是基板。在作為第1電容元件的鐵電體存儲器電容元件C中，601 是平板布線(上部電極)，602是鐵電體，603是下部電極，604是連接至傳輸門TG的擴(kuò)散區(qū)域605的下部電極接觸器。作為選擇元件的傳輸門TG由第1NM0S晶體管構(gòu)成，605和607是所述傳輸門TG的擴(kuò)散區(qū)域，606是柵極電極連接于字線WL。608是位線接觸器，609是位線，擴(kuò)散區(qū)域607與位線609由位線接觸器608連接。此外，平滑電容SC由第2NM0S晶體管構(gòu)成，具有柵極電極612和擴(kuò)散區(qū)域613，構(gòu)成MOS晶體管電容。并且，本實(shí)施方式的特征在于，該MOS晶體管電容的柵極氧化膜厚比所述傳輸門TG的柵極氧化膜厚更薄。例如，由于所述傳輸門TG需要在鐵電體存儲器電容元件C的下部電極603施加希望的寫入電壓，因此施加與電源電壓相同電平的寫入電壓的情況下，需要將傳輸門TG的柵極電壓設(shè)定在(電源電壓+MOS閾值電壓)以上。因此，傳輸門 TG的柵極氧化膜的耐壓需要在(電源電壓+閾值電壓)以上。然而，平滑電容SC只要具有針對目的電源的耐壓即可。因此，針對電源電壓構(gòu)成平滑電容SC的情況下，只要相對于通常的電源電壓能夠確保耐壓即可。這樣，能夠使平滑電容SC的柵極氧化膜壓比傳輸門TG 的柵極氧化膜壓薄，例如將傳輸門TG的柵極氧化膜厚t設(shè)定為t = 7nm，將平滑電容SC的柵極氧化膜厚設(shè)定為t = 3. 5nm的情況下，能夠確保約2倍的電容值。實(shí)施方式7圖9表示應(yīng)用了本發(fā)明的第1、4、6、7發(fā)明的第7實(shí)施方式的半導(dǎo)體存儲裝置中的存儲單元陣列的A-A’剖面圖和俯視圖，是位線配置得比鐵電體存儲器電容元件C更靠上方時(shí)的實(shí)施方式。所述俯視圖表示存儲單元陣列901的一部分的4行2列的存儲單元陣列。 以下，利用A-A’剖面圖的存儲單元A說明多個(gè)存儲單元的結(jié)構(gòu)。在該圖中，700是基板。在作為第1電容元件的鐵電體存儲器電容元件C中，701 是平板布線(上部電極)，702是鐵電體，703是下部電極，由上部電極701、鐵電體702和下部電極703形成鐵電體存儲器電容元件C。704是連接至傳輸門TG的擴(kuò)散區(qū)域705的下部電極接觸器。作為選擇元件的傳輸門TG由第1NM0S晶體管構(gòu)成，705和507是所述傳輸門TG的擴(kuò)散區(qū)域，706是柵極電極連接于字線WL。708是位線接觸器，709是位線，擴(kuò)散區(qū)域707與位線709由位線接觸器708連接。此外，平滑電容SC由第2NM0S晶體管構(gòu)成，具有柵極電極712和擴(kuò)散區(qū)域713，構(gòu)成MOS晶體管電容。730和731是元件分離區(qū)域。在存儲單元陣列901的端部配置接觸器 714，從而將平滑電容SC的擴(kuò)散區(qū)域713連接至接地電位，由接觸器715將平滑電容SC的柵極電極712連接至電源電位。這樣，即便在將位線709配置得比鐵電體存儲器電容元件C更靠上方的結(jié)構(gòu)中，也能橫跨存儲單元A和存儲單元B之間配置連接于電源的共用柵極電極712，作為源極 漏極將擴(kuò)散區(qū)域713配置在列方向，由此在鐵電體存儲器電容元件C的區(qū)域配置平滑電容SC。實(shí)施方式8圖10表示應(yīng)用了本發(fā)明的第1、4、6、7發(fā)明的第8實(shí)施方式的半導(dǎo)體存儲裝置中的存儲單元陣列的A-A’剖面圖和俯視圖，是位線配置得比鐵電體存儲器電容元件C更靠上方、鐵電體存儲器電容元件是平面型的情況下的實(shí)施方式。所述俯視圖表示存儲單元陣列 901的一部分的4行2列的存儲單元陣列。以下，利用A-A’剖面圖的存儲單元A說明多個(gè)存儲單元的結(jié)構(gòu)。在該圖中，800是基板。在作為第1電容元件的鐵電體存儲器電容元件C中，801 是平板布線(上部電極)，802是鐵電體，803是下部電極，由上部電極801、鐵電體802和下部電極803形成鐵電體存儲器電容元件C。840是平板布線(上部電極)接觸器，841是第1布線層。804是連接至傳輸門TG的擴(kuò)散區(qū)域805的接觸器。作為選擇元件的傳輸門TG由第1NM0S晶體管構(gòu)成，805和807是所述傳輸門TG的擴(kuò)散區(qū)域，806是柵極電極連接于字線WL。808是位線接觸器，809是位線，擴(kuò)散區(qū)域807與位線809由位線接觸器808連接。此外，平滑電容SC由第2NM0S晶體管構(gòu)成，具有柵極電極812和擴(kuò)散區(qū)域813，構(gòu)成MOS晶體管電容。830和831是元件分離區(qū)域。在存儲單元陣列901的端部配置接觸器 814，從而將平滑電容SC的擴(kuò)散區(qū)域813連接至接地電位，由接觸器815將平滑電容SC的柵極電極812連接至電源電位。這樣，在將位線809配置得比鐵電體存儲器電容元件C更靠上方的結(jié)構(gòu)中，即便在鐵電體存儲器電容元件C是平面型的結(jié)構(gòu)中，也能橫跨存儲單元A和存儲單元B之間，配置連接于電源的共用柵極電極812，作為源極·漏極將擴(kuò)散區(qū)域813配置在列方向，由此可在鐵電體存儲器電容元件C的區(qū)域配置平滑電容SC。如上述說明，本發(fā)明能夠?qū)⒁允闺娐返碾娫措妷悍€(wěn)定等為目的所需的平滑電容搭載于存儲器單元陣列，因此能夠削減芯片面積，例如作為采用鐵電體的半導(dǎo)體存儲器或 DRAM等半導(dǎo)體存儲裝置是有用的。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，其具備 多個(gè)位線，在列方向排列配置；多個(gè)字線，在行方向排列配置；和存儲單元陣列，配置在所述位線與所述字線的交叉點(diǎn)，具有在所述位線與平板布線之間串聯(lián)連接的選擇元件和第1電容元件，由將所述選擇元件的控制端子連接于所述字線的多個(gè)存儲單元構(gòu)成，在所述第1電容元件的下層，橫跨所述2個(gè)以上的所述存儲單元，具備第2電容元件。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中，連接于所述選擇元件的所述第1電容元件的電極的短邊長度與長邊長度不同。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體存儲裝置，其中，在所述存儲單元陣列的周圍具備不作為存儲單元使用的偽存儲單元陣列， 所述偽存儲單元陣列的位線與所述第2電容元件的端子連接。
4.根據(jù)權(quán)利要求1 3的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中， 所述選擇元件是第IMOS晶體管，所述第2電容元件是第2M0S晶體管。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲裝置，其中，所述第IMOS晶體管的柵極氧化膜厚與所述第2M0S晶體管的柵極氧化膜厚不同。
6.根據(jù)權(quán)利要求4或5所述的半導(dǎo)體存儲裝置，其中，所述第IMOS晶體管的源極和漏極的方向、與所述第2M0S晶體管的源極和漏極的方向不同。
7.根據(jù)權(quán)利要求4 6的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中， 所述第1和第2的MOS晶體管是NMOS晶體管。
8.根據(jù)權(quán)利要求4 7的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中， 所述第IMOS晶體管的所述控制端子是柵極電極。
9.根據(jù)權(quán)利要求1 8的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中，所述第2電容元件的第1端子的連接電位是電源電壓，所述第2電容元件的第2端子的連接電位是接地電位。
10.根據(jù)權(quán)利要求1 8的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中，所述第2電容元件的第1端子的連接電位是驅(qū)動(dòng)字線的電源電壓，所述第2電容元件的第2端子的連接電位是接地電位。
11.根據(jù)權(quán)利要求1 8的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中，所述第2電容元件的第1端子的連接電位是搭載于外圍電路部的內(nèi)部電源電路的電源電壓，所述第2電容元件的第2端子的連接電位是接地電位。
12.根據(jù)權(quán)利要求1 11的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中， 所述第1電容元件是鐵電體電容。
13.根據(jù)權(quán)利要求1 12的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中， 所述多個(gè)位線與所述第1電容元件相比配置在下方。
14.根據(jù)權(quán)利要求1 12的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中， 所述多個(gè)位線與所述第1電容元件相比配置在上方。
15.根據(jù)權(quán)利要求1 14的任意一項(xiàng)所述的半導(dǎo)體存儲裝置，其中，所述多個(gè)存儲單元包括第1存儲單元和第2存儲單元，所述第1存儲單元的選擇元件具有所述第1存儲單元中包含的第1電容元件所連接的第1擴(kuò)散區(qū)域、和連接于位線的第2擴(kuò)散區(qū)域，所述第2存儲單元的選擇元件具有所述第2存儲單元中包含的第1電容元件所連接的第3擴(kuò)散區(qū)域、和連接于位線的第4擴(kuò)散區(qū)域，所述第1存儲單元的選擇元件的柵極電極與所述第2存儲單元的選擇元件的柵極電極連接于不同的字線，在所述第1擴(kuò)散區(qū)域與所述第3擴(kuò)散區(qū)域之間，配置所述第2電容元件。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲裝置，在小型化和高集成化的要求逐漸提高的情況下，在存儲單元A、B的電容元件的下層，橫跨相鄰的2個(gè)存儲單元A、B形成以穩(wěn)定電源電壓等目的需要搭載的平滑電容。由此，能縮小大容量的平滑電容的占有面積實(shí)現(xiàn)高集成化，同時(shí)可搭載該大容量的平滑電容。
文檔編號H01L27/105GK102272918SQ20108000405
公開日2011年12月7日 申請日期2010年10月15日 優(yōu)先權(quán)日2009年11月9日
發(fā)明者中尾良昭, 巖成俊一, 村久木康夫 申請人:松下電器產(chǎn)業(yè)株式會(huì)社