專利名稱：貫穿襯底的通路的制作方法
技術領域：
本發(fā)明大體上涉及集成電路和插接器。更具體地，本發(fā)明涉及形成在集成電路中的貫穿晶片襯底的通路(via)和插接器。
背景技術：
插接器(interposer)是裸芯或集成電路(IC)，其用于其它裸芯、IC之間或者裸芯或IC與封裝襯底之間的界面走線。插接器可以包括布線、貫穿通路以及焊墊(pad)。此外， 插接器可以包括有源電子器件或電路。傳統(tǒng)的貫穿通路是完全貫穿半導體晶片或者裸芯延伸的通路，并且連接到晶片或者裸芯的前表面和后表面上的接觸。硅晶片或者裸芯內(nèi)的貫穿通路被稱為貫穿硅通路(TAV)。三維IC可以包括多個依次堆疊的減薄裸芯，并且裸芯間連接包括貫穿通路。三維 IC具有高密度和高性能，并且能夠節(jié)約成本。包括器件或者電路的傳感器及其它IC可接合到插接器上，插接器包括貫穿通路以連接到傳感器和有源IC中的節(jié)點。例如，節(jié)點可連接到封裝襯底或者其它器件和電路。傳統(tǒng)的貫穿通路包括通過從晶片的前表面蝕刻到晶片中形成的貫穿晶片或裸芯的孔。傳統(tǒng)的貫穿通路在于晶片的前表面上形成布線、器件或者電路之前形成，或者，作為選擇，傳統(tǒng)的貫穿通路在于晶片的前表面上形成布線、器件或者電路之后形成，并且包括貫穿布線、器件或者電路的孔。

發(fā)明內(nèi)容
本發(fā)明的原理提供例如在布線、器件或電路已經(jīng)制備在襯底的前表面上之后從晶片襯底的后側(cè)形成的貫穿襯底的通路，并且可選地，襯底已經(jīng)被減薄。本發(fā)明的一個方面例如為貫穿襯底延伸且圍繞貫穿襯底的通路但與其分離的隔離溝槽。溝槽將襯底的至少一部分分離成島部和主要部分。貫穿襯底的通路形成在島部中。島部通過溝槽與主要部分電性隔1 °例如，根據(jù)本發(fā)明的一個方面，提供一種用于在包括襯底的半導體晶片的一部分中形成通路的方法。該方法包括形成圍繞襯底的第一部分的溝槽，使得第一部分與襯底的第二部分分離；在第一部分中形成貫穿襯底的孔；以及在孔中形成第一金屬。溝槽貫穿襯底延伸。第一金屬從襯底的前表面延伸到襯底的后表面。通路包括孔和第一金屬。根據(jù)本發(fā)明的另一方面，提供一種通路結(jié)構。該通路結(jié)構形成在包括襯底的半導體晶片的一部分中。該通路結(jié)構包括襯底的第一部分、貫穿襯底且位于第一部分中的孔以及孔中的第一金屬。溝槽圍繞第一部分，使得第一部分與襯底的一部分分離。溝槽貫穿襯底延伸。第一金屬從襯底的前表面延伸到襯底的后表面。本發(fā)明的優(yōu)點例如為通路貫穿襯底延伸且連接到在通路正上方的晶片的一部分中預先形成的布線、器件或者電路，從而實現(xiàn)位于通路上方的布線、器件和電路。例如，允許半導體傳感器像素通過有源像素下方的通路進行后接觸。此外，本發(fā)明的優(yōu)點包括節(jié)約半導體面積，從而節(jié)約成本。根據(jù)以下結(jié)合附圖對本發(fā)明的示例性實施例的詳細說明，本發(fā)明的這些和其它特征、目的和優(yōu)點將變得更明顯。


圖1表示根據(jù)本發(fā)明實施例的包括襯底和前表面層的半導體晶片的截面；圖2表示根據(jù)本發(fā)明第一實施例的形成溝槽、島和孔之后的晶片的截面；圖3示出根據(jù)本發(fā)明第一實施例的形成內(nèi)襯(liner)和籽晶層之后的晶片的截圖4示出根據(jù)本發(fā)明第一實施例的通過電鍍式金屬鍍層在孔和溝槽內(nèi)形成金屬之后的晶片的截面；圖5示出根據(jù)本發(fā)明第一實施例的形成蝕刻后金屬鍍層之后的晶片的截面；圖6示出根據(jù)本發(fā)明第一實施例的電介質(zhì)已經(jīng)形成在溝槽和孔內(nèi)之后的晶片的截面；圖7表示根據(jù)本發(fā)明第一實施例的從襯底的后表面去除金屬鍍層和籽晶層之后的晶片的截面；圖8表示根據(jù)本發(fā)明第二實施例的形成溝槽和島之后的晶片的截面；圖9表示根據(jù)本發(fā)明第二實施例的電介質(zhì)已經(jīng)形成在溝槽中的晶片的截面；圖IOA表示根據(jù)本發(fā)明第二實施例的形成孔之后的晶片的截面；圖IOB表示根據(jù)可選第二實施例的形成孔之后的晶片的截面，在該可選第二實施例中通過蝕刻襯底的所有島部分形成孔；圖11表示根據(jù)本發(fā)明第二實施例的在孔中形成金屬之后的晶片的截面；圖12詳述根據(jù)本發(fā)明一般實施例的用于形成貫穿通路的一般方法的步驟；圖13詳述根據(jù)本發(fā)明第一實施例的用于形成貫穿通路的第一方法的步驟；圖14詳述根據(jù)本發(fā)明第二實施例的用于形成貫穿通路的第二方法的步驟；圖15示出根據(jù)本發(fā)明實施例的連接到前接觸并連接到后接觸的本發(fā)明的通路的截面，其中后接觸連接到焊墊；圖16是圖示根據(jù)本發(fā)明實施例的示例性封裝集成電路的截面圖。
具體實施例方式應該理解，術語通路在這里用于表示貫穿襯底的通路，也就是從襯底的前表面到襯底的后表面貫穿晶片的襯底延伸的通路。在硅襯底上鍍銅可通過包括沉積內(nèi)襯和籽晶層的金屬鑲嵌(damascene)電鍍工藝進行。內(nèi)襯用作第二銅鍍金屬與硅之間的擴散屏障(diffusionbarrier)。內(nèi)襯可以包括氮化鉭/鉭(TaN/Ta)雙層。籽晶層可包含銅。內(nèi)襯和籽晶層可通過物理氣相沉積(PVD) 來沉積。籽晶層用作電鍍的陰極?？蛇x地，少量的有機材料可添加到籽晶層，以提高鍍覆速率。添加有機材料允許不同速率的鍍覆、超填充、超保形(super-conformal)或者自下至上鍍覆。晶片包括襯底，并且可選地包括前表面層。襯底包括例如硅或者其它半導體晶片襯底。前表面層包括例如形成在襯底上的布線、器件以及電路?？蛇x地，前表面層可不包括布線、器件或者電路。布線、器件以及電路可全部位于前表面層中，或者部分位于前表面層中且部分位于襯底中。例如，場效應晶體管可具有位于襯底中的源極、漏極以及溝道區(qū)域和位于前表面層中的柵極、柵極絕緣體以及接觸。應該注意，布線、器件和電路全部位于襯底中也是可行的。前側(cè)溝槽有時形成在襯底中。前側(cè)溝槽從襯底的靠近前表面層的表面延伸而形成。前側(cè)溝槽可在形成前表面層之前形成?？蛇x地，前側(cè)溝槽可在形成前表面層之后形成， 通常包括貫穿前表面層的蝕刻。例如，前側(cè)溝槽可用于電隔離，諸如淺溝槽隔離(STI)，或者用于溝槽動態(tài)隨機存取存儲器(DRAM)單元。本發(fā)明特別關注至少部分填充有如二氧化硅的絕緣體并且鄰接根據(jù)本發(fā)明的方法形成的通路的前側(cè)溝槽。這樣的前側(cè)溝槽被視為延伸進入襯底的前表面層的延伸，從而稱為延伸溝槽。因此，延伸溝槽被視為前表面層的部分，而不是襯底的部分。在這種情況下， 襯底的前表面不是共平面的，而是位于一個以上的幾何平面上。襯底前表面的第一部分包括襯底的除去鄰接延伸溝槽的任何襯底表面之外的前表面。襯底前表面的第一部分位于第一平面內(nèi)。襯底前表面的第二部分是鄰接延伸溝槽底部的襯底表面。襯底前表面的第三部分是鄰接延伸溝槽側(cè)面的襯底表面。延伸溝槽可包括例如用于STI的溝槽。例如，襯底可包括或不包括除了第一半導體層之外的層。除了第一半導體層之外的層典型地是附著于第一半導體層后表面的層。例如，絕緣體上硅(SOI)晶片包括層疊在絕緣體層頂部的第一硅半導體層，其任選地層疊在第二硅層頂部。絕緣體包括例如二氧化硅或者藍寶石。對于包括除了第一半導體層之外的層的晶片，本發(fā)明某些實施例的襯底不包括除了第一半導體層之外的層。對于本發(fā)明的其它實施例，襯底不包括除了第一半導體層之外的一層或更多層。襯底可以是導電的，也可以是不導電的，或者可以包括或不包括導電的部分。在半導體襯底上形成布線、器件以及電路的方法是集成電路及其制造領域中已知的。本發(fā)明的一個方面例如為在晶片已經(jīng)被處理并且可選地減薄之后從晶片的后側(cè)形成貫穿襯底的通路(通路孔)。在晶片的襯底部分的前表面之上，該處理已經(jīng)形成例如在前表面層上的布線、器件和/或電路。形成的器件例如是晶體管、電阻器、電容器、電感器以及傳感器。傳感器的示例包括用于照相機的光學傳感器。因為通路是導電體，所以其應該被隔離免于與插接器、IC或者晶片內(nèi)的其它導電體或節(jié)點的無意連接，同時提供有意連接節(jié)點之間的良好低阻電連接，上述有意連接節(jié)點例如為晶片前部上或者前部之內(nèi)的有意連接節(jié)點和晶片后部上的有意連接節(jié)點。因此，通路應該至少與晶片的襯底的通路所在的部分隔離。本發(fā)明的一個方面是隔離溝槽，其貫穿襯底延伸，并且其圍繞通路，但與通路分離。該溝槽將晶片或者晶片的一部分分成島部和主要部分。通路形成在島部中。島部通過溝槽與主要部分電隔離。圖1表示根據(jù)本發(fā)明實施例的半導體晶片100的截面。晶片100包括襯底101和形成在襯底前側(cè)的前表面層102。在簡單實施例中，前表面層包括圍繞前接觸150的絕緣體。在另一實施例中，前表面層除了包括前接觸150之外，還包括其間插入絕緣體的一級或更多級金屬。布線、電源和接地面、電源和接地總線以及/或者接觸墊可形成在金屬級 (metal level)中。更復雜的實施例額外地包括諸如電阻器、電容器以及電感器的無源電子部件，和/或諸如晶體管和二極管的有源電子部件。在任一情況下，前表面層102包括前接觸150，前接觸150的底部靠近襯底101。圖 1所示的實施例具有貫穿前表面層102延伸的前接觸150。在不同的實施例中，前接觸150 不貫穿前表面層102而延伸到前表面層102的上表面。在任一實施例中，前接觸50可選地連接到前表面層102中的節(jié)點(未示出)，例如電源或接地節(jié)點、信號節(jié)點，或者包括無源和/或有源電子部件的電路的節(jié)點。在某些實施例中，前接觸150連接到前表面層102頂表面上的焊墊(未示出)。另一個實施例可包括多個前接觸150。晶片100可以是標準厚度的晶片或者減薄晶片。對于減薄晶片，典型地，在形成前表面層102之后，通過晶片后表面的機械磨蝕來減薄晶片。例如，減薄晶片可以是IOOym 這樣薄，甚或是IOym這樣薄。減薄的晶片例如有益于提供用于三維IC的減薄裸芯。減薄裸芯使得三維IC的高度更低。減薄裸芯可包括貫穿襯底的通路，用于裸芯之間的互連。相比于更厚裸芯中的貫穿襯底的通路，減薄裸芯具有更短的貫穿襯底的通路。因此，相比于更厚裸芯中的貫穿襯底的通路，與減薄裸芯的貫穿襯底的通路有關的寄生電容更小。從而，減薄裸芯能夠提供比更厚裸芯更快的電路運行。圖2至圖7表示根據(jù)本發(fā)明第一實施例的形成通路的物理結(jié)構和工藝。本發(fā)明第一實施例的特征是其可僅利用一個掩模和僅進行一次反應離子蝕刻來形成。圖8至圖11 表示根據(jù)本發(fā)明第二實施例的形成通路的物理結(jié)構和工藝。圖12詳述根據(jù)本發(fā)明一般實施例的形成通路的一般方法1200的步驟。圖13詳述根據(jù)本發(fā)明第一實施例的形成通路的第一方法1300的步驟。圖14詳述根據(jù)本發(fā)明第二實施例的形成通路的第二方法1400的步驟。第一和第二實施例都始于圖1所示的晶片100。在形成包括任何布線、器件以及電路的前表面層之后形成通路。通路連接到前表面層中的前接觸。一般方法1200、第一方法1300以及第二方法1400包括獲得晶片100的第一步驟 1210，晶片100包括襯底101和前表面層102，前表面層102包括前接觸150。第一步驟1210 發(fā)生在一般方法1200、第一方法1300以及第二方法1400中的任何其它步驟之前。在可選實施例中，第一步驟1210的備選是獲得包括第一襯底的第一晶片。第一晶片附著于外部的最上層。最上層(topside)不是第一晶片的必備部分，而是附著于第一晶片的層，例如接合到第一晶片的包括絕緣體、二氧化硅、硅或其它半導體的第二襯底。最上層可以包括例如第二襯底，在第二襯底上附著整個第一晶片或者第一晶片的一部分或更多部分，諸如來自第一晶片的芯片。此外，一個或更多附加晶片的一部分或更多部分可選擇地附著于第二襯底。最上層可以包括例如與附著的晶片或者芯片連接的布線，諸如與根據(jù)本發(fā)明的方法形成的通路連接的布線。最上層可以永久地附著于第一襯底，例如，當最上層用作封裝襯底時。作為選擇，最上層可以臨時地附著于第一襯底，例如，在晶片或者芯片處理期間最上層用作臨時固定物(fixture)時。在一般方法1200、第一方法1300和第二方法 1400的以下說明中，對于可選實施例，提及的前表面層102應該被視為適用于最上層。一般方法1200、第一方法1300和第二方法1400的第二步驟1220是，通過形成完全圍繞島并且將島與襯底101的其余部分(主要部分)分離的溝槽，在襯底101內(nèi)形成島 (島部)。溝槽從襯底101的后表面到襯底101的前表面貫穿襯底101延伸，但是沒有貫穿前表面層102。然而，應該注意，在某些情況下溝槽可在前表面層102內(nèi)但不完全貫穿前表面層102適當?shù)匮由?。例如，溝槽通過反應離子蝕刻、深反應離子蝕刻或者濕蝕刻來形成。 蝕刻是從襯底101的后側(cè)進行。應該注意，在某些實施例中，鄰接溝槽的襯底101的前表面是延伸溝槽的底部。在一個實施例中，前表面層102包括電絕緣材料，該電絕緣材料例如通過使電絕緣材料的第一蝕刻速率低于襯底101的第二蝕刻速率而適于至少部分地控制溝槽的深度。 在本實施例中，如果溝槽的底部鄰接在底部具有電絕緣材料的延伸溝槽的底部，則延伸溝槽內(nèi)的電絕緣材料適于至少部分地控制溝槽的深度。在特定實施例中，襯底101或者襯底101的一部分為導電的，并且溝槽至少部分地形成在襯底101的導電部分中。在這種情況下，溝槽的一個用途是在襯底101的島部與主要部分之間形成電絕緣屏障，從而使島部和襯底101的主要部分電性隔離。在第一方法1300的第三步驟1330中，在形成溝槽的同時在島內(nèi)形成孔。例如，通過與用于形成溝槽相同的反應離子蝕刻、深反應離子蝕刻或者濕蝕刻形成孔。蝕刻是從襯底101的后側(cè)開始進行。對于第一實施例，圖2表示根據(jù)本發(fā)明第一實施例的形成第一溝槽220、第一島 202以及第一孔240之后的晶片200的截面。在圖2至圖7所示的第一實施例中，第一溝槽 220為環(huán)形，并且第一孔240具有柱狀形狀。因此，第一島202為具有一定厚度的圓柱壁的形狀。襯底的其余部分(襯底201的第一主要部分)位于第一溝槽220的外側(cè)。因為在第一方法1300中第一孔240是在形成第一溝槽220的同時形成，所以可采用單個掩模來蝕刻第一孔240和第一溝槽220。此外，僅需要一次反應離子蝕刻。對于第二實施例，圖8表示根據(jù)本發(fā)明第二實施例的形成第二溝槽820和第二島 802之后晶片800的截面。在圖8至圖11所示的第二實施例中，第二溝槽820具有環(huán)形形狀。在這一點，第二島802具有實心柱狀形狀。襯底的其余部分(襯底801的第二主要部分)位于第二溝槽820的外側(cè)。第二方法1400的第三步驟1430包括在第二溝槽820內(nèi)形成電介質(zhì)。圖9示出根據(jù)本發(fā)明第二實施例在第二溝槽820中已經(jīng)形成電介質(zhì)之后的晶片900的截面。在所示的實施例中，電介質(zhì)包括兩個電介質(zhì)部分，第一電介質(zhì)層921和第二電介質(zhì)922。第一電介質(zhì)層921包括例如低溫氧化物(例如，二氧化硅)。低溫氧化物典型地通過800攝氏度或更低溫度的沉積形成。第二電介質(zhì)922包括例如二氧化硅、氧化物、聚酰亞胺、底層填料 (underfill)、抗蝕劑、有機絕緣體、低溫共燒陶瓷漿(low temperature co-fired ceramic paste)或者局部空隙。在另一個實施例中，單一電介質(zhì)填充第二溝槽820。在任一情況下， 第二島802通過第二溝槽820與襯底801的第二主要部分電性隔離，第二溝槽820使第二島802與襯底801的第二主要部分絕緣。一般方法1200的第三步驟1230和第二方法1400的第四步驟1440包括在島部中形成孔。對于第二方法1400，圖IOA表示根據(jù)本發(fā)明第二實施例的形成第二孔1040之后的晶片1000的截面。第二孔1040具有柱狀形狀。如果第二孔1040直徑不是太大，則第二島802為一定厚度的圓柱壁的形狀。第二孔1040例如通過在形成并填充第二溝槽820之后的蝕刻步驟形成。蝕刻步驟包括例如反應離子蝕刻、深反應離子蝕刻或者濕蝕刻。第二孔1040可以通過蝕刻第二島802的全部而使得沒有第二島802剩余而形成。
8圖IOB表示根據(jù)可選第二實施例形成第二孔1040之后的晶片1001的截面，其中第二孔 1040是通過蝕刻第二島802的全部而形成。在第二實施例中，第二孔1040的壁可以是溝槽 820中形成的電介質(zhì)，例如第二方法1400的第三步驟1430中形成的第一電介質(zhì)層921?？蛇x第二實施例包括在先前暴露于溝槽中的第二島802的側(cè)壁上形成電介質(zhì)，其中在形成電介質(zhì)之后形成的孔鄰接電介質(zhì)。蝕刻第二島802的全部的示例蝕刻為濕蝕刻或者使用六氟化氙(XeF6)的蝕刻。一般方法1200的第四步驟1M0、第一方法1300的第四步驟1340以及第二方法 1400的第五步驟1450包括在孔中形成金屬。在第一方法1300中，第一金屬形成在第一孔 MO中。第一金屬包括第一金屬鍍層。在第二方法1400中，第二金屬形成在第二孔1040 中。第二金屬包括第二金屬鍍層。對于第二方法，圖11表示根據(jù)本發(fā)明第二實施例的在第二孔1040中形成第二金屬之后的晶片1100的截面。第二金屬包括通過電鍍形成的第二金屬鍍層1141。第二孔 1040中第二金屬的形成包括電鍍和在電鍍之前在第二孔1040的壁上形成內(nèi)襯1042和籽晶層1043。如果第二孔1040通過蝕刻第二島802的全部而形成，則內(nèi)襯1042和籽晶層1043 沉積在溝槽820內(nèi)形成的電介質(zhì)上。第二金屬鍍層1141包括例如通過銅鑲嵌電鍍工藝鍍覆的銅。內(nèi)襯1042用作第二金屬鍍層1141(例如銅鍍層)與下層半導體(例如硅)之間的擴散屏障。籽晶層1043包括例如銅籽晶。籽晶層1043用作電鍍的陰極?？蛇x地，少量有機材料可添加到籽晶層1043中，以提高鍍覆速率。添加有機材料允許不同速率的鍍覆、 超填充、超保形或者自下至上的鍍覆。第一方法1300的第四步驟1340還包括在第一溝槽220中形成第一金屬，且示出于圖3和圖4中。對于第一方法1300的第四步驟1340，第一溝槽220中的第一金屬是在例如通過如上所述的金屬鑲嵌電鍍工藝在第一孔MO中形成第一金屬的同時且以相同方式形成的。第一孔240和第一溝槽220中第一金屬的形成包括第一金屬鍍層404的電鍍和電鍍之前至少在第一孔240和第一溝槽220的壁上形成內(nèi)襯和籽晶層303。圖3示出根據(jù)本發(fā)明第一實施例的在形成內(nèi)襯和籽晶層303之后的晶片300的截面(為了簡化，內(nèi)襯和籽晶層被表示為圖3中以標號303標識的雙層)。內(nèi)襯和籽晶層303也在襯底201的第一主要部分的至少一部分和第一島202的至少一部分上形成在晶片的后表面上，如圖3所示。 圖4示出根據(jù)本發(fā)明第一實施例的至少在第一孔240和第一溝槽220中通過電鍍第一金屬鍍層404形成第一金屬之后的晶片400的截面。第一金屬鍍層404包括例如通過電鍍形成的金屬鍍層。例如，第一金屬鍍層404包括銅。第一金屬鍍層404也形成在內(nèi)襯和籽晶層 303的頂部、晶片的后表面上襯底201的第一主要部分的至少一部分和第一島202的至少一部分上，如圖4所示。第一金屬鍍層404形成在襯底201的第一主要部分的至少一部分和第一島202的至少一部分的后表面上是在與第一金屬鍍層404形成在第一孔240和第一溝槽220中相同的時間且以相同的方式形成的。第一方法1300的第五步驟1350是蝕刻第一金屬鍍層404。圖5示出根據(jù)本發(fā)明第一實施例的蝕刻第一金屬鍍層404之后的晶片500的截面。通過示例的方式，第一金屬鍍層404通過包括第一電蝕刻(electro-etch)、反應離子蝕刻和第二電蝕刻的三個蝕刻工藝而被蝕刻。第一電蝕刻去除第一溝槽220的底表面上的第一金屬鍍層404，即，溝槽的平行且最接近于前表面層102的內(nèi)表面。反應離子蝕刻去除內(nèi)襯和籽晶層的位于溝槽底表面上的部分，電性隔離至少留在第一孔MO中的第一金屬鍍層的第一剩余部分541與第一金屬鍍層的形成在溝槽外側(cè)內(nèi)壁上的部分。第二電蝕刻去除第一金屬鍍層的位于溝槽外側(cè)內(nèi)壁上的部分。蝕刻的重要性在于蝕刻使第一金屬鍍層的第一剩余部分541與第一金屬鍍層的第二剩余部分M2電性隔離，其中第一金屬鍍層的第二剩余部分542位于襯底201的第一主要部分的底表面上，第一金屬鍍層的第一剩余部分541位于第一島202的后表面上的第一孔MO的外部。更重要地，蝕刻電性隔離第一金屬鍍層的第一剩余部分541與襯底 201的第一主要部分。在蝕刻內(nèi)襯和籽晶層303之后，第一內(nèi)襯和籽晶層剩余部分531和第二內(nèi)襯和籽晶層剩余部分532被保留?！N可選方案是在蝕刻第一金屬鍍層404之前，至少在第一金屬鍍層的位于第一孔240中的部分之上形成保護電介質(zhì)層(未示出)。例如，保護電介質(zhì)層沉積在全部暴露的第一金屬鍍層404之上。例如，通過化學機械拋光去除第一金屬鍍層上的位于第一孔MO 外部的保護電介質(zhì)層，僅留下第一金屬鍍層上的第一孔MO內(nèi)的保護電介質(zhì)層。保護電介質(zhì)層的剩余部分保護孔中的金屬鍍層免受蝕刻。一般方法1200的第五步驟1250和第一方法1300的第六步驟1360包括在溝槽中的金屬上形成電介質(zhì)。第一方法1300的第六步驟1360還包括在第一孔240中的金屬上形成電介質(zhì)。對于第一方法1300，圖6示出根據(jù)本發(fā)明第一實施例的在第一溝槽220和第一孔240中已經(jīng)形成電介質(zhì)之后的晶片600的截面。電介質(zhì)包括例如二氧化硅、氧化物、聚酰亞胺、底層填料、抗蝕劑、低溫共燒陶瓷漿、有機絕緣體或者空隙。電介質(zhì)可額外地例如在如圖6所示襯底201的第一主要部分的后表面上和/或第一島202的后表面上形成在第一孔 240和第一溝槽220的外部。第一島202通過第一溝槽220與襯底201的第一主要部分電性隔離，第一溝槽220使第一島202與襯底201的第一主要部分絕緣?？蛇x地，對于第二實施例，至少部分被第二金屬鍍層1141圍繞的空隙1150可以至少部分填充電介質(zhì)。以電介質(zhì)至少部分填充之前的空隙1150在圖11中示出。第一方法1300的第七步驟1370包括從襯底的后表面去除金屬鍍層以及內(nèi)襯和籽晶層，即，去除位于襯底后表面上的第一內(nèi)襯和籽晶層剩余部分531、第二內(nèi)襯和籽晶層剩余部分532、位于襯底后表面下方的第一金屬鍍層的第一剩余部分Ml以及第一金屬鍍層的第二剩余部分M2，以及襯底后表面下方的任何殘余氧化物。金屬鍍層以及內(nèi)襯和籽晶層通過例如化學機械拋光從襯底的后表面去除。圖7表示根據(jù)本發(fā)明第一實施例的從襯底的后表面去除金屬鍍層以及內(nèi)襯和籽晶層之后晶片700的截面。圖15示出根據(jù)本發(fā)明實施例的包括與前接觸150和耦接到焊墊1560的后接觸 1550接觸的本發(fā)明的通路1580的晶片1500的截面。一般方法1200、第一方法1300以及第二方法1400的最后步驟1260包括在晶片的后表面上形成絕緣層1503、在絕緣層1503中形成后接觸1550以及在絕緣層1503之上或之內(nèi)形成焊墊1560。焊墊1560包含金屬，為導電的且連接至后接觸1550，后接觸1550連接到通路1580的金屬部分1570。焊墊1560用作通過通路1580連接的晶片后側(cè)電接觸，通路1580也連接到前接觸150。應該注意，在完成電鍍之后，內(nèi)襯和籽晶層為導電的。因此，金屬鍍層與接觸孔之間的內(nèi)襯和籽晶層不會阻礙金屬鍍層與接觸孔之間的導電。盡管第一實施例和第二實施例包括位于襯底中且包含通路的柱孔，但是本發(fā)明不限于此，而是可包括諸如正方形、矩形或者橢圓形的各種形狀的孔。盡管第一和第二實施例包括襯底的圓柱壁形狀的島部，但本發(fā)明不限于此，而是可包括各種形狀的島部。盡管第一和第二實施例包括環(huán)形溝槽，但是本發(fā)明不限于此，而是可包括各種形狀的溝槽。應該理解，因為裸芯是從晶片劃片而成，所以包括根據(jù)本發(fā)明實施例的一個或更多通路的裸芯應視為本發(fā)明的一部分。本發(fā)明的至少一部分技術，例如圖3至圖15所示的技術，可實施于一個或更多集成電路。在形成集成電路時，裸芯典型地以重復的圖案制備在半導體晶片的表面上。獨立的裸芯是從晶片切割或劃片而成的，然后作為集成電路封裝。本領域的技術人員可知如何將晶片劃片并將裸芯封裝以生產(chǎn)集成電路。這樣制造的集成電路應視為本發(fā)明的一部分。圖16為示出根據(jù)本發(fā)明實施例的示例性封裝集成電路1600的截面圖。封裝集成電路1600包括引線框1602、附著于引線框的裸芯1604以及可塑性封裝模(encapsulation mold) 1608。盡管圖16僅示出一種類型的集成電路封裝，但本發(fā)明不限于此；本發(fā)明可包括以任何封裝類型裝入的集成電路裸芯。裸芯1604包括在此說明的器件，并且可包括其它結(jié)構或電路。例如，裸芯1604包括根據(jù)本發(fā)明實施例的至少一個通路。根據(jù)本發(fā)明的集成電路可應用于設備、硬件和/或電子系統(tǒng)。實施本發(fā)明的適當硬件和系統(tǒng)可包括但不限于個人計算機、通信網(wǎng)絡、電子商務系統(tǒng)、便攜通信裝置(例如移動電話)、固態(tài)介質(zhì)存儲裝置、功能電路等。并入這樣的集成電路的系統(tǒng)和硬件被視為本發(fā)明的部分。在知曉了這里提供的本發(fā)明的教導的情況下，本領域的技術人員能夠預期本發(fā)明技術的其它實施和應用。盡管這里參照

了本發(fā)明的示例性實施例，但是應該理解，本發(fā)明不限于這些明確的實施例，并且在不脫離權利要求的范圍的情況下本領域的技術人員可進行各種其它改變和修改。
權利要求
1.一種在包括襯底的半導體晶片的一部分中形成通路的方法，該方法包括以下步驟 形成圍繞所述襯底的第一部分的溝槽，使得所述第一部分與所述襯底的第二部分分離，其中所述溝槽貫穿所述襯底延伸；在所述第一部分中形成貫穿所述襯底的孔；以及在所述孔中形成第一金屬，其中所述第一金屬從所述襯底的前表面延伸到所述襯底的后表面，并且其中所述通路包括所述孔和所述第一金屬。
2.根據(jù)權利要求1所述的方法，還包括以下步驟形成所述溝槽中的第一電介質(zhì)以及所述孔中的第二電介質(zhì)至少之一，其中所述第一電介質(zhì)包括第一層和第二層中的至少之一，其中所述第一層包括低溫氧化物，并且其中所述第二層和所述第二電介質(zhì)中的至少之一包括二氧化硅、氧化物、聚酰亞胺、底層填料、抗蝕劑、有機絕緣體、低溫共燒陶瓷漿以及空隙中的至少之一。
3.根據(jù)權利要求1所述的方法，還包括以下步驟在所述半導體晶片的所述部分的后表面上形成絕緣層；以及形成所述絕緣層中的后接觸以及所述絕緣層之上的焊墊中的至少之一，其中所述后接觸和所述焊墊中的至少之一連接到所述通路。
4.根據(jù)權利要求1所述的方法，還包括以下步驟在所述溝槽中形成第二金屬，其中所述第一金屬的形成和所述第二金屬的形成包括 至少在所述孔和所述溝槽中形成金屬鍍層；蝕刻所述金屬鍍層，其中在所述蝕刻之后，所述金屬鍍層從所述溝槽的外側(cè)內(nèi)壁到所述溝槽的內(nèi)側(cè)內(nèi)壁不連續(xù)；以及去除所述襯底的后表面上形成的任意所述金屬鍍層。
5.根據(jù)權利要求4所述的方法，還包括以下步驟在蝕刻所述金屬鍍層之前，在所述金屬鍍層的在所述孔中的至少一部分上形成電介質(zhì)層。
6.根據(jù)權利要求4所述的方法，其中形成所述金屬鍍層包括至少在所述孔和所述溝槽中形成內(nèi)襯；至少在所述孔和所述溝槽中形成籽晶層；以及電鍍，其中所述金屬鍍層的蝕刻包括蝕刻所述籽晶層以及蝕刻所述內(nèi)襯，其中在蝕刻所述金屬鍍層之后所述籽晶層和所述內(nèi)襯從所述溝槽的外側(cè)內(nèi)壁到所述溝槽的內(nèi)側(cè)內(nèi)壁不連續(xù)，并且其中去除所述襯底的后表面上形成的任意所述金屬鍍層包括去除所述襯底的后表面上形成的任意所述籽晶層和所述內(nèi)襯。
7.根據(jù)權利要求4所述的方法，所述金屬鍍層的蝕刻包括第一電蝕刻操作，去除所述金屬鍍層的與所述溝槽的底表面的至少一部分鄰近的至少一部分；反應離子蝕刻操作，去除所述籽晶層的與所述溝槽的底表面的至少一部分鄰近的至少一部分，并且電性隔離所述第一金屬與第二金屬的形成在所述溝槽的外側(cè)內(nèi)壁上的部分； 以及第二電蝕刻操作，去除所述第二金屬的形成在所述溝槽的外側(cè)內(nèi)壁上的至少一部分。
8.根據(jù)權利要求1所述的方法，還包括在所述溝槽中暴露的所述襯底的第一部分的側(cè)壁上形成電介質(zhì)，其中在形成所述電介質(zhì)之后形成的所述孔鄰接所述電介質(zhì)。
9.根據(jù)權利要求1所述的方法，其中所述半導體晶片的所述部分還包括形成在所述襯底的前表面上的前表面層，其中所述溝槽的形成、所述孔的形成以及所述第一金屬的形成是在已經(jīng)形成所述前表面層之后進行的，并且其中所述孔的形成和所述溝槽的形成包括通過所述襯底的后表面蝕刻到所述襯底中。
10.根據(jù)權利要求9所述的方法，其中所述前表面層包括前接觸，并且其中所述通路連接到所述前接觸。
11.根據(jù)權利要求1所述的方法，其中所述半導體晶片的所述部分包括減薄半導體晶片的一部分，并且其中所述溝槽的形成、所述孔的形成以及所述第一金屬的形成是在所述半導體晶片的所述部分已經(jīng)減薄之后進行的。
12.根據(jù)權利要求1所述的方法，其中所述第一金屬的形成包括在于所述溝槽中形成第一電介質(zhì)之后在所述孔的壁上電鍍金屬。
13.根據(jù)權利要求1所述的方法，其中所述孔和所述溝槽的至少之一的形成包括反應離子蝕刻、深反應離子蝕刻以及濕蝕刻中的至少一種。
14.根據(jù)權利要求1所述的方法，其中所述第一部分與所述第二部分電性隔離。
15.根據(jù)權利要求14所述的方法，其中所述溝槽貫穿所述襯底的導電部分延伸，并且其中存在以下至少一種情況i)所述溝槽停止在電絕緣層上，以及ii)所述溝槽停止在所述電絕緣層中。
16.根據(jù)權利要求15所述的方法，其中i)前表面層和ii)所述前表面層的溝槽延伸的至少之一包括所述電絕緣層，并且其中所述電絕緣層適合至少部分地控制所述溝槽的蝕刻深度。
17.根據(jù)權利要求1所述的方法，包括最多利用一次掩模操作。
18.根據(jù)權利要求1所述的方法，其中存在以下至少一種情況i)所述第一金屬的形成包括電鍍，以及ii)所述第一金屬包括銅。
19.根據(jù)權利要求1所述的方法，其中所述溝槽包括環(huán)，并且其中所述孔包括柱體。
20.一種通路結(jié)構，形成在包括襯底的半導體晶片的一部分中，所述通路結(jié)構包括 第一部分，其中溝槽圍繞所述第一部分，使得所述第一部分與所述襯底的一部分分離，其中所述溝槽貫穿所述襯底延伸；貫穿所述襯底且位于所述第一部分中的孔；以及所述孔中的第一金屬，其中所述第一金屬從所述襯底的前表面延伸到所述襯底的后表
21.根據(jù)權利要求20所述的通路結(jié)構，還包括所述溝槽中的第一電介質(zhì)和所述孔中的第二電介質(zhì)中的至少之一。
22.根據(jù)權利要求20所述的通路結(jié)構，還包括 所述半導體晶片的所述部分的后表面上的絕緣層；以及所述絕緣層中的后接觸和所述絕緣層上的焊墊中的至少之一，其中所述后接觸和所述焊墊中的至少之一連接到所述第一金屬。
23.根據(jù)權利要求20所述的通路結(jié)構，其中所述半導體晶片的所述部分還包括形成在所述襯底的前表面上的前表面層，其中所述溝槽的形成、所述孔的形成以及所述第一金屬的形成是在所述前表面層已經(jīng)形成之后進行的，并且其中所述孔的形成和所述溝槽的形成包括通過所述襯底的后表面蝕刻到所述襯底中。
全文摘要
提供用于形成貫穿通路的方法和設備，例如，提供一種在包括襯底的半導體晶片的一部分中形成通路的方法。該方法包括形成圍繞襯底的第一部分的溝槽，使得第一部分與襯底的第二部分分離；在第一部分中形成貫穿襯底的孔；以及在孔中形成第一金屬。溝槽貫穿襯底延伸。第一金屬從襯底的前表面延伸到襯底的后表面。通路(240)包括孔和第一金屬。
文檔編號H01L23/48GK102301465SQ201080005862
公開日2011年12月28日 申請日期2010年4月29日 優(yōu)先權日2009年4月29日
發(fā)明者B.韋伯, C.V.賈尼斯, J.M.科特 申請人:國際商業(yè)機器公司