專利名稱：用于使用與導(dǎo)電通孔的無掩模背側(cè)對準(zhǔn)制作半導(dǎo)體組件的方法
用于使用與導(dǎo)電通孔的無掩模背側(cè)對準(zhǔn)制作半導(dǎo)體組件的
方法
背景技術(shù)：
半導(dǎo)體組件(例如芯片尺寸封裝)被制作得比先前幾代組件更薄及更小。同時， 對半導(dǎo)體組件的電及封裝要求變得更加嚴(yán)格。在半導(dǎo)體組件的制作期間的一個挑戰(zhàn)是半導(dǎo)體襯底的背側(cè)上的元件與電路側(cè)上的元件的對準(zhǔn)。舉例來說，導(dǎo)電通孔將電路側(cè)元件(例如電路側(cè)導(dǎo)體及接合墊)與背側(cè)元件(例如背側(cè)導(dǎo)體及端子觸點)互連。導(dǎo)電通孔正在變小，因此用于將導(dǎo)電通孔與背側(cè)元件對準(zhǔn)的常規(guī)制作工藝變得更困難。圖IA到圖IE圖解說明其中半導(dǎo)體襯底中的導(dǎo)電通孔與所述襯底上的背側(cè)特征的對準(zhǔn)成問題的半導(dǎo)體制作工藝。如圖IA中所示，半導(dǎo)體晶片10包括多個半導(dǎo)體襯底12，例如半導(dǎo)體晶粒。半導(dǎo)體晶片10以及半導(dǎo)體襯底12中的每一者包括電路側(cè)16及背側(cè)18。 另外，每一半導(dǎo)體襯底12包括從其電路側(cè)16延伸到背側(cè)18的多個導(dǎo)電通孔14。每一導(dǎo)電通孔14包含在半導(dǎo)體襯底12中的貫穿通孔20，貫穿通孔20加襯有通孔絕緣體22且填充有導(dǎo)電金屬。如圖IA中還展示，每一半導(dǎo)體襯底12還包括在電路側(cè)16上與導(dǎo)電通孔14電連通的多個再分布導(dǎo)體24。再分布導(dǎo)體M通過內(nèi)部電介質(zhì)層沈與半導(dǎo)體襯底12絕緣，且由外部電介質(zhì)層觀覆蓋。使用載體粘合劑32將晶片10附接到晶片載體30，所述載體粘合劑準(zhǔn)許執(zhí)行背側(cè)制作工藝(例如背側(cè)薄化及平面化)。這些工藝對襯底12進行平面化，且在導(dǎo)電通孔14的末端上形成經(jīng)平面化接觸器42 (圖1A)。晶片載體30還允許執(zhí)行其它工藝，例如背側(cè)元件(例如，端子觸點)的形成。在本情況下，正執(zhí)行光圖案化工藝以形成與導(dǎo)電通孔14電連通的背側(cè)導(dǎo)體34。如圖IB中所示，通過在晶片10的背側(cè)18上沉積抗蝕劑層36來起始光圖案化工藝?？墒褂美缧D(zhuǎn)涂覆等常規(guī)工藝來沉積抗蝕劑層36。接下來，如圖IC中所示，抗蝕劑層36可經(jīng)曝光及顯影以在晶片10的背側(cè)18上形成光掩模38。光掩模38包括多個開口 40，所述多個開口應(yīng)與導(dǎo)電通孔14上的經(jīng)暴露接觸器42對準(zhǔn)?？墒褂镁?0的電路側(cè)16 及背側(cè)18上的對準(zhǔn)標(biāo)記來實現(xiàn)對準(zhǔn)。然而，歸因子導(dǎo)電通孔14的大小及開口 40的大小以及常規(guī)曝光設(shè)備的限制，可能難以實現(xiàn)對準(zhǔn)。如圖2A中所示，為了促進對準(zhǔn)，可使得導(dǎo)電通孔14大于光掩模38中的開口 40 (由圖2A中的虛線表示)。舉例來說，導(dǎo)電通孔14可具有約18 μ m的內(nèi)側(cè)直徑(ID)，而光掩模38中的開口 40可具有約Ilym的直徑(OD)。此允許在導(dǎo)電通孔14的每一側(cè)上發(fā)生約3. 5μπι的不對準(zhǔn)。圖2Α圖解說明其中導(dǎo)電通孔14的中心與開口 40的中心完全對準(zhǔn)的最優(yōu)對準(zhǔn)情形。然而，如圖2Β中所示，在實際實踐中，光掩模38中的開口 40不與導(dǎo)電通孔14完全對準(zhǔn)。如將進一步解釋，此情形可致使在導(dǎo)體34 (圖2D)與襯底12之間形成短路44 (圖2D)。 如圖2C中所示，光掩模38中的開口 40可與導(dǎo)電通孔14完全錯位。如將進一步解釋，此情形可形成開路。如圖ID中所示，在形成光掩模38之后，可蝕刻接觸器42以移除污染物及自生氧化物層。接下來，如圖IE中所示，可使用例如無電鍍沉積等工藝在開口 40中形成導(dǎo)體34。導(dǎo)體34可包含例如銅的高導(dǎo)電性金屬。如圖IE中還展示，可在導(dǎo)體34上形成用于端子觸點(未顯示)的凸塊底部金屬化層46、48。凸塊底部金屬化層46、48可使用適合工藝(例如用適合金屬做材料的無電鍍沉積)來形成。圖2D及圖2E圖解說明由導(dǎo)體34與導(dǎo)電通孔14的不對準(zhǔn)引起的潛在問題。如圖 2D中所示，小量的不對準(zhǔn)(例如，< 5 μ m)可引起導(dǎo)體34與半導(dǎo)體襯底12之間的短路44。 如圖2E中所示，大量的不對準(zhǔn)(例如，>9μπι)可引起導(dǎo)體34與導(dǎo)電通孔14之間的開路。鑒于前文，此項技術(shù)中需要用于制作具有背側(cè)元件的半導(dǎo)體組件的經(jīng)改進方法。 然而，相關(guān)技術(shù)的前述實例及與其相關(guān)的限制打算為說明性而非排他性。所屬領(lǐng)域的技術(shù)人員在閱讀說明書及研究圖式之后，將易于明了相關(guān)技術(shù)的其它限制。


在圖式的所參考圖中圖解說明示范性實施例。打算將本文中所揭示的實施例及圖視為說明性而非限制性。圖IA到圖IE是圖解說明用于使用背側(cè)光對準(zhǔn)步驟制作半導(dǎo)體組件的現(xiàn)有技術(shù)方法中的步驟的示意性橫截面圖；圖2Α是沿圖IA的線2Α-2Α截取的放大示意性橫截面圖，其圖解說明現(xiàn)有技術(shù)方法中的導(dǎo)電通孔；圖2Β是沿圖IC的線2Β-2Β截取的放大示意性橫截面圖，其圖解說明導(dǎo)電通孔與背側(cè)抗蝕劑開口之間的最優(yōu)對準(zhǔn)；圖2C是等效于圖2Β的放大示意性橫截面圖，其圖解說明導(dǎo)電通孔與背側(cè)抗蝕劑開口之間的不對準(zhǔn)；圖2D是沿圖IF的線2D截取的放大示意性橫截面圖，其圖解說明導(dǎo)電通孔與背側(cè)導(dǎo)體之間的產(chǎn)生短路的不對準(zhǔn)；圖2Ε是等效于圖2D的放大示意性橫截面圖，其圖解說明導(dǎo)電通孔與背側(cè)導(dǎo)體之間的產(chǎn)生開路的不對準(zhǔn)；圖3Α到圖3Ε是圖解說明用于使用無掩模背側(cè)導(dǎo)電通孔對準(zhǔn)來制作半導(dǎo)體組件的方法的示意性橫截面圖；圖4Α是沿圖;3Β的線4Α截取的放大示意性橫截面圖，其圖解說明在回蝕步驟之后的導(dǎo)電通孔；圖4Β是沿圖3C的線4Β截取的放大示意性橫截面圖，其圖解說明在聚合物沉積步驟之后的導(dǎo)電通孔；圖4C是沿圖3D的線4C截取的放大示意性橫截面圖，其圖解說明在平面化步驟之后的導(dǎo)電通孔；圖4D是沿圖3Ε的線4D截取的放大示意性橫截面圖，其圖解說明導(dǎo)電通孔與背側(cè)導(dǎo)體的對準(zhǔn)；圖5Α是等效于圖4Α的放大示意性橫截面圖，其圖解說明與背側(cè)導(dǎo)體電連通的背側(cè)端子觸點；圖5Β是等效于圖4Α的放大示意性橫截面圖，其圖解說明背側(cè)再分布導(dǎo)體及與所述背側(cè)導(dǎo)體電連通的端子觸點；
圖6A是根據(jù)圖3A到圖3E的方法制作的半導(dǎo)體組件的平面圖；圖6B是半導(dǎo)體組件的側(cè)視立面圖；圖6C是半導(dǎo)體組件沿圖6B的截面線6C-6C截取的橫截面圖；且圖7是根據(jù)圖3A到圖3E的方法制作的堆疊式組件的示意性側(cè)視立面圖。
具體實施例方式如本文中所使用，“半導(dǎo)體組件”意指包括具有集成電路及半導(dǎo)體裝置的半導(dǎo)體襯底的電子元件?！熬墶币庵冈诤卸鄠€半導(dǎo)體組件的元件(例如半導(dǎo)體晶片)上進行的工藝?！靶酒叽纭币庵妇哂信c半導(dǎo)體晶粒的輪廓大約相同的輪廓的半導(dǎo)體組件。參考圖3A到圖3E，圖解說明用于使用與導(dǎo)電通孔的無掩模背側(cè)對準(zhǔn)制作半導(dǎo)體組件的方法。如圖3A中所示，可提供半導(dǎo)體晶片50。半導(dǎo)體晶片50包括含有半導(dǎo)體裝置及集成電路的多個半導(dǎo)體襯底52 (例如半導(dǎo)體晶粒)。半導(dǎo)體晶片50以及半導(dǎo)體襯底52 中的每一者包括半導(dǎo)體裝置及集成電路位于其中的電路側(cè)M及背側(cè)56。另外，每一半導(dǎo)體襯底52包括從其電路側(cè)M延伸到背側(cè)56的多個導(dǎo)電通孔58。導(dǎo)電通孔58與半導(dǎo)體襯底 52中的半導(dǎo)體裝置及集成電路電連通。如圖3A中所示，每一導(dǎo)電通孔58包含半導(dǎo)體襯底52中的大體圓形貫穿通孔60， 通孔60加襯有通孔絕緣體62且填充有導(dǎo)電金屬。所述導(dǎo)電金屬可包含高導(dǎo)電性金屬，例如銅、鎳、金、鋁、鈦、銥、鎢、銀、鉬、鈀、鉭、鉬、鋅、錫、焊料及這些金屬的合金。通孔絕緣體62 可包含電絕緣材料，例如聚合物(例如，聚酰亞胺)或Si02。如圖3A中還展示，每一半導(dǎo)體襯底52在電路側(cè)M上還包括與導(dǎo)電通孔58電連通的多個電路側(cè)再分布導(dǎo)體66。電路側(cè)再分布導(dǎo)體66通過內(nèi)部電介質(zhì)層64與半導(dǎo)體襯底52絕緣，且由外部電介質(zhì)層68覆蓋?？墒褂帽娝苤陌雽?dǎo)體制作工藝形成到目前為止所描述的所有元件，包括其中具有半導(dǎo)體裝置及集成電路的半導(dǎo)體襯底52、導(dǎo)電通孔58、電路側(cè)再分布導(dǎo)體66及電介質(zhì)層64、68。舉例來說，可通過以下操作來形成導(dǎo)電通孔58 蝕刻或激光加工貫穿襯底52的通孔60 ；使用例如聚合物沉積或氧化物生長等工藝在所述通孔中形成通孔絕緣體62 ；及接著使用例如電解沉積、無電鍍沉積、CVD、模板印刷或絲網(wǎng)印刷等工藝在所述通孔中沉積金屬。用于形成導(dǎo)電通孔58的另一方法是形成部分貫穿襯底52的通孔60、用導(dǎo)電金屬填充通孔60，及接著使用例如蝕刻或鋸割等工藝對襯底52進行薄化以暴露所述導(dǎo)電金屬。使用載體粘合劑72 (例如雙面膠帶)將晶片50附接到晶片載體70，所述載體粘合劑可使用UV輻射去接合。晶片載體70準(zhǔn)許執(zhí)行背側(cè)制作工藝，例如背側(cè)薄化。可使用機械平面化設(shè)備(例如研磨機)或化學(xué)機械平面化(CMP)設(shè)備執(zhí)行薄化以形成經(jīng)薄化的背側(cè) 56T。在背側(cè)薄化之后，晶片50可具有從約100 μ m到約725 μ m的厚度。晶片載體70還允許執(zhí)行其它背側(cè)工藝，例如形成背側(cè)元件(例如，端子觸點)。接下來，如圖:3B及圖4A中所示，執(zhí)行移除步驟以移除襯底52的背側(cè)56的若干部分且暴露導(dǎo)電通孔58的端子部分76 (圖4A)?？墒褂脻裎g刻工藝、干蝕刻工藝或等離子蝕刻工藝(例如反應(yīng)性離子蝕刻(REI))來執(zhí)行所述移除步驟。舉例來說，為蝕刻由硅制成的半導(dǎo)體襯底52，可使用四甲基氫氧化銨(TMAH)溶液或(替代地)氫氧化鉀(KOH)溶液來執(zhí)行濕蝕刻工藝。如圖4A中所示，可執(zhí)行所述移除步驟以將半導(dǎo)體襯底52移除約5 μ m到 10 μ m,從而使導(dǎo)電通孔58的經(jīng)暴露端子部分76距經(jīng)薄化背側(cè)56T的高度X為從5 μ m到10 μ m。接下來，如圖3C及圖4B中所示，執(zhí)行聚合物沉積步驟以形成聚合物層78，聚合物層78覆蓋半導(dǎo)體襯底52的經(jīng)薄化背側(cè)56T且囊封導(dǎo)電通孔58的經(jīng)暴露端子部分76。聚合物層78可包含例如硅酮、聚酰亞胺或環(huán)氧樹脂等可固化聚合物。另外，聚合物層78可包括填充物(例如硅酸鹽)以用于調(diào)整熱膨脹系數(shù)(CTE)及聚合物材料的粘度?？墒褂美缧D(zhuǎn)涂覆、噴嘴沉積、絲網(wǎng)印刷、模板印刷或光刻等適合工藝在經(jīng)薄化背側(cè)56T上沉積聚合物層78。舉例來說，借助旋轉(zhuǎn)涂覆，可向半導(dǎo)體晶片50的經(jīng)薄化背側(cè)56T施加旋涂聚合物， 接著使用旋轉(zhuǎn)涂覆器使所述旋涂聚合物迅速旋轉(zhuǎn)以使其排出液體。在旋轉(zhuǎn)涂覆之后，可對所述聚合物材料進行固化。所得沉積材料的厚度取決于溶液的粘度及旋轉(zhuǎn)速度。此厚度經(jīng)選擇以囊封導(dǎo)電通孔58的端子部分76 (圖4A)。舉例來說，聚合物層78可具有從IOym到 25 μ m的厚度。接下來，如圖3D及圖4C中所示，執(zhí)行平面化步驟以在導(dǎo)電通孔58上形成經(jīng)平面化接觸器74。所述平面化步驟還對聚合物層78進行平面化且形成經(jīng)平面化聚合物表面80。 可使用化學(xué)機械平面化(CMP)來執(zhí)行所述平面化步驟。舉例來說，適合CMP設(shè)備可從例如維思特科技公司(Westech)、SEZ、等離子拋光系統(tǒng)公司(Plasma Polishing Systems)或 TRUSI等制造商購得。還可通過使用研磨機的機械平面化或使用表面平面單元(例如DISCO 全自動表面平面單元)的飛刀切削來執(zhí)行所述平面化步驟。所述平面化步驟可經(jīng)控制以終止于導(dǎo)電通孔58的表面處或移除少量導(dǎo)電通孔58。在所述平面化步驟之后，聚合物層78 的代表性厚度可為從5 μ m至IJ 10 μ m。接下來，如圖3E及圖4D中所示，執(zhí)行金屬化步驟以在導(dǎo)電通孔58的經(jīng)平面化接觸器74上形成凸塊底部金屬化層(UBM) 82、84。可使用沉積或鍍覆工藝(例如無電沉積、電解沉積或CVD)來形成凸塊底部金屬化層(UBM) 82、84。凸塊底部金屬化(UBM)層82、84可包含經(jīng)配置以提供用于形成或接合端子觸點86 (圖5A)的表面的一個或一個以上層。舉例來說，凸塊底部金屬化(UBM)層82可包含由例如鎳、鋅、鉻或鈀等金屬形成的粘合層。凸塊底部金屬化層84可包含由例如錫、鈀或金等金屬形成的焊料可潤濕金屬層。用于制作半導(dǎo)體組件的本發(fā)明方法(圖3A到圖3E)消除現(xiàn)有技術(shù)方法(圖IA到圖1E)的光掩模38(圖1C)。另外，本發(fā)明方法(圖3A到圖3E)消除掩模38(圖1C)與導(dǎo)電通孔14的對準(zhǔn)且消除導(dǎo)體34(圖1E)的形成。借助本發(fā)明方法(圖3A到圖3E)，導(dǎo)電通孔58的端子部分76(圖4A)形成與導(dǎo)電通孔58自對準(zhǔn)的導(dǎo)體。此允許導(dǎo)電通孔58具有約IOym或小于IOym的0D。另外，不存在形成短路44(圖2D)或形成開路(圖2E)的可能性。在這點上，聚合物層78在端子部分76 (圖4A)與半導(dǎo)體襯底52之間提供額外電絕緣，使得無法發(fā)生短路。參考圖5A及圖5B，可執(zhí)行額外背側(cè)工藝以形成與導(dǎo)電通孔58電連通的背側(cè)元件。 舉例來說，如圖5A中所示，可在凸塊底部金屬化層82、84上形成端子觸點86。端子觸點86 可包含使用適合沉積工藝(例如模板印刷及焊料合金的回流)形成到凸塊底部金屬化層 82,84上的焊料、另一金屬或?qū)щ娋酆衔?。如圖5B中所示，還可在聚合物層78的經(jīng)平面化表面80上形成與導(dǎo)電通孔58電連通的背側(cè)再分布導(dǎo)體88?？墒褂眠m合工藝(例如通過掩模的無電鍍沉積或通過對所沉積金屬層進行圖案化)來形成背側(cè)再分布導(dǎo)體88。另外，大致如先前所描述，可在背側(cè)再分布導(dǎo)體88上形成端子觸點86。
在背側(cè)處理步驟之后，可切割半導(dǎo)體晶片50以形成多個芯片尺寸半導(dǎo)體組件 90(圖6)?？墒褂美缂す庾饔谩徃?、沖水或蝕刻等工藝實現(xiàn)切割。在所述切割步驟之后， 可從載體70移除半導(dǎo)體組件90 (圖6)。如圖6A到圖6C中所示，每一半導(dǎo)體組件90包括具有多個導(dǎo)電通孔58的半導(dǎo)體襯底52。每一導(dǎo)電通孔58包括形成自對準(zhǔn)背側(cè)導(dǎo)體的端子部分76，所述自對準(zhǔn)背側(cè)導(dǎo)體大致等效于現(xiàn)有技術(shù)背側(cè)導(dǎo)體34 (圖1E)。另外，半導(dǎo)體組件90包括囊封導(dǎo)電通孔58的端子部分76的背側(cè)聚合物層78及與導(dǎo)電通孔58電連通的端子觸點86。半導(dǎo)體組件90還包括內(nèi)部電介質(zhì)層64、與導(dǎo)電通孔58電連通的電路側(cè)再分布導(dǎo)體66及電路側(cè)外部電介質(zhì)層 68。外部電介質(zhì)層68可包括與導(dǎo)電通孔58對準(zhǔn)(或替代地具有與導(dǎo)電通孔58電連通的觸點)的開口 92(圖6C)，開口 92準(zhǔn)許多個半導(dǎo)體組件90的堆疊。參考圖7，堆疊式半導(dǎo)體組件96包括安裝到模塊襯底94的呈堆疊式陣列的多個半導(dǎo)體組件90，包括上部組件90-1、中間組件90-2及下部組件90-3。上部組件90_1上的端子觸點86可接合到中間組件90-2上的導(dǎo)電通孔58，且中間組件90-2上的端子觸點86可接合到下部組件90-3上的導(dǎo)電通孔58。另外，下部組件90-3上的端子觸點86可接合到模塊襯底94上的電極。此外，可在組件90-1、90-2、90-3與模塊襯底94之間形成底填充層 98。組件90-1、90-2、90-3上的導(dǎo)電通孔58的對準(zhǔn)促進堆疊式組件56的制作。盡管上文已論述大量示范性方面及實施例，但所屬領(lǐng)域的技術(shù)人員將認(rèn)識到某些修改、置換、添加及其子組合。因此打算將以上權(quán)利要求書及上文引入的權(quán)利要求解釋為將所有此些修改、置換、添加及子組合包括在其真實精神及范圍中。
權(quán)利要求
1.一種用于制作半導(dǎo)體組件的方法，其包含提供具有電路側(cè)、背側(cè)及多個導(dǎo)電通孔的半導(dǎo)體襯底； 從所述背側(cè)移除所述襯底的若干部分以暴露所述導(dǎo)電通孔的端子部分； 在所述背側(cè)上沉積聚合物層以囊封所述端子部分；及對所述聚合物層及所述端子部分進行平面化。
2.根據(jù)權(quán)利要求1所述的方法，其進一步包含在所述端子部分上形成多個端子觸點。
3.根據(jù)權(quán)利要求1所述的方法，其進一步包含在所述聚合物層上形成與所述端子部分電接觸的多個背側(cè)再分布導(dǎo)體。
4.根據(jù)權(quán)利要求1所述的方法，其中所述移除步驟包含蝕刻。
5.根據(jù)權(quán)利要求1所述的方法，其中所述平面化步驟將所述端子部分形成為嵌入于所述聚合物層中的具有經(jīng)平面化接觸器的導(dǎo)體。
6.一種用于制作半導(dǎo)體組件的方法，其包含提供具有電路側(cè)、背側(cè)及多個導(dǎo)電通孔的半導(dǎo)體襯底，所述多個導(dǎo)電通孔包含所述襯底中的填充有金屬的電絕緣貫穿通孔；從所述背側(cè)蝕刻所述襯底以暴露所述導(dǎo)電通孔的端子部分； 在所述背側(cè)上沉積聚合物層以囊封所述端子部分；及對所述聚合物層及所述導(dǎo)電通孔的所述端子部分進行平面化以形成包含嵌入于所述聚合物層中的所述金屬的具有經(jīng)平面化接觸器的自對準(zhǔn)導(dǎo)體。
7.根據(jù)權(quán)利要求6所述的方法，其進一步包含在所述接觸器上形成多個金屬化層，且在所述金屬化層上形成若干端子觸點。
8.根據(jù)權(quán)利要求6所述的方法，其進一步包含在所述聚合物層上形成與所述接觸器電接觸的多個背側(cè)再分布導(dǎo)體。
9.根據(jù)權(quán)利要求6所述的方法，其進一步包含在所述蝕刻步驟之前從所述背側(cè)對所述襯底進行薄化。
10.根據(jù)權(quán)利要求6所述的方法，其中使用旋涂工藝來執(zhí)行所述沉積步驟。
11.根據(jù)權(quán)利要求6所述的方法，其中所述提供步驟在附接到晶片載體的半導(dǎo)體晶片上提供所述半導(dǎo)體襯底，且在附接到所述載體的所述晶片上執(zhí)行所述蝕刻、沉積及平面化步驟。
12.根據(jù)權(quán)利要求6所述的方法，其中所述蝕刻步驟將所述襯底移除從約5μπι到 10 μ m。
13.根據(jù)權(quán)利要求6所述的方法，其中所述端子部分具有約5μπι到10μ m的高度。
14.一種用于制作半導(dǎo)體組件的方法，其包含提供半導(dǎo)體晶片，所述半導(dǎo)體晶片包含電路側(cè)、背側(cè)及具有多個集成電路的多個半導(dǎo)體襯底；形成貫穿所述襯底的與所述集成電路電連通的多個導(dǎo)電通孔，每一導(dǎo)電通孔包含通孔、所述通孔中的絕緣層及填充所述通孔的金屬；移除所述背側(cè)的若干部分以暴露所述導(dǎo)電通孔的端子部分； 在所述背側(cè)上沉積聚合物層以囊封所述端子部分；對所述聚合物層及所述端子部分進行平面化以形成嵌入于所述聚合物層中的具有經(jīng)平面化接觸器的自對準(zhǔn)導(dǎo)體；及切割所述晶片以分離所述襯底。
15.根據(jù)權(quán)利要求14所述的方法，其中所述移除步驟包含蝕刻。
16.根據(jù)權(quán)利要求14所述的方法，其進一步包含在所述移除步驟之前從所述背側(cè)對所述晶片進行薄化。
17.根據(jù)權(quán)利要求14所述的方法，其中所述沉積所述聚合物層的步驟包含旋轉(zhuǎn)涂覆。
18.根據(jù)權(quán)利要求14所述的方法，其進一步包含在所述聚合物層上形成與所述導(dǎo)體電連通的多個背側(cè)元件。
19.根據(jù)權(quán)利要求14所述的方法，其進一步包含在所述接觸器上形成若干凸塊底部金屬化層，且在所述凸塊底部金屬化層上形成若干端子觸點。
20.根據(jù)權(quán)利要求14所述的方法，其進一步包含在所述聚合物層上形成與所述接觸器電接觸的若干背側(cè)再分布導(dǎo)體。
21.一種半導(dǎo)體組件，其包含 半導(dǎo)體襯底，其具有電路側(cè)及背側(cè)；所述襯底中的多個導(dǎo)電通孔，每一導(dǎo)電通孔包含通孔、所述通孔中的絕緣層及填充所述通孔的金屬；所述背側(cè)上的聚合物層；及多個背側(cè)導(dǎo)體，其包含所述導(dǎo)電通孔的嵌入于所述聚合物層中的端子部分。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體組件，其中所述導(dǎo)體包含若干經(jīng)平面化接觸器。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體組件，其進一步包含所述導(dǎo)體上的多個端子觸點。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體組件，其進一步包含所述聚合物層上的與所述端子部分電接觸的多個背側(cè)再分布導(dǎo)體。
25.根據(jù)權(quán)利要求21所述的半導(dǎo)體組件，其中所述端子部分具有從5μ m到10 μ m的高度。
26.—種堆疊式半導(dǎo)體組件，其包含呈堆疊式陣列形式的多個半導(dǎo)體組件，每一組件包含 半導(dǎo)體襯底，其具有電路側(cè)及背側(cè)；所述襯底中的多個導(dǎo)電通孔，每一導(dǎo)電通孔包含通孔、所述通孔中的絕緣層及填充所述通孔的金屬；所述背側(cè)上的聚合物層；及多個背側(cè)導(dǎo)體，其包含所述導(dǎo)電通孔的嵌入于所述聚合物層中的端子部分； 所述組件是借助對準(zhǔn)的所述導(dǎo)電通孔背側(cè)到電路側(cè)地堆疊。
27.根據(jù)權(quán)利要求沈所述的堆疊式組件，其中每一組件包含接合到所述組件上的所述導(dǎo)電通孔及鄰近組件上的所述導(dǎo)電通孔的多個端子觸點。
28.根據(jù)權(quán)利要求沈所述的堆疊式組件，其中所述導(dǎo)體包括若干經(jīng)平面化接觸器及所述接觸器上的若干端子觸點。
29.根據(jù)權(quán)利要求沈所述的堆疊式組件，其進一步包含支撐所述堆疊式陣列的模塊襯底。
30.根據(jù)權(quán)利要求沈所述的堆疊式組件，其中所述組件包括第一組件及第二組件，所述第二組件具有接合到所述第一組件上的所述導(dǎo)電通孔的多個端子觸點,
全文摘要
本發(fā)明涉及一種用于制作半導(dǎo)體組件(90)的方法，所述方法包括以下步驟提供具有電路側(cè)(54)、背側(cè)(56)及若干導(dǎo)電通孔(58)的半導(dǎo)體襯底(52)；從所述背側(cè)(56)移除所述襯底(52)的若干部分以暴露所述導(dǎo)電通孔(58)的端子部分(76)；在所述背側(cè)(56)上沉積聚合物層(78)以囊封所述端子部分(76)；及接著對所述聚合物層(78)及所述端子部分(76)的末端進行平面化以形成嵌入于所述聚合物層(78)中的若干自對準(zhǔn)導(dǎo)體。還可形成與所述導(dǎo)電通孔(58)電接觸的額外背側(cè)元件，例如端子觸點(86)及背側(cè)再分布導(dǎo)體(88)。半導(dǎo)體組件(90)包括所述半導(dǎo)體襯底(52)、所述導(dǎo)電通孔(58)及嵌入于所述聚合物層(78)中的所述背側(cè)導(dǎo)體。堆疊式半導(dǎo)體組件(96)包括具有彼此電連通的經(jīng)對準(zhǔn)導(dǎo)電通孔(58)的多個組件(90-1、90-2、90-3)。
文檔編號H01L29/40GK102349140SQ201080011143
公開日2012年2月8日 申請日期2010年2月10日 優(yōu)先權(quán)日2009年3月12日
發(fā)明者李勁, 江同必 申請人:美光科技公司