專利名稱：直通襯底通孔的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體(SC)設(shè)備和集成電路(IC)以及它們的制造方法，并且更具體地，涉及用于在包含晶片、管芯和/或IC的半導(dǎo)體上提供直通襯底通孔(TSV)的結(jié)構(gòu)和方法。
背景技術(shù)：
對(duì)于能夠以越來(lái)越高的頻率操作并且處理越來(lái)越多的功率量，并且具有更低的單位成本的更復(fù)雜的半導(dǎo)體(SC)設(shè)備和電路的需求在持續(xù)增長(zhǎng)。這些需求中的許多造成了對(duì)半導(dǎo)體設(shè)備和集成電路(IC)設(shè)計(jì)和制造技術(shù)的沖突要求。例如，并且不限制于，大部分 SC設(shè)備和IC在襯底晶片(通常但不總是單晶SC晶片)中和/或其上制造，其然后被切割 (“單數(shù)化”)為單個(gè)設(shè)備或IC。制造成本可通過(guò)使用越來(lái)越大的晶片來(lái)降低，因?yàn)榭稍诟蟮木贤瑫r(shí)產(chǎn)生更多的單個(gè)設(shè)備和IC。然而，為了避免不適當(dāng)?shù)木茐?，晶片厚度通常必須隨著晶片直徑的增加而增加。如果僅僅SC管芯或IC中的一個(gè)表面可用于制造設(shè)備和連接，那么用現(xiàn)今的結(jié)構(gòu)和制造技術(shù)可能不能實(shí)現(xiàn)期望的復(fù)雜程度。此外，隨著操作速度、功率處理和晶片厚度的增加，從產(chǎn)生的設(shè)備或IC中有效移除熱量變得越來(lái)越困難。因此，強(qiáng)烈地期望在設(shè)備或IC的前表面和后表面之間提供電和熱傳導(dǎo)連接，并且最小化設(shè)備和/或IC襯底的厚度，而不會(huì)在制造期間損害晶片的機(jī)械魯棒性。已知使用導(dǎo)體填充的直通SC晶片的通孔來(lái)作為提供晶片的前表面和后表面之間的電和熱連接，以及產(chǎn)生的單個(gè)設(shè)備和IC管芯的手段。這些導(dǎo)體填充的通孔被稱作為“直通襯底通孔”或“直通半導(dǎo)體通孔”，并且縮寫為“TSV”(單數(shù))或“TSVs”(復(fù)數(shù))。然而， 對(duì)更大的直徑的使用的期望，因此使得晶片更厚，而對(duì)于成本有效的制造與同時(shí)提供高傳導(dǎo)的TSV以用于電和/或熱連接晶片的前表面和后表面并且產(chǎn)生的管芯來(lái)說(shuō)，是沖突的。晶片越厚，則越難于用導(dǎo)體蝕刻和填充窄的TSV。然而，如果使得通孔更大，那么必須有更大的晶片和管芯表面積用于這樣的通孔。在現(xiàn)有技術(shù)中，更厚的晶片通常需要消耗更大的設(shè)備和IC表面積的更大面積的TSV，由此降低了晶片上的設(shè)備和IC組裝密度，并且增加了設(shè)備和IC制造成本。嘗試使用大直徑的薄晶片以便保持設(shè)備區(qū)域裝配密度，而其降低了晶片的機(jī)械穩(wěn)定性。眾所周知，薄晶片在設(shè)備和IC處理期間更容易折斷，由此降低了制造產(chǎn)量，并且增加了完成的設(shè)備和IC的成本。因此，對(duì)于可為從前面到反面的互連和薄設(shè)備或IC襯底提供最小面積的TSV，用于有效的熱移除，而不會(huì)很大地?fù)p害制造期間晶片的機(jī)械穩(wěn)定性的改進(jìn)SC設(shè)備和IC結(jié)構(gòu)以及制造技術(shù)存在持續(xù)的需要。


下面將結(jié)合以下附圖來(lái)描述本發(fā)明，其中，相同的數(shù)字指代相同的元件，并且其中圖1到12是根據(jù)本發(fā)明實(shí)施例的在制造的各個(gè)階段期間的一般化的SC設(shè)備或IC晶片的簡(jiǎn)化示意性截面圖；圖13到16是根據(jù)本發(fā)明另外實(shí)施例的圖1到12中一般性示出的制造過(guò)程的另外部分的簡(jiǎn)化示意性截面圖，其中期望用絕緣層來(lái)填充(line)某些通孔；以及圖17到M是根據(jù)本發(fā)明另外實(shí)施例的一般類似于圖1到16中所示的制造過(guò)程的另外部分的簡(jiǎn)化示意性截面圖，但是其中期望用絕緣層填充某些或全部通孔的所有部分。
具體實(shí)施例方式以下的詳細(xì)描述本質(zhì)上僅僅是示例性的，并且不旨在限制本發(fā)明或本申請(qǐng)以及本發(fā)明的使用。此外，不旨在由前述的技術(shù)領(lǐng)域、背景技術(shù)、或以下的具體實(shí)施方式
中給出的任何明確或暗示的理論來(lái)進(jìn)行限定。為了說(shuō)明的簡(jiǎn)單和清楚，附圖示出了結(jié)構(gòu)的一般方式，并且可省略眾所周知的特征和技術(shù)的描述和細(xì)節(jié)，以便避免不必要地模糊本發(fā)明。另外，附圖中的元件不一定按比例繪制。例如，附圖中的某些元件或區(qū)域或?qū)拥某叽缈上鄬?duì)于其它元件或區(qū)域或?qū)颖粩U(kuò)大，以便改進(jìn)對(duì)本發(fā)明實(shí)施例的理解。如果有的話，說(shuō)明書和權(quán)利要求中的術(shù)語(yǔ)“第一”、“第二”、“第三”、“第四”等可用于區(qū)分類似的元件，而不必用于描述特定的順序或時(shí)間順序。應(yīng)當(dāng)理解，這樣使用的術(shù)語(yǔ)在適當(dāng)?shù)那闆r下是可互換的，以使得例如這里描述的本發(fā)明的實(shí)施例能夠以不同于這里說(shuō)明或另外描述的順序或布置來(lái)操作或制造。此外，術(shù)語(yǔ)“包括”、“包含”、“具有”以及其任何變體旨在覆蓋非排他性的包含物，以使得包括元件或步驟列表的過(guò)程、方法、物品或裝置不一定限于那些元件或步驟，而是可以包括沒(méi)有明確列出或?qū)τ谶@些過(guò)程、方法、物品或裝置來(lái)說(shuō)固有的其它元件或步驟。如這里使用的“耦接”被定義為以電或非電的方式直接或間接連接。如這里所使用的，術(shù)語(yǔ)“半導(dǎo)體”旨在包括無(wú)論單晶、多晶還是非晶形的任何半導(dǎo)體，并且旨在包括IV型半導(dǎo)體、非IV型半導(dǎo)體、復(fù)合半導(dǎo)體以及有機(jī)和無(wú)機(jī)半導(dǎo)體。此外， 術(shù)語(yǔ)“襯底”和“半導(dǎo)體襯底”和“晶片”旨在包括單晶結(jié)構(gòu)、多晶和非晶形結(jié)構(gòu)、薄膜結(jié)構(gòu)、 分層結(jié)構(gòu)及其組合，作為示例分層結(jié)構(gòu)可以是絕緣體上的半導(dǎo)體(SOI)結(jié)構(gòu)，并且其不限于此。術(shù)語(yǔ)“半導(dǎo)體”縮寫為“Sc”。術(shù)語(yǔ)“晶片”和“襯底”旨在指代比它們的橫向表面區(qū)域相對(duì)薄并且與電子設(shè)備的成批制造相結(jié)合使用的支撐結(jié)構(gòu)。這些晶片和襯底的非限制性示例包括半導(dǎo)體晶片、SOI晶片、和在其中或其上制造有源或無(wú)源電子元件和/或設(shè)備的或者可用于這些電子設(shè)備的制造的其它類型的支撐結(jié)構(gòu)。如SC設(shè)備和集成電路(IC)領(lǐng)域中常見(jiàn)的，術(shù)語(yǔ)“金屬”應(yīng)當(dāng)被廣泛地解釋以便包括任何形式的導(dǎo)體，并且術(shù)語(yǔ)“氧化物”也應(yīng)當(dāng)被廣泛地解釋以便包括任何形式的絕緣電介質(zhì)。這些導(dǎo)體的非限制性示例是摻雜質(zhì)的半導(dǎo)體、半金屬、傳導(dǎo)合金和混合物及其組合等。類似地，這些絕緣電介質(zhì)可以是有機(jī)或無(wú)機(jī)絕緣體。為了說(shuō)明方便并且不旨在限制，半導(dǎo)體設(shè)備和制造方法可在這里被描述為用于硅半導(dǎo)體，但是本領(lǐng)域技術(shù)人員將會(huì)理解，也可使用其它半導(dǎo)體材料。圖1到12是根據(jù)本發(fā)明的在制造的各個(gè)階段101-112期間的一般化的SC設(shè)備或IC晶片的簡(jiǎn)化示意性截面圖，其示出了從制造階段101-112中的每一個(gè)產(chǎn)生的結(jié)構(gòu) 201-212。遵循的慣例是由相同的標(biāo)號(hào)標(biāo)識(shí)在制造過(guò)程期間可改變大小、形狀和/或位置的各種共同區(qū)域或維度，其中由簡(jiǎn)單的標(biāo)號(hào)標(biāo)識(shí)初始的區(qū)域、位置或值，例如，區(qū)域、位置或厚度20、21、22等，并且由添加有符號(hào)(’)的相同標(biāo)號(hào)或字母來(lái)標(biāo)識(shí)最終或變更的區(qū)域、位置或值，例如，區(qū)域、位置或厚度20’、21’、22’等，應(yīng)當(dāng)理解，沒(méi)有符號(hào)(’)的標(biāo)號(hào)或字母標(biāo)識(shí)初始區(qū)域、位置或值，而帶有符號(hào)的相同引用標(biāo)號(hào)標(biāo)識(shí)隨后或最終的區(qū)域、位置或值?，F(xiàn)在參考圖1的制造階段101，提供了例如半導(dǎo)體(SC)的初始襯底20，其具有后或下表面22、上或前表面23、以及其間的初始厚度21。襯底20可以是同質(zhì)單片半導(dǎo)體襯底、包括不同摻雜質(zhì)的類型或不同半導(dǎo)體材料的層或區(qū)域的混合半導(dǎo)體襯底、或者半導(dǎo)體和絕緣體的組合。絕緣體上的半導(dǎo)體(SOI)襯底是有用的半導(dǎo)體絕緣體組合的非限制性示例。硅是有用的SC材料的非限制性示例，但是也可使用其它的III型、IV型、V型或VI型的SC材料及其組合以及有機(jī)半導(dǎo)體。襯底20在其中具有鄰近于上表面23的各個(gè)設(shè)備區(qū)域沈1、262等，它們被統(tǒng)稱為設(shè)備區(qū)域26?？稍谠O(shè)備區(qū)域沈中提供任何類型的電子元件或設(shè)備，因?yàn)橐r底20中或其上包括的電子元件或設(shè)備的類型對(duì)于所示的實(shí)施例來(lái)說(shuō)不重要， 雖然它們可獲益于從前面到后面的連接(例如，通孔TVS)以及由這里描述的薄襯底晶片和管芯所提供的降低的熱阻抗。設(shè)備區(qū)域沈從襯底20的前表面23延伸深度或厚度27。在大多數(shù)情況下，可期望在制造階段101之前已經(jīng)完成了與在區(qū)域沈中形成各種電子元件和/或設(shè)備相關(guān)的高溫步驟。這些高溫處理步驟是本領(lǐng)域中眾所周知的。這些高溫處理步驟的非限制性示例是用于形成源極、漏極、溝道、發(fā)射極、基極、集電極、下沉區(qū)、電介質(zhì)絕緣壁和層、掩埋傳導(dǎo)和非傳導(dǎo)層、某些無(wú)源層、高度摻雜質(zhì)的接觸區(qū)、以及其它電子元件中的一個(gè)或多個(gè)的那些步驟。在制造階段101之前，說(shuō)明性摻雜質(zhì)接觸區(qū)58、59被假設(shè)為已提供在設(shè)備區(qū)域沈1、沈2中。區(qū)域58、59旨在表示設(shè)備區(qū)域沈中存在的一個(gè)或多個(gè)接觸區(qū)，但不是限制性的。在大多數(shù)情況下，區(qū)域沈中各種設(shè)備元件和設(shè)備以及接觸區(qū)之間的互連還未形成，盡管某些可能在制造階段101之前形成，但是某些可在隨后形成，例如但是不限于相關(guān)的制造階段104到106。任何一種布置都是有用的。襯底或晶片20的表面23通常用厚度241的電介質(zhì)無(wú)源層M覆蓋，作為用于形成位于設(shè)備區(qū)域沈中的各種有源和/或無(wú)源元件的各種處理步驟的結(jié)果。術(shù)語(yǔ)“晶片”被用于指代比它們的橫向大小薄的襯底，但是不旨在暗示“晶片”必須是SC晶片，但也不排除使用SC晶片。然而，為了描述的方便，其后假設(shè)襯底20是SC晶片，但是這不旨在是限制性的。 本領(lǐng)域技術(shù)人員將會(huì)理解，襯底20可具有上述的任何形式的材料及其組合，以及其它形式的材料及其組合。例如，可期望電介質(zhì)層M是雙層，其具有與SC表面23接觸的部分M2， 通常其被選擇用于它與表面23的兼容性，例如，以便最小化不想要的表面狀態(tài)。期望對(duì)部分243的能力進(jìn)行選擇，以在制造過(guò)程的隨后階段期間用于方便地蝕刻和/或拋光停止。二氧化硅是用于部分242的方便的材料，并且氮化硅是用于部分243的方便的材料，但是在其它實(shí)施例中，可為層M提供單個(gè)材料(例如，氧化硅或其它電介質(zhì))。也可使用其它鈍化和蝕刻或拋光停止材料。即使將在隨后的制造階段中提供TSV，襯底或晶片20的初始厚度 21也可以按照在晶片處理期間確保機(jī)械魯棒性所需的那樣大，因?yàn)橥ㄟ^(guò)示出的實(shí)施例避免了與在厚晶片中提供小面積、高縱橫比的通孔相關(guān)的嚴(yán)重的制造問(wèn)題。這便利了有效的制造，因?yàn)閱挝怀杀就ǔｋS著增加的晶片直徑而降低，這進(jìn)而通常意味著使用更厚的襯底或
曰曰/To通孔的縱橫比(AR)通常被定義為通孔深度(或長(zhǎng)度)除以通孔寬度(例如直徑)， 即通孔AR = d/w，其中d是垂直于表面23的通孔深度，并且w是平行于表面23的通孔寬度(或圓形通孔的直徑)。通孔可具有垂直于表面23看到的任何截面形狀，例如并且不旨在限于圓形、橢圓形、多邊形、矩形或環(huán)形(例如，如溝槽形)以及其它形狀。襯底初始厚度 21通常依賴于襯底20的直徑，直徑越大，需要越大的初始厚度21來(lái)在制造期間提供良好的機(jī)械穩(wěn)定性。作為示例并且不旨在限制，對(duì)于大約200mm直徑的硅晶片，初始厚度21可以在大約600到700微米的范圍中，并且對(duì)于大約300mm直徑的硅晶片，初始厚度21可以在大約700到800微米的范圍中，但是也可使用其它直徑以及更厚或更薄的晶片。本發(fā)明的實(shí)施例允許基本獨(dú)立于初始晶片厚度來(lái)選擇通孔寬度w和縱橫比(A/R= d/w)，而同時(shí)保留了制造期間的魯棒的晶片機(jī)械強(qiáng)度，并且使得可能在制造結(jié)束時(shí)獲得薄的完成設(shè)備和 IC,以使得便利了其中的熱提取和到設(shè)備的電耦接和/或兩者。在圖1的制造階段101中，在電介質(zhì)層M的表面25上提供具有開(kāi)口四的屏蔽層觀。光致抗蝕劑是用于屏蔽層觀的合適材料的示例，盡管也可使用其它軟的和硬的屏蔽材料。在該示例中，在具有橫向?qū)挾?2的屏蔽層觀中提供開(kāi)口四。使用具有開(kāi)口四的屏蔽層28將腔30通過(guò)電介質(zhì)層M蝕刻到表面23下的襯底20內(nèi)的深度31。腔30也被稱作為盲孔30，并且最終當(dāng)用導(dǎo)體填充并且耦接到延伸到襯底后面的其它傳導(dǎo)通孔時(shí)被稱為通孔 30。為形成腔30，各向異性蝕刻是優(yōu)選的。在硅用于襯底20的情況下，為形成腔30，使用 SF6W反應(yīng)離子蝕刻(RIE)是優(yōu)選的；然而，也可使用其它的蝕刻劑或材料移除技術(shù)。得到結(jié)構(gòu)201。在制造階段101和產(chǎn)生的結(jié)構(gòu)201的示例中，在襯底20中形成深度31的四個(gè)腔 (例如盲孔)30，但是這僅僅是作為示例并且不旨在限制?？赏瑫r(shí)形成任何數(shù)量的腔(和最終的通孔)30，它們分布在設(shè)備區(qū)域沈內(nèi)或附近的不同位置。通常，最終通孔30的橫向?qū)挾葘?duì)應(yīng)于屏蔽開(kāi)口四和腔30的橫向?qū)挾?2，并且為了描述方便，其后旨在用標(biāo)號(hào)32也指代最終通孔30的橫向?qū)挾?。期望寬?2盡可能小，與深度31 —致，即腔和通孔30具有在制造中可容易實(shí)現(xiàn)的縱橫比。已經(jīng)發(fā)現(xiàn)，具有在大約0. 1到10微米，更方便為大約0. 5 到5微米并且優(yōu)選為1到2微米的范圍中有用的寬度32(例如“W”)，以及在大約1到30 微米，更方便為大約5到20微米并且優(yōu)選為大約10到15微米的范圍中有用的深度31 (例如“d”)的通孔可被容易地實(shí)現(xiàn)，并且用高傳導(dǎo)的材料來(lái)填充，所述高傳導(dǎo)的材料通常為金屬、摻雜的半導(dǎo)體和/或合金或者這些材料的混合物。期望腔30的深度31超過(guò)設(shè)備區(qū)域 26的深度27，尤其是在腔30接近位于晶體管或設(shè)備區(qū)域沈內(nèi)的其它元件的情況下，但是在其它實(shí)施例中，取決于腔30相對(duì)于晶體管或設(shè)備區(qū)域沈內(nèi)的其它元件的橫向位置，以及它們相對(duì)于最終在腔30中提供的導(dǎo)體的期望的操作電勢(shì)，深度31可比設(shè)備區(qū)域沈更淺。 如這里所使用的，與用于填充或布滿各種通孔(例如通孔30)等的材料相關(guān)的術(shù)語(yǔ)“高傳導(dǎo)”旨在包括電阻率小于或等于大約0. lohm-cm的材料。這種高傳導(dǎo)的材料的非限制性示例是鎢、銅、硅化鎢、摻雜質(zhì)的半導(dǎo)體(例如多晶硅)以及這些的各種混合物和/或組合物和其它高傳導(dǎo)的材料。前述提供了填充導(dǎo)體的腔30 (和最終的通孔30)，其具有在大約1彡AR30彡40，更方便地在大約1彡AR30彡10并且優(yōu)選地在大約1彡AR30彡5的范圍中有用的縱橫比(AR3tl)， 但是也可使用更大或更小的縱橫比。將會(huì)注意到，可基本獨(dú)立于襯底20的初始厚度21來(lái)選擇腔(和最終通孔)30的寬度和縱橫比。因此，即使腔和最終通孔30較窄，并且占據(jù)較小的表面積，晶片或襯底20可相對(duì)較厚(例如，為腔深度31的許多倍)并且因此較魯棒，以便在形成設(shè)備區(qū)域26和相關(guān)通孔30中的有源和/或無(wú)源元件所需的大部分處理步驟期間最小化晶片損壞。通孔30也被稱作為“前側(cè)通孔”30，因?yàn)樗鼈儚木蛞r底20的前側(cè) 23提供。在圖2的制造階段102中，包括一種或多種高傳導(dǎo)材料(例如上述的那些)的具有厚度35的層34被施加在電介質(zhì)層M的表面25上，以便用導(dǎo)體36填充腔30。期望厚度35至少等于寬度32的一半，以便確保導(dǎo)體36填充腔30。在優(yōu)選實(shí)施例中，使用化學(xué)氣相沉積(CVD)所沉淀的鎢，但是也可由CVD、鍍層、其組合和/或本領(lǐng)域中眾所周知的其它處理來(lái)提供其它高傳導(dǎo)的材料。得到結(jié)構(gòu)202。在某些實(shí)施例中，在CVD沉淀之前將鎢或鈦或其它種子材料的薄襯墊或?qū)映恋碓?例如通過(guò)濺射或真空蒸發(fā))腔30內(nèi)。在又另外的實(shí)施例中，可在腔30中在形成導(dǎo)體36之前提供絕緣襯墊或?qū)?圖2到12中未示出)以便從襯底20電隔離腔30中的導(dǎo)體36。用于在腔中提供電介質(zhì)襯墊的過(guò)程結(jié)合圖13到M 來(lái)描述，并且基本上可使用相同的過(guò)程來(lái)在通孔30中提供電介質(zhì)襯墊。在圖3的制造階段103中，圖2的結(jié)構(gòu)202經(jīng)受了蝕刻或拋光處理，以便移除位于表面25上的層34的多余部分37，同時(shí)保留腔30中的導(dǎo)體36。這在本領(lǐng)域中通常被稱為 “平面化”。化學(xué)機(jī)械拋光(CMP)是用于移除導(dǎo)體層34的部分37的優(yōu)選方法，但是也可使用其它移除技術(shù)。CMP處理的確切本質(zhì)將依賴于對(duì)于導(dǎo)體層34的材料的選擇。當(dāng)鎢用于層 34時(shí)，使用過(guò)氧化氫作為蝕刻劑的CMP適合于移除多余部分37，但是也可使用其它蝕刻劑和蝕刻劑漿的混合物。CMP是本領(lǐng)域中眾所周知的。氮化硅的層243提供了方便的CMP蝕刻停止層。得到結(jié)構(gòu)203。現(xiàn)在參考圖4的制造階段104，在制造階段103中的平面化之后，期望將接觸開(kāi)口通過(guò)電介質(zhì)層M蝕刻到設(shè)備區(qū)域沈1、沈2中的說(shuō)明性的接觸區(qū)58、59，并且在表面25上提供厚度601的導(dǎo)體(例如“第一金屬”)層60，造成對(duì)通孔腔30中的導(dǎo)體36和對(duì)說(shuō)明性接觸區(qū)58、59的電接觸。得到結(jié)構(gòu)204。在圖5的制造階段105中，常規(guī)的互連屏蔽和蝕刻用于描繪耦接到一個(gè)或多個(gè)通孔30中的導(dǎo)體36的層60中的互連。例如，提供從接觸體 58到最左側(cè)通孔301中的導(dǎo)體36的互連61，提供從接觸體59到最右側(cè)通孔302中的導(dǎo)體 36的互連62，并且提供從例如位于圖5平面后面的其它接觸區(qū)到中間通孔303中的導(dǎo)體36 的互連63。本領(lǐng)域技術(shù)人員將會(huì)理解，互連61、62、63僅僅是說(shuō)明性的并且不旨在限制，并且可提供從區(qū)域26內(nèi)的任何元件和/或設(shè)備到位于在晶片襯底20上制造的獨(dú)立的IC的各個(gè)部分中的各個(gè)通孔30中的一個(gè)或其它或更多的導(dǎo)體36的互連。為了清楚，在圖5中以及其后，導(dǎo)體36和互連61、62、63連接的接口已被省略，以便強(qiáng)調(diào)從襯底20的前表面23 上的示例接觸區(qū)58、59向襯底20的通孔30中的導(dǎo)體36提供相對(duì)高傳導(dǎo)性的電連續(xù)性的結(jié)果。得到結(jié)構(gòu)205。在圖6的制造階段106中，可使用本領(lǐng)域中眾所周知的方法來(lái)提供其中嵌入有另外的導(dǎo)體和/或互連層65 (由虛線示意性表示)的電介質(zhì)層64，但是其在其它實(shí)施例中可被省略。導(dǎo)體或互連層65通常被稱作為“金屬2”、“金屬3”等，這取決于實(shí)現(xiàn)襯底20上形成的設(shè)備或IC所需的導(dǎo)體和/或互連層的數(shù)目。這些另外的導(dǎo)體和/或互連層中的某些可具有被暴露的部分(未示出)，而其它的可不具有被暴露的部分，精確的配置和互連層的數(shù)目依賴于被創(chuàng)建的特定設(shè)備和/或電路功能。得到結(jié)構(gòu)206。現(xiàn)在參考圖7的制造階段107，襯底20被示出為被翻轉(zhuǎn)，以使得初始厚度21的初始襯底20的后表面22被朝向上面并且暴露。期望在制造階段107(以及108-111)期間，通過(guò)層M的表面25或?qū)?4的表面66將襯底20安裝在支撐載體50上。這可通過(guò)(例如并且不旨在限制于)雙面粘性帶或粘合劑52來(lái)完成，但是也可使用本領(lǐng)域中眾所周知的其它安裝技術(shù)和材料。支撐載體50的目的是在隨后的晶片變薄、蝕刻和其它通常的低溫操作期間為晶片襯底20、20’提供機(jī)械支持。當(dāng)襯底20變薄時(shí)，它變得更加易碎，并且支撐載體 50對(duì)于最小化損壞是有用的。然而，在其它實(shí)施例中，當(dāng)在處理晶片20、20’時(shí)，如果注意的話，可省略支撐載體50。在制造階段107中，通過(guò)任何期望的處理來(lái)使得初始厚度21的初始襯底20變薄，以便移除接近于初始晶片20的初始表面22的厚度21”的部分22”，由此建立具有期望的最終厚度21’的變薄的晶片或襯底20’的新表面22’。作為示例并且不旨在限制，期望襯底20’的最終厚度21’處于大約50到300微米，更方便地為大約50到200 微米，并且優(yōu)選地為50到150微米或更少的范圍中。另一種方式來(lái)說(shuō)，期望初始晶片厚度 21的大約百分之50到95，更方便地為大約百分之65到95，并且優(yōu)選地為初始晶片厚度21 的大約百分之85到95被移除。又另一種方式來(lái)說(shuō)，期望最終的晶片厚度21’為初始晶片厚度21的大約百分之5到50，更方便地為大約百分之5到35，并且優(yōu)選地為初始晶片厚度 21的大約百分之5到15。因此，隨后或最終的晶片或襯底20’的最終厚度21’是初始晶片或襯底20的初始厚度21的相對(duì)小的部分。得到結(jié)構(gòu)207。在圖8的制造階段108中，在變薄的晶片或襯底20’的新暴露的后面或反面的表面 22’上提供具有寬度42的開(kāi)口 39的屏蔽層38。光致抗蝕劑是用于屏蔽層38的方便材料， 但是也可使用其它硬和/或軟的屏蔽層。這些屏蔽層或材料是本領(lǐng)域中眾所周知的。反面屏蔽開(kāi)口 39是橫向的尺寸和位置，以便覆蓋在用導(dǎo)體36填充的一個(gè)或多個(gè)前面的腔或通孔30。為了便利該校準(zhǔn)，可選擇開(kāi)口 39的寬度42以便基本上大于前側(cè)通孔30的寬度32， 因?yàn)樗恍枰挥谠O(shè)備26所占據(jù)的襯底20’的區(qū)域中，而是優(yōu)選地位于所占據(jù)區(qū)域不是非常重要的區(qū)域沈之外。在優(yōu)選實(shí)施例中，使得寬度42足夠大以便期望包圍或重疊一個(gè)或多個(gè)前側(cè)的通孔30，并且期望包圍或者重疊多個(gè)接近成組的前側(cè)通孔30。取決于旨在由特定背側(cè)腔40接觸的通孔30以及襯底20’的厚度21’的數(shù)目和大小來(lái)選擇各個(gè)背側(cè)腔40 的橫向尺寸或?qū)挾?2。如果背側(cè)腔40旨在重疊多個(gè)前側(cè)通孔30，或者如果前側(cè)通孔30更大，則尺寸42將變得更大。類似地，如果背側(cè)腔40旨在重疊更少的前側(cè)通孔30或者如果前側(cè)通孔30更小，則尺寸42將變得更小。這被稱作為腔重疊或占用區(qū)域。腔40 (和最終通孔40)期望具有足以在橫向上包含一個(gè)或多個(gè)前側(cè)腔30和其中的導(dǎo)體36的占用區(qū)域。 腔40(例如AR4tl)的縱橫比依賴于它們的占用區(qū)域，并且依賴于襯底20’的厚度21’，并且通常在大約0. 1 ( AR40 ( 40的范圍中，方便地在大約0. 1 ( AR40 ( 10的范圍中，并且優(yōu)選地在0. 1 ( AR40 ( 5的范圍中。具有這些范圍中的縱橫比的腔40可容易地在上述的變薄的晶片20’中制造。作為示例并且不旨在限制，背側(cè)通孔40具有在大約1到100微米，更方便地在大約10到75微米，并且優(yōu)選地在大約25到50微米的范圍中有用的寬度42，但是可取決于旨在位于背側(cè)通孔占用區(qū)域和最終晶片厚度21’內(nèi)的前側(cè)通孔的數(shù)目來(lái)形成更窄或更寬的背側(cè)通孔，以便仍然用容易制造的縱橫比(例如上面所述的那些)來(lái)操作。在圖8的制造階段108中，使用具有開(kāi)口 39的屏蔽層38在襯底20’中蝕刻深度 41和寬度42的腔40。僅僅在圖中示出了一個(gè)開(kāi)口 39和腔40，但是應(yīng)當(dāng)理解，可在襯底 20’的不同區(qū)域中提供任意數(shù)量的這種開(kāi)口和腔，并且可由其占用區(qū)域包含初始腔30的各個(gè)腔40中的任何一個(gè)來(lái)接觸任意數(shù)量的初始腔30。作為示例并且不旨在限制，第一個(gè)腔40的占用區(qū)域可僅與一個(gè)前側(cè)通孔30交叉或重疊，而第二腔40具有與一組N個(gè)前側(cè)通孔 30 (N = 1、2、3...等)交叉或重疊的占用區(qū)域，并且第三腔40具有與其他組的M個(gè)前側(cè)通孔30(M= 1、2、3...等)交叉或重疊的占用區(qū)域，等等，其中N和M可具有任意整數(shù)值。因此，本領(lǐng)域技術(shù)人員將會(huì)理解，背側(cè)腔40相對(duì)于前側(cè)通孔30的數(shù)目、大小和位置依賴于電路設(shè)計(jì)者在被設(shè)計(jì)和制造的管芯或晶片的不同部分中提供各種從前面到反面的連接的需要。用于形成腔40的蝕刻化學(xué)劑將依賴于襯底20’的材料。當(dāng)襯底晶片20’是硅時(shí)， 例如已結(jié)合前側(cè)腔和通孔30的形成所描述的反應(yīng)離子蝕刻(RIE)是優(yōu)選的，但是也可使用其它的腔形成方法。用于形成腔40的反應(yīng)離子蝕刻的優(yōu)點(diǎn)在于蝕刻腔室氣體可在蝕刻期間被分析(優(yōu)選地在蝕刻室的下游被分析)，以便檢測(cè)來(lái)自前側(cè)通孔30的導(dǎo)體36的原子或離子的存在。當(dāng)檢測(cè)到這種導(dǎo)體原子或離子時(shí)，這表示腔40已深入到足以暴露位于各個(gè)腔40的橫向占用區(qū)域內(nèi)的通孔30中存在的導(dǎo)體36的深度41，這是腔40的期望目標(biāo)?？善谕氖窃趯?duì)導(dǎo)體36的原子或離子的初始檢測(cè)之后的過(guò)度蝕刻的持續(xù)受到限制，這取決于在制造階段107的晶片變薄操作之后在整個(gè)晶片厚度21’中的任何不一致性，以便確保晶片襯底20’的不同部分中的腔40已深入到基本上處處跨越晶片襯底20’的所有其對(duì)應(yīng)的目標(biāo)通孔30。需要的過(guò)度蝕刻的量將取決于被使用的蝕刻化學(xué)和工具，并且可由有限的一系列簡(jiǎn)單定時(shí)的實(shí)驗(yàn)運(yùn)行來(lái)確定。這些測(cè)試處于本領(lǐng)域普通技術(shù)人員的例行技能中。已經(jīng)發(fā)現(xiàn)，使用常規(guī)的現(xiàn)今的處理技術(shù)，晶片厚度一致性可被容易地維持在1到2微米內(nèi)或更少，以使得通常不需要過(guò)度蝕刻來(lái)深入到與腔30關(guān)聯(lián)的設(shè)備區(qū)域沈中。得到結(jié)構(gòu)208，其中通孔30中的導(dǎo)體36被暴露在腔40的底部。應(yīng)當(dāng)理解，某些腔40可暴露單個(gè)通孔30的導(dǎo)體36，并且其它腔40將暴露多個(gè)通孔30的導(dǎo)體36，這取決于由特定通孔40的占用區(qū)域所重疊的通孔30的數(shù)目。圖8的結(jié)構(gòu)208示出了其中單個(gè)背側(cè)腔40與都用導(dǎo)體36填充的四個(gè)前側(cè)腔30重疊和連接的情況?，F(xiàn)在參考圖9的制造階段109，移除屏蔽38，并且包括一種或多種高傳導(dǎo)材料(例如上述的那些)的厚度45的層44被施加在襯底20’的表面22’上，以便用導(dǎo)體46填充腔 40。厚度45應(yīng)當(dāng)足以提供在通孔30中的導(dǎo)體36到襯底20，的后面22，上的層44的部分 47之間所期望的電和/或熱傳導(dǎo)路徑。作為示例但不旨在限制，厚度45在大約0. 1到25 微米的范圍中，更方便地在大約0. 5到15微米的范圍中，并且優(yōu)選地在大約1到10微米的范圍中是有用的，但是也可取決于特定設(shè)計(jì)目標(biāo)使用更厚或更薄的層。在優(yōu)選實(shí)施例中，通過(guò)電鍍沉淀的銅被用于層44，但是也可通過(guò)鍍層、化學(xué)氣相沉積(CVD)、其組合和/或本領(lǐng)域中眾所周知的其它處理來(lái)提供其它傳導(dǎo)材料。在某些實(shí)施例中，使用本領(lǐng)域中眾所周知的方法，在形成導(dǎo)體46前，鎢或鈦或其它種子材料的薄的粘合促進(jìn)襯墊或?qū)颖怀恋淼角?0 內(nèi)。在又另外的實(shí)施例中，可在形成導(dǎo)體46之前，提供絕緣襯墊或?qū)?圖9到12中未示出)，以便基本上將腔40中的導(dǎo)體46與襯底20’電隔離(例如參見(jiàn)圖13到24)。得到結(jié)構(gòu)209。除了移除支撐50，結(jié)構(gòu)209已準(zhǔn)備好使用。然而，可在其它實(shí)施例中提供另外的制造階段，作為示例并且不旨在限制，如圖10到12中所示。在圖10的制造階段110中，厚度801的材料80可被沉淀在襯底20的后表面22’ 上的層44的部分47上和腔40中，以便用材料82 (通常為電介質(zhì))填充腔40。聚酰亞胺、 BCB和帕利靈(parylene)是用于填充腔40的適當(dāng)電介質(zhì)材料的非限制性示例，但是也可
10使用其它的傳導(dǎo)或非傳導(dǎo)材料。BCB是苯并環(huán)丁烯的縮寫，其例如可從Dow Chemical或 Midland,MI得到?？蛇x擇厚度801以便確保腔40基本由材料82填充。得到結(jié)構(gòu)210。在圖11的制造階段111中，平面化圖10的結(jié)構(gòu)110。平面化處理將依賴于材料80的選擇，并且處于本領(lǐng)域技術(shù)人員的技能中。結(jié)構(gòu)211導(dǎo)致腔40用電介質(zhì)82填充，并且移除了材料 80的剩余部分。在圖12的制造階段112中，使用本領(lǐng)域中眾所周知的方法從圖11的支撐 50移除襯底20’，這依賴于粘合劑52的選擇。在優(yōu)選實(shí)施例中，然后例如通過(guò)表面48將襯底晶片20’反轉(zhuǎn)和附接到膜載體(未示出)，以用于單數(shù)化和進(jìn)一步的后端操作，但是也可使用用于這些操作的處理襯底20’的其它方法?！皢螖?shù)化”是將晶片切割或鋸切或分解為單個(gè)晶體管或集成電路管芯，以使得它們可組裝到各種設(shè)備包裝或模塊，或者安裝在各種類型的保護(hù)或集成結(jié)構(gòu)上。這些一般地被稱作為“組裝”或“后端”操作，并且是本領(lǐng)域中眾所周知的。電介質(zhì)82可對(duì)襯底20’增加強(qiáng)度，以便便利在隨后的單數(shù)化和管芯粘接和/或附接操作期間的處理，并且可增加在前表面通孔30和隨后與電介質(zhì)82和層44的部分47的表面48接觸地提供的任何散熱片或電極(未示出)之間的電和/或熱傳導(dǎo)性。在其它實(shí)施例中，襯底20’可保留完整，即未被單數(shù)化。任何一種布置都是有用的。結(jié)合圖9和12將注意到，完成了提供相對(duì)高的傳導(dǎo)性的直通襯底通孔(TSV)的目標(biāo)，還將注意到，基本上在所有的用于形成組成期望設(shè)備或IC的有源和/或無(wú)源元件(例如源極、漏極、溝道、發(fā)射極、基極、集電極、埋層、摻雜的接觸區(qū)、電介質(zhì)絕緣層或壁或區(qū)域、 無(wú)源層等)所需的高溫和設(shè)備形成屏蔽和摻雜操作中，維持初始的、魯棒的晶片厚度21，并且推遲晶片變薄直到之后的制造階段，其中，在之后的制造階段中，可利用不必承受高溫操作的支撐載體來(lái)最小化在制造處理的該部分期間的晶片破損。還將注意到，通過(guò)提供窄TSV 30，其僅滲透到其中晶片和管芯區(qū)域非常重要的設(shè)備區(qū)域沈，而不是通過(guò)整個(gè)襯底晶片或管芯(這將要求它們更寬以便仍然具有可行的縱橫比)，并且將更深的滲透通孔40置于在其中襯底晶片或管芯區(qū)域不是非常重要并且通孔40可更寬(例如(寬度)4(1 25*(寬度)3Q 或更多)同時(shí)仍然具有可行的縱橫比的設(shè)備區(qū)域26下面，其中，該可行的縱橫比可以在整個(gè)制造過(guò)程被維持。因此，在關(guān)鍵并且尤其是高溫的制造步驟期間維持魯棒的晶片，而又沒(méi)有非常難于獲得的通孔縱橫比的負(fù)擔(dān)的現(xiàn)有技術(shù)問(wèn)題被避免了。圖13到16是根據(jù)本發(fā)明另外實(shí)施例的被添加到圖1到8的制造過(guò)程的、并且也在某些實(shí)施例10到12中的制造階段113到116的簡(jiǎn)化示意性截面圖，其中，期望用絕緣層來(lái)填充某些通孔。期望在圖8的制造階段108中提供屏蔽38之前或之后，在襯底20’的表面22’上提供厚度531的絕緣層53。之前是優(yōu)選的。厚度531在大約10到1000納米的范圍中，方便地在大約50到500納米的范圍中，并且優(yōu)選地在大約100到300納米的范圍中是有用的，盡管也可使用更薄或更厚的層。圖8的屏蔽38的開(kāi)口 39被用于蝕刻穿過(guò)在開(kāi)口 39中的層53。圖13的制造階段113從圖8的制造階段108繼續(xù)。在圖13的制造階段113中，在形成類似于先前描述的寬度42的腔40的寬度42’的通孔腔40’之后，移除圖 8中示出的屏蔽38，并且厚度Ml的絕緣電介質(zhì)層M沉淀在層53上和通孔腔40’中，以使得電介質(zhì)層部分56、57填充通孔腔40’的側(cè)面和底部。當(dāng)例如通過(guò)蒸發(fā)、濺射、或化學(xué)氣相沉積(CVD)等來(lái)沉淀層M時(shí)，那么厚度541在大約1到1000納米的范圍中，方便地在大約 5到500納米的范圍中，并且優(yōu)選地在大約100到300納米的范圍中是有用的，盡管也可使用更薄或更厚的層。如果使用了旋涂或噴涂電介質(zhì)，那么厚度541在大約0. 1到25微米的范圍中，方便地在大約1到15微米的范圍中，并且優(yōu)選地在大約1到10微米的范圍中是有用的。后者的材料種類包括光可定義電介質(zhì)，像光致抗蝕劑或BCB，并且這是方便的，因?yàn)榭墒褂霉饪绦g(shù)從腔或通孔40’的底部移除電介質(zhì)。還期望層53和M化學(xué)地區(qū)分，以使得層 M可被蝕刻或以另外方式被移除，而不會(huì)顯著地侵蝕層53，但是在其它實(shí)施例中，它們可由相同的材料形成或者可省略層53。二氧化硅、氮化硅、或氮氧化硅對(duì)于層53和M是優(yōu)選的，但是也可使用其它電介質(zhì)材料用于這些層。得到結(jié)構(gòu)213。在圖14的制造階段214中， 期望將各向異性蝕刻或其它各向異性溶解或移除過(guò)程用于移除位于電介質(zhì)53之上和通孔 40’的底部中的層M的部分57，保留通孔40’側(cè)壁上的電介質(zhì)部分56。得到結(jié)構(gòu)214。在圖15的制造階段115中，厚度45的導(dǎo)體層44沉淀在層53和層M的剩余部分56上，以便填充腔40’，并且使得與前側(cè)通孔30的底部中的導(dǎo)體36的暴露端接觸，并且讓部分47延伸到襯底20’的背側(cè)表面22’上的電介質(zhì)層53。結(jié)構(gòu)215類似于圖9的結(jié)構(gòu)209和圖11的結(jié)構(gòu)211，除了導(dǎo)體區(qū)域46、47基本與襯底20’絕緣。圖15的制造階段115中另外示出了腔40’中的材料82，類似于圖11的腔40中的材料82，對(duì)其的論述通過(guò)引用合并在此。得到結(jié)構(gòu)215。圖16的制造階段116類似于圖12的制造階段112，對(duì)其的論述也可一般性地應(yīng)用于這里。得到結(jié)構(gòu)216，其中前側(cè)通孔30的導(dǎo)體36經(jīng)由基本上與襯底20電隔離的側(cè)壁導(dǎo)體區(qū)域46，而被電(和熱)連接到反面導(dǎo)體層44的部分47，盡管導(dǎo)體44和襯底20’ 之間的某些最小化接觸可出現(xiàn)在前側(cè)通孔30中的通孔導(dǎo)體36和腔40’的底部中。圖17到沈是根據(jù)本發(fā)明另外實(shí)施例的一般類似于圖1到16中所示的制造階段 117到126的簡(jiǎn)化示意性截面圖，但是其中期望用一個(gè)或多個(gè)絕緣層填充全部通孔。圖17 的制造階段117 —般地類似于圖1的制造階段101，其中類似于屏蔽觀的屏蔽28’被施加到表面25，屏蔽觀，中具有類似于寬度32的開(kāi)口四的寬度32，的開(kāi)口四’。使用已經(jīng)結(jié)合制造階段101描述的過(guò)程在襯底20中蝕刻類似于深度31，的腔30的深度31，的腔30，， 并且對(duì)圖1的制造階段101的論述通過(guò)引用合并在此。得到結(jié)構(gòu)217。為了說(shuō)明方便，在圖 17的結(jié)構(gòu)217中僅示出了兩個(gè)寬度32’的腔30’，但是可提供任何數(shù)目的腔。在圖18的制造階段118中，移除屏蔽28’并且在表面25上并且在腔30’中沉淀或形成厚度671的電介質(zhì)層67。層67的部分672位于表面25上并且部分673填充腔30’的側(cè)壁，保留腔30’的中間部分674空置。得到結(jié)構(gòu)218。在圖19的制造階段119中，各向異性蝕刻或其它各向異性溶解或移除處理被應(yīng)用于結(jié)構(gòu)218，以便移除結(jié)構(gòu)218的層67的部分672，但是在其它實(shí)施例中，可將部分672保留在適當(dāng)位置。得到結(jié)構(gòu)219，假設(shè)為了方便描述已移除了部分 672，由此將腔30’中的電介質(zhì)側(cè)壁部分673保留為具有腔30’內(nèi)的空置中間部分674。在圖20的制造階段120中，用高傳導(dǎo)的材料36’填充結(jié)構(gòu)219的空閑中間部分674，并且將其平面化，類似于腔30中的圖3的制造階段103的導(dǎo)體36，對(duì)其的論述也可一般性地應(yīng)用于這里。得到結(jié)構(gòu)220。在圖21的制造階段121中，由表面25上的導(dǎo)體61、62將接觸體58、 59耦接到通孔腔30’中的導(dǎo)體36’，如前面結(jié)合圖5的導(dǎo)體61、62所描述的，對(duì)其的論述也可一般性地應(yīng)用于這里。也可提供具有虛線65示意性表示的另外互連層(例如金屬2、金屬3等)的電介質(zhì)層64，類似于結(jié)合圖6所描述的，對(duì)其的論述也可一般性地應(yīng)用于這里。 得到結(jié)構(gòu)221。然而，可在其它實(shí)施例中省略電介質(zhì)層64和另外的互連層65。現(xiàn)在參考圖22的制造階段122，圖21的結(jié)構(gòu)221被翻轉(zhuǎn)，并且安裝在支撐結(jié)構(gòu)50 上，如前面結(jié)合圖7所描述的。執(zhí)行結(jié)合圖7的制造階段107所描述的變薄操作，以便產(chǎn)生具有新暴露的后表面22’的厚度21’的襯底20’。期望將厚度531’的電介質(zhì)層53’應(yīng)用于襯底20’的后面22’上，但是在其它實(shí)施例中可將其省略。施加類似于屏蔽層38的屏蔽層38，，并且在類似于圖8的寬度42的背側(cè)腔40的寬度42，的背側(cè)腔40，所期望的位置中提供開(kāi)口 39’。使用屏蔽38’中的開(kāi)口 39’將寬度42’的腔40’蝕刻到深度41’。對(duì)類似的圖7到8的制造階段107到108的論述也可一般性地應(yīng)用于這里。期望深度41’為延伸到稍微超過(guò)位于前側(cè)腔30’的底部的導(dǎo)體36’的暴露端。得到結(jié)構(gòu)222，在圖23的制造階段123中，沉淀厚度Ml’的電介質(zhì)層M’以便讓部分56’填充腔40’和表面22’上的部分 57’。期望層M的厚度Ml’為使得側(cè)壁部分56’延伸到前側(cè)腔30’的電介質(zhì)側(cè)壁部分673。 二氧化硅、氮化硅或其組合是用于層54’的適當(dāng)電介質(zhì)的示例，但是也可使用包括有機(jī)電介質(zhì)材料的其它電介質(zhì)材料。得到結(jié)構(gòu)223。在圖M的制造階段124中，各向異性蝕刻或其它各向異性移除處理被用于移除層54’的部分57’并且暴露腔40’中的前側(cè)通孔30’的導(dǎo)體36’的末端，同時(shí)將電介質(zhì)側(cè)壁部分56’保留在適當(dāng)位置。各向異性蝕刻或其它移除處理將依賴于用戶對(duì)層M’材料的特定選擇。各向異性蝕刻或各種電介質(zhì)材料的移除是本領(lǐng)域中眾所周知的。得到結(jié)構(gòu)224。在圖25的制造階段125中，在具有電介質(zhì)襯墊56’上的部分46’的腔40’中并且接觸前側(cè)腔30’中的導(dǎo)體36’的暴露端來(lái)提供類似于圖9的導(dǎo)體 47的導(dǎo)體47，。導(dǎo)體47，通過(guò)側(cè)壁部分56’與襯底20，絕緣，圍繞腔41，和前側(cè)腔30’中的電介質(zhì)部分673的層53的一部分與接近背側(cè)腔40’的內(nèi)部端的側(cè)壁電介質(zhì)部分56’聯(lián)通。在又另外的實(shí)施例中，導(dǎo)體部分47”也可被提供為延伸到襯底20’的部分22’上，但是在其它實(shí)施例中可被省略，這根據(jù)設(shè)計(jì)者的需要而定。得到結(jié)構(gòu)225。在類似于圖12的制造階段112的圖沈的制造階段126中，從載體50移除襯底20’并且將其翻轉(zhuǎn)以便準(zhǔn)備好單數(shù)化，可期望管芯附接和/或任何其它的后端處理。得到結(jié)果226。對(duì)類似的圖1到12 的制造階段101到112的論述也可應(yīng)用于這里。在圖沈的結(jié)構(gòu)226的特定情況下，省略了用材料82填充腔40’(參見(jiàn)圖10到12)，但是這僅僅是為了避免干擾附圖，并且可根據(jù)設(shè)計(jì)者和后端制造處理的需要來(lái)包括或省略材料82。因此，提供了另一種布置，由此提供了通過(guò)襯底通孔(TSV)的相對(duì)高的電(和熱) 傳導(dǎo)性。還將注意到，基本上在整個(gè)形成在區(qū)域沈中組成期望設(shè)備或IC的有源和無(wú)源元件 (例如源極、漏極、溝道、發(fā)射極、基極、集電極、埋層、摻雜的接觸區(qū)、電介質(zhì)絕緣層或壁或區(qū)域、無(wú)源層等)所需的屏蔽和高溫設(shè)備形成操作中，維持初始的魯棒晶片厚度21，并且推遲晶片變薄直到幾乎最后的制造階段，在幾乎最后的制造階段中可利用不必承受高溫操作的支撐載體來(lái)最小化在制造處理的該部分期間的晶片破損。還將注意到，通過(guò)提供窄TSV 30、 30’，其僅滲透到在其中晶片和管芯區(qū)域非常重要的設(shè)備區(qū)域沈，而不是通過(guò)整個(gè)襯底晶片或管芯(這將要求它們更寬以便仍然具有可行的縱橫比)，并且將更深的滲透的通孔40、 40’置于在其中襯底晶片或管芯區(qū)域不是非常重要并且通孔40、40’可更寬同時(shí)仍然具有可行的縱橫比的設(shè)備區(qū)域26下面，其中，該可行的縱橫比可以在整個(gè)制造過(guò)程被維持。因此， 在制造期間維持魯棒的晶片，而又沒(méi)有非常難于獲得的通孔縱橫比的負(fù)擔(dān)的現(xiàn)有技術(shù)問(wèn)題被避免了。將會(huì)注意到，通常，前側(cè)通孔30、30’可以是窄和淺的，僅僅深到足以滲透設(shè)備區(qū)域沈并且窄到足以保留有價(jià)值的芯片位置即可，而背側(cè)通孔40、40’滲透穿過(guò)成批的所完成晶片20’，并且前側(cè)和背側(cè)通孔具有容易實(shí)現(xiàn)的縱橫比。例如，前側(cè)和背側(cè)通孔可具有在0. 1 ( AR3_ ( 40，更方便地在大約0. 1 ( AR3omo ( 10，并且優(yōu)選地在大約0. 1 ( AR30ft40 ( 5 的范圍中有用的縱橫比，這甚至在襯底的最厚部分中也可容易地制造。用另一種方式來(lái)說(shuō)， 前側(cè)通孔30、30’僅需要為大約0. 1到10微米寬以及1到30微米深，由此保留珍貴的前面電路區(qū)域，而背側(cè)通孔40、40’可位于大約5到5000微米的范圍中，并且用一般類似的縱橫比滲透穿過(guò)襯底50到300或更多微米。用另一種方式來(lái)說(shuō)，有用地，前側(cè)通孔30、30’的深度31、31’可少于或等于變薄的襯底厚度21’的大約百分之50，更方便地少于或等于大約百分之25，并且優(yōu)選地少于或等于變薄的襯底厚度21’的大約百分10或更少，而背側(cè)通孔可在變薄的襯底厚度21’的大約百分之50到百分之99的范圍中，更方便地在大約百分之 75到百分之99的范圍中，并且優(yōu)選地在變薄的襯底厚度21’的大約百分之90到99的范圍中有用。能夠使得背側(cè)通孔基本上更寬而不消耗有源設(shè)備所處的珍貴的前側(cè)設(shè)備位置， 允許將它們的縱橫比保持在方便的制造誤差內(nèi)，即使是使用足夠魯棒以減輕制造損耗的襯底。因此，可在電路或芯片中以最小的成本獲得從前面到后面的電和/或熱連續(xù)性，并且其仍然是可容易制造的。根據(jù)第一實(shí)施例，提供了一種用于形成直通襯底通孔(TSV)連接的方法，包括提供第一厚度的襯底晶片(20)，其具有前表面和相對(duì)的后表面(22)，并且其中前表面半導(dǎo)體設(shè)備已經(jīng)形成在接近前表面的厚度(XT)的設(shè)備區(qū)域06)中；形成包含第一半導(dǎo)體(36、36’ )并且從前表面03)延伸到設(shè)備區(qū)域06)或延伸通過(guò)設(shè)備區(qū)域 (26)但不通過(guò)襯底晶片00)的第一通孔(30、30’)；從襯底晶片00)的后表面02)移除材料以形成減少厚度01’)并且具有新暴露的后表面02’)的變薄的襯底晶片00’)；形成從新暴露的后表面02’)向內(nèi)延伸的第二通孔00、40’)以便攔截一個(gè)或多個(gè)第一導(dǎo)體 (36,36')；并且在第二通孔中沉淀使得與一個(gè)或多個(gè)第一導(dǎo)體(36、36’ )電接觸的傳導(dǎo)性襯料(46、46’)，由此提供從前表面到新暴露的后表面02’ )的電或熱連續(xù)性或其兩者。根據(jù)另外的實(shí)施例，方法還包括提供在設(shè)備區(qū)域06)中的一個(gè)或多個(gè)接觸體(58、59) 與第一通孔(30、30’)中的一個(gè)或多個(gè)導(dǎo)體(36、36’)之間的電互連，由此將至少一個(gè)接觸體(58、59)電耦接到第二通孔G0、40’ )中的一個(gè)的傳導(dǎo)襯料06、46，)。在又另外的實(shí)施例中，第一通孔(30,30')具有第一寬度(32、32，)和第一深度(31、31，)，并且第二通孔 (40,40')具有第二寬度(42,42')和第二深度(41、41，)，使得第二深度(41,41')大于第一深度(31、31，)并且第二寬度(42、42，)大于第一寬度(32、32，)。在又另外的實(shí)施例中， 最終厚度01’ )大約為初始厚度的百分之5到50。在又另外的實(shí)施例中，第一深度為大約1到30微米。在又另外的實(shí)施例中，第一寬度為大約0.1到10微米。在另一個(gè)實(shí)施例中，第一通孔和第二通孔都具有在大約1到40的范圍中的縱橫比。在又另外的實(shí)施例中，第一深度(31、31’ )大于設(shè)備區(qū)域06)的厚度07)。在又另外的實(shí)施例中，第一深度 (31,31')小于或等于最終厚度01’ )的大約百分之50。根據(jù)第二實(shí)施例，提供了一種用于提供直通襯底通孔(TSV)的方法，包括提供具有其初始背側(cè)0 和前側(cè)之間的初始厚度的襯底OO)；在接近前側(cè)的襯底中或上形成具有第一深度(XT)的電子設(shè)備區(qū)域06)；蝕刻第一寬度(32、32’)和第二深度(31、31，)的一個(gè)或多個(gè)前側(cè)腔(30,30')；用第一導(dǎo)體(36、36，)填充前側(cè)腔(30,30')； 從襯底OO)的初始背側(cè)0 移除材料以形成具有小于初始厚度的修改厚度01’ ) 的修改襯底(20’)，并且暴露其新的背側(cè)(22，)；蝕刻第二寬度(42、似，)和第三深度(41、41’)的一個(gè)或多個(gè)背側(cè)腔(40、40’)，由此暴露一個(gè)或多個(gè)前側(cè)腔(30、30’)中的一個(gè)或多個(gè)導(dǎo)體(36、36’)；并且在一個(gè)或多個(gè)背側(cè)腔00、40’)中沉淀電連接到前側(cè)腔(30、30’)的一個(gè)或多個(gè)第一導(dǎo)體(36、36’)的第二導(dǎo)體。根據(jù)另外的實(shí)施例，第一深度小于第二深度。 根據(jù)又另外的實(shí)施例，第二深度小于第三深度。根據(jù)又另外的實(shí)施例，最終厚度01’)處于大約為初始厚度的百分之5到50的范圍中。根據(jù)又另外的實(shí)施例，最終厚度01’ ) 處于大約為初始厚度的百分之5到35的范圍中。根據(jù)又另外的實(shí)施例，前側(cè)腔(30) 具有在大約1彡AR30彡40的范圍中的縱橫比(AR3tl)。根據(jù)另一個(gè)實(shí)施例，前側(cè)腔(30)具有在大約1彡AR30彡10的范圍中的縱橫比(AR3tl)。根據(jù)又另外的實(shí)施例，方法包括在第一 (30,30')或第(40、40’ )通孔的一個(gè)或多個(gè)中提供電介質(zhì)襯墊(673、56’)，以便基本上使其中的導(dǎo)體(36、36，、46、46，)與修改的襯底(21，)絕緣。根據(jù)第三實(shí)施例，提供了一種電子設(shè)備，其包括具有前表面和后表面(22’) 的襯底，襯底具有接近前表面的第一厚度(XT)的設(shè)備區(qū)域06)；其中有第一導(dǎo)體 (36)的從前表面03)延伸到第一深度(31、31’)的至少一個(gè)第一通孔腔(30、30’)；以及其中有第二導(dǎo)體的從后表面02’ )延伸到大于第一深度(31、31’ )的第二深度01、41’ )并且具有重疊至少一個(gè)第一通孔腔(30、30’ )的占用區(qū)域的至少一個(gè)第二通孔腔(40、40’)， 其中，第一導(dǎo)體(36、36’ )和第二導(dǎo)體(46、46’ )被電連接。根據(jù)另外的實(shí)施例，第一深度超過(guò)第一厚度。根據(jù)又另外的實(shí)施例，第一通孔腔(30’)和第二通孔腔00’)具有電介質(zhì)襯墊(673、56，)。盡管已經(jīng)在本發(fā)明的前述詳細(xì)描述中給出了至少一個(gè)示例實(shí)施例，但是應(yīng)當(dāng)理解，存在大量的變化。還應(yīng)當(dāng)理解，示例實(shí)施例僅僅是示例，并且不旨在以任何方式限制本發(fā)明的范圍、應(yīng)用性或配置。而是，前述詳細(xì)描述將向本領(lǐng)域技術(shù)人員提供方便的路線圖來(lái)實(shí)現(xiàn)本發(fā)明的示例實(shí)施例，應(yīng)當(dāng)理解，可在不偏離權(quán)利要求闡述的本發(fā)明的范圍及其合法等同物的情況下，對(duì)在示例實(shí)施例中描述的元件的功能和布置中做出各種改變。
權(quán)利要求
1.一種用于形成直通襯底通孔(TSV)連接的方法，包括提供第一厚度的襯底晶片，其具有前表面和相對(duì)的后表面，并且其中前表面半導(dǎo)體設(shè)備已經(jīng)形成在接近前表面的厚度的設(shè)備區(qū)域中；形成包含第一半導(dǎo)體并且從所述前表面延伸到所述設(shè)備區(qū)域中或通過(guò)所述設(shè)備區(qū)域但不通過(guò)所述襯底晶片的第一通孔；從所述襯底晶片的所述后表面移除材料，以形成減少厚度的并且具有新暴露的后表面的變薄的襯底晶片；形成從新暴露的后表面向內(nèi)延伸的第二通孔，以便攔截一個(gè)或多個(gè)第一導(dǎo)體；以及在所述第二通孔中沉淀使得與一個(gè)或多個(gè)第一導(dǎo)體電接觸的傳導(dǎo)性襯料，由此提供從所述前表面到新暴露的后表面的電或熱連續(xù)性或者兩者。
2.根據(jù)權(quán)利要求1所述的方法，還包括提供在所述設(shè)備區(qū)域中的一個(gè)或多個(gè)接觸體與所述第一通孔中的一個(gè)或多個(gè)導(dǎo)體之間的電互連，由此將至少一個(gè)所述接觸體電耦接到所述第二通孔中的一個(gè)的傳導(dǎo)性襯料。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述第一通孔具有第一寬度和第一深度，并且所述第二通孔具有第二寬度和第二深度，使得所述第二深度大于所述第一深度并且所述第二寬度大于所述第一寬度。
4.根據(jù)權(quán)利要求1所述的方法，其中，最終厚度大約為初始厚度的百分之5到50。
5.根據(jù)權(quán)利要求4所述的方法，其中，所述第一深度為大約1到30微米。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述第一寬度為大約0.1到10微米。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述第一通孔和第二通孔都具有在大約1到40 的范圍中的縱橫比。
8.根據(jù)權(quán)利要求1所述的方法，其中，所述第一深度大于所述設(shè)備區(qū)域的厚度。
9.根據(jù)權(quán)利要求1所述的方法，其中，所述第一深度小于或等于最終厚度的大約百分之50。
10.一種用于提供直通襯底通孔(TSV)的方法，包括 提供具有在其初始前側(cè)和背側(cè)之間的初始厚度的襯底；在所述襯底中或上形成接近所述前側(cè)并具有第一深度的電子設(shè)備區(qū)域； 蝕刻具有第一寬度和第二深度的一個(gè)或多個(gè)前側(cè)腔； 用第一導(dǎo)體填充所述前側(cè)腔；從所述襯底的初始背側(cè)移除材料，以形成具有小于所述初始厚度的修改厚度的修改襯底，并且暴露其新的背側(cè)；蝕刻具有第二寬度和第三深度的一個(gè)或多個(gè)背側(cè)腔，由此暴露一個(gè)或多個(gè)所述前側(cè)腔中的一個(gè)或多個(gè)所述導(dǎo)體；以及在所述一個(gè)或多個(gè)背側(cè)腔中沉淀電耦接到所述前側(cè)腔的一個(gè)或多個(gè)所述第一導(dǎo)體的第二導(dǎo)體。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述第一深度小于所述第二深度。
12.根據(jù)權(quán)利要求10所述的方法，其中，所述第二深度小于所述第三深度。
13.根據(jù)權(quán)利要求10所述的方法，其中，最終厚度01’)處于大約為所述初始厚度的百分之5到50的范圍中。
14.根據(jù)權(quán)利要求13所述的方法，其中，最終厚度處于大約為所述初始厚度的百分之5 到35的范圍中。
15.根據(jù)權(quán)利要求10所述的方法，其中，所述前側(cè)腔具有在大約1( AR3tl ( 40的范圍中的縱橫比(AR30) 0
16.根據(jù)權(quán)利要求15所述的方法，其中，所述前側(cè)腔具有在大約1< AR3tl ^ 10的范圍中的縱橫比(AR30) 0
17.根據(jù)權(quán)利要求10所述的方法，還包括在一個(gè)或多個(gè)所述第一或第二通孔或其兩者中提供電介質(zhì)襯墊，以便基本上使其中的導(dǎo)體與所述修改襯底絕緣。
18.一種電子設(shè)備，包括具有前表面和后表面的襯底，所述襯底具有接近前表面的第一厚度的設(shè)備區(qū)域；其中有第一導(dǎo)體的從所述前表面延伸到第一深度的至少一個(gè)第一通孔腔；以及其中有第二導(dǎo)體的從后表面延伸到大于所述第一深度的第二深度并且具有重疊所述至少一個(gè)第一通孔腔的占用區(qū)域的至少一個(gè)第二通孔腔，其中所述第一和第二導(dǎo)體被電耦接。
19.根據(jù)權(quán)利要求18所述的設(shè)備，其中，所述第一深度超過(guò)第一厚度。
20.根據(jù)權(quán)利要求18所述的設(shè)備，其中，所述第一和第二通孔腔具有電介質(zhì)襯墊。
全文摘要
在基本上所有的用于形成接近于襯底晶片(20、20’)的前表面(23)的第一厚度(27)的設(shè)備區(qū)域(26)所需的高溫操作之后，提供直通襯底通孔(TSV)，通過(guò)以下步驟來(lái)實(shí)現(xiàn)(i)形成前表面(23)，形成包含第一導(dǎo)體(36、36’)的第一縱橫比的相對(duì)較淺的通孔(30、30’)，其優(yōu)選地延伸通過(guò)第一厚度(27)但是不通過(guò)初始晶片(20)厚度(21)；(ii)從后表面(22)移除材料(22”)，以形成具有新的后表面(22’)的更小最終厚度(21’)的修改晶片(20’)；和(iii)從新的后表面(22’)形成其中具有接觸第一導(dǎo)體(36、36’)的第二導(dǎo)體(56、56’)的設(shè)備區(qū)域(26)之下的第二縱橫比的更深的通孔(40、40’)，由此提供前到后的互連，而基本不會(huì)影響制造期間的晶片魯棒性和設(shè)備區(qū)域面積。兩個(gè)縱橫比都期望大約為＜40，有用地為＜10，并且優(yōu)選地為＜5。
文檔編號(hào)H01L21/768GK102388450SQ201080016069
公開(kāi)日2012年3月21日 申請(qǐng)日期2010年3月23日 優(yōu)先權(quán)日2009年4月16日
發(fā)明者保羅·W·桑德斯, 邁克爾·F·彼得拉斯, 錢德拉塞卡拉姆·拉米亞 申請(qǐng)人:飛思卡爾半導(dǎo)體公司