專利名稱：具有可調(diào)諧特征阻抗的垂直共面波導(dǎo)、設(shè)計(jì)結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及片上傳輸線(on-chip transmission line)，更具體地涉及具有可調(diào)諧特征阻抗(tunable characteristic impedance)的片上垂直共面波導(dǎo)(coplanar waveguide)、設(shè)計(jì)結(jié)構(gòu)及其制造方法。
背景技術(shù)：
片上互連(on-chip interconnect)(例如，片上傳輸線)的性能是影響整體芯片性能的重要因素。通常在生產(chǎn)開始前對片上傳輸線進(jìn)行建模，以盡力減少設(shè)計(jì)時(shí)間。由于片上傳輸線對整體芯片性能的重要性，在評(píng)估高性能設(shè)計(jì)時(shí)需要片上傳輸線的準(zhǔn)確模型。傳輸線模型中存在的任何錯(cuò)誤都可能導(dǎo)致與片上傳輸線關(guān)聯(lián)的特征阻抗和/或衰減的不準(zhǔn)確估計(jì)?；阱e(cuò)誤建模而生產(chǎn)的芯片可能無法以設(shè)計(jì)規(guī)范所需的方式執(zhí)行，并因此無法有效率地使用時(shí)間、精力、和資金。片上傳輸線的通常類型是共面波導(dǎo)。傳統(tǒng)的共面波導(dǎo)包括兩側(cè)有接地線的信號(hào)線。所有這三條線(例如，信號(hào)線和兩條接地線)都形成在半導(dǎo)體結(jié)構(gòu)的公共布線層 (common wiring level)中，因此在基本上水平的面上共面。傳統(tǒng)的片上共面波導(dǎo)難以建模，因?yàn)樵诠裁娌▽?dǎo)附近的半導(dǎo)體結(jié)構(gòu)的不對稱性產(chǎn)生了難以建模的不對稱電場。當(dāng)電場與空氣相交(例如，在共面波導(dǎo)的上方)或與硅基板相交(例如，在共面波導(dǎo)的下方)時(shí)，加重了傳統(tǒng)共面波導(dǎo)的建模的難度。這是因?yàn)椋瑢τ诳諝夂?或基板耦合的效應(yīng)，不存在高度準(zhǔn)確的模型。因此，多數(shù)設(shè)計(jì)者不進(jìn)行建模，而是依賴所制造的原型的硬件測量來驗(yàn)證芯片設(shè)計(jì)，這拉長了設(shè)計(jì)周期和產(chǎn)品上市的時(shí)間。因此，在該技術(shù)領(lǐng)域中存在克服上述缺點(diǎn)和限制的需要。

發(fā)明內(nèi)容
在本發(fā)明的第一方面中，提供了一種片上傳輸線，包括信號(hào)線、與信號(hào)線隔開且在信號(hào)線上方的上接地線(upper ground line)、以及與信號(hào)線隔開且在信號(hào)線下方的下接地線(lower ground line)。信號(hào)線、上接地線、以及下接地線在介電材料中基本上垂直對齊(align)。在本發(fā)明的另一方面中，提供了一種制造半導(dǎo)體結(jié)構(gòu)的方法。該方法包括在有源器件上方的至少一個(gè)布線層中形成片上傳輸線的下接地線，在該至少一個(gè)布線層上方的第二布線層中形成片上傳輸線的信號(hào)線，以及在該第二布線層上方的第三布線層中形成片上傳輸線的上接地線。在本發(fā)明的再一方面中，提供了一種有形地實(shí)施在機(jī)器可讀介質(zhì)中的設(shè)計(jì)結(jié)構(gòu)， 用于設(shè)計(jì)、制造、或測試集成電路。該設(shè)計(jì)結(jié)構(gòu)包括信號(hào)線、與信號(hào)線隔開且在信號(hào)線上方的上接地線、以及與信號(hào)線隔開且在信號(hào)線下方的下接地線。信號(hào)線、上接地線、以及下接地線在介電材料中基本上垂直對齊。


下面參照所示的多個(gè)附圖，通過本發(fā)明的示例性實(shí)施例的非限定示例對本發(fā)明進(jìn)行詳細(xì)說明。圖1示出了水平共面波導(dǎo)；圖2至4示出了根據(jù)本發(fā)明的方面的垂直共面波導(dǎo)；圖5至7示出了根據(jù)本發(fā)明的方面的結(jié)構(gòu)側(cè)視圖及各個(gè)工藝步驟；圖8至13示出了根據(jù)本發(fā)明的方面的電路參數(shù)的數(shù)據(jù)圖；以及圖14是半導(dǎo)體設(shè)計(jì)、制造、和/或測試中使用的設(shè)計(jì)處理的流程圖。
具體實(shí)施例方式本發(fā)明一般涉及片上傳輸線，更具體地涉及具有可調(diào)諧特征阻抗的片上垂直共面波導(dǎo)、設(shè)計(jì)結(jié)構(gòu)及其制造方法。在實(shí)施例中，片上傳輸線包括形成在有源器件上的布線層中的信號(hào)線。第一接地線形成在信號(hào)線下方的布線層中，且通過介電材料與信號(hào)線隔開。第二接地線形成在信號(hào)線上方的布線層中，且也通過介電材料與信號(hào)線隔開。信號(hào)線和這兩條接地線在介電材料中垂直對齊，這為垂直共面波導(dǎo)產(chǎn)生了基本對稱的電場。以此方式，本發(fā)明的實(shí)施方式提供了更易于準(zhǔn)確建模的設(shè)計(jì)結(jié)構(gòu)。根據(jù)本發(fā)明的方面，可以通過改變信號(hào)線和/或接地線的厚度(例如，水平尺寸) 來調(diào)諧(例如，調(diào)整)垂直共面波導(dǎo)的特征阻抗。根據(jù)本發(fā)明的附加方面，可以通過在垂直共面波導(dǎo)的任一側(cè)上沿著垂直共面波導(dǎo)的長度方向形成金屬帶(metal strip)而調(diào)諧垂直共面波導(dǎo)的特征阻抗。例如，垂直共面波導(dǎo)的特征阻抗可能受到以下因素影響垂直共面波導(dǎo)與金屬帶之間的水平間隔；沿垂直共面波導(dǎo)長度方向的金屬帶之間的間隔；沿垂直共面波導(dǎo)長度方向的金屬帶的尺寸；以及/或者金屬帶是浮接(floating)還是連接到垂直共面波導(dǎo)的接地線。圖1示出了水平共面波導(dǎo)5，其包括形成在氧化層25中的導(dǎo)電信號(hào)線10和導(dǎo)電接地線15、20。氧化層25形成在硅基板30上。氮化層35和鈍化層40 (例如，聚酰亞胺 (polyimide))形成在氧化層25上。典型地，鈍化層40的上表面與空氣45接觸。箭頭“E” 表示電場，其從信號(hào)線10發(fā)出并結(jié)束于接地線15、20。如圖1所描繪，存在于水平共面波導(dǎo)5之上的電場“E”與存在于水平共面波導(dǎo)之下的電場“E”穿過不同材料的不同層。更具體地，在水平共面波導(dǎo)5的頂部，電場‘ ”穿過氧化層25的薄的一部分、氮化層35、鈍化層40、和空氣45。另一方面，在水平共面波導(dǎo)5的底部，電場“E”穿過氧化層25的厚的一部分以及硅基板30。環(huán)繞水平共面波導(dǎo)5的材料的不對稱性產(chǎn)生了難以建模的不對稱電場“E”。由于缺少針對空氣45和硅基板30對電場 “E”的效應(yīng)的準(zhǔn)確模型，更加重了對水平共面波導(dǎo)5建模的難度。圖1所描繪的水平共面波導(dǎo)5也因?yàn)殡妶觥癊”與硅基板30相交而遭受性能缺陷。在CMOS技術(shù)中，低電阻硅基板30與信號(hào)線10和接地線15、20電耦合的效應(yīng)增加了片上傳輸線的插入損耗(insertion loss)。與這種基板耦合相關(guān)聯(lián)的損耗誘發(fā)特性 (loss-inducing characteristic)對水平共面波導(dǎo)5的RF性能有不利的影響。圖2示出了根據(jù)本發(fā)明的方面的垂直共面波導(dǎo)60。在實(shí)施例中，垂直共面波導(dǎo)60包括彼此基本垂直對齊地形成在介電材料80中的導(dǎo)電信號(hào)線65、導(dǎo)電上接地線70以及導(dǎo)電下接地線75。介電材料80可形成在有源器件的硅基板85上方。氮化層90和鈍化層95 可形成在氧化層80上方，其中鈍化層95的上表面暴露在空氣100中。介電材料80可包括但不限于高k電介質(zhì)、低k電介質(zhì)、超低k電介質(zhì)、氧化物等。例如，介電材料80可包括硼磷硅玻璃(borophosphosilicate glass, BPSG)或高密度等離子體(HDP)氧化物。如圖2所描繪，垂直共面波導(dǎo)60的電場“E”完全或幾乎完全存在于單一類型的材料(例如，介電材料80)內(nèi)。與圖1的水平共面波導(dǎo)5相比，垂直共面波導(dǎo)60具有更加對稱的電場“E”。因此，與圖1的水平共面波導(dǎo)5相比，垂直共面波導(dǎo)60更易于建模。仍參考圖2，由于信號(hào)線65、上接地線70、下接地線75在介電材料80中的垂直布置，從而空氣100和硅基板85對垂直共面波導(dǎo)60的電場“E”具有極小的影響。因此，與圖 1的水平共面波導(dǎo)5相比，可以更準(zhǔn)確地對垂直共面波導(dǎo)60建模。此外，根據(jù)本發(fā)明的方面，因?yàn)殡妶鲋饕ㄔ诮殡姴牧?0內(nèi)，所以可以最小化垂直共面波導(dǎo)60的基板耦合效應(yīng) (substrate coupling effect)。因此，與圖1的水平共面波導(dǎo)5相比，垂直共面波導(dǎo)60具有更好的損耗特性。圖3示出了根據(jù)本發(fā)明的方面的分別位于垂直共面波導(dǎo)60的任一側(cè)的可選金屬帶110和115。在實(shí)施例中，金屬帶110和115形成在介電材料80中且在信號(hào)線65、上接地線70、及下接地線75的左側(cè)和右側(cè)。如這里更詳細(xì)地討論的，可以通過分別在信號(hào)線65、 上接地線70、和下接地線75的兩側(cè)提供金屬帶110和115而將垂直共面波導(dǎo)60的特征阻抗調(diào)諧至特定的期望值。這些金屬帶可以直接連接到接地平面(例如，上接地線70和下接地線75)，或者可以浮接(例如，不直接連接到接地平面)。也可以通過改變信號(hào)線65、上接地線70、和下接地線75的厚度“t”來調(diào)諧垂直共面波導(dǎo)60的特征阻抗。圖4示出了根據(jù)本發(fā)明的方面的垂直共面波導(dǎo)60的透視圖，垂直共面波導(dǎo)60包括垂直對齊的信號(hào)線65、上接地線70、和下接地線75。多個(gè)金屬帶110、115沿著垂直共面波導(dǎo)60的長度方向以垂直陣列的形式布置在垂直共面波導(dǎo)60的左右兩側(cè)。尺寸“t”表示信號(hào)線65、上接地線70、和下接地線75在水平方向上的厚度。尺寸“d”表示垂直共面波導(dǎo) 60與金屬帶110、115之間在水平方向上的距離。尺寸“W”表示金屬帶110、115的寬度，而尺寸“S”表示金屬帶110、115之間在與水平方向和垂直方向正交的方向上(例如，沿垂直共面波導(dǎo)60的長度方向)的間隔。尺寸“t”、“d”、“w”、和“S”可以根據(jù)特定的應(yīng)用和設(shè)計(jì)而改變，下面說明一些非限制性的示例性尺寸?？梢酝ㄟ^改變“t”、“d”、“W”、和“S”尺寸中的任一個(gè)或多個(gè)來改變接地平面(例如，上和下接地線70、75)與信號(hào)平面(例如，信號(hào)線65)之間的電容。特征阻抗定義為
=SQRT(L/C)，其中，“L”為每單位長度的電感，“C”為每單位長度的電容。因此，可以通過適當(dāng)?shù)剡x擇“t”、“d”、“w”、和“S”尺寸而調(diào)諧垂直共面波導(dǎo)60的特征阻抗。以此方式，本發(fā)明的實(shí)施可用于獲得約35歐姆至約75歐姆范圍中的特征阻抗，優(yōu)選為約50歐姆。然而， 本發(fā)明并不限于這些數(shù)值，并且可以通過調(diào)整“t”、“d”、“w”、及“S”尺寸獲得任何期望的特征阻抗。根據(jù)本發(fā)明的方面，可以使用傳統(tǒng)的工藝技術(shù)將圖2至4中所描繪的結(jié)構(gòu)制造為層化半導(dǎo)體結(jié)構(gòu)。例如，圖5至7示出了根據(jù)本發(fā)明的方面的用于形成傳輸線結(jié)構(gòu)的結(jié)構(gòu)和各個(gè)工藝步驟。具體地，圖5示出了示例性半導(dǎo)體結(jié)構(gòu)的剖面圖，其包括基板85及形成在其上的介電層125?；?5可以使用傳統(tǒng)工藝技術(shù)形成，其可以包括例如半導(dǎo)體器件(例如，柵極、源極/漏極區(qū)域等)形成在其中的硅基板。介電層125可以使用傳統(tǒng)工藝技術(shù)形成，并且可以由任意合適的材料組成，所述材料包括但不限于高k電介質(zhì)、低k電介質(zhì)、超低 k電介質(zhì)等。例如，介電層125可以包括與上面有關(guān)圖2和3描述的介電材料80對應(yīng)的任意合適的氧化物材料。仍然參考圖5，布線層Ml形成在介電層125上。在實(shí)施例中，布線層Ml由與介電層125相同的材料(例如，氧化物材料)組成。使用傳統(tǒng)的光刻蝕刻和沉積工藝將導(dǎo)體部分130形成在布線層Ml中。導(dǎo)體部分130可由任意合適的導(dǎo)電材料組成，所述材料包括但不限于銅、鋁、合金等，并且，導(dǎo)體部分130可以使用傳統(tǒng)工藝形成。圖6示出了圖5的結(jié)構(gòu)，在其上已經(jīng)形成了附加的布線層M2、M3、M4和MQ、以及介層(via level)Vl、V2、V3和VQ。在實(shí)施例中，所有布線層M2-MQ以及介層Vl-VQ都由與第一布線層Ml相同的材料(例如，氧化物)組成。此外，每一布線層M2-MQ和介層Vl-VQ包括類似于導(dǎo)體部分130的各自導(dǎo)體部分。多個(gè)各自導(dǎo)體部分被構(gòu)造和布置為形成上面關(guān)于圖2至4描述的下接地線75。以此方式，下接地線75跨越多個(gè)布線層和介層。圖7示出了圖6的結(jié)構(gòu)，在其上，附加的布線層135、LY、145、AM和155形成在Ml-MQ 層上方。在實(shí)施例中，所有布線層135、LY、145、AM和155都由與布線層Ml-MQ相同的材料 (例如，氧化物)組成。根據(jù)本發(fā)明的方面，信號(hào)線65形成在布線層LY中，而上接地線70 形成在布線層AM中。信號(hào)線65和上接地線70可由任意合適的導(dǎo)電材料形成，所述導(dǎo)電材料包括但不限于銅、鋁、合金等，并且，信號(hào)線65和上接地線70可使用傳統(tǒng)工藝形成。可以使用傳統(tǒng)技術(shù)(例如，標(biāo)準(zhǔn)的生產(chǎn)線后端(BEOL)工藝)形成圖5至7的特征。 例如，可用于形成這些特征的制造工藝包括但不限于光刻掩模和曝光、蝕刻(例如，反應(yīng)離子蝕刻(RIE)等)、金屬化(例如，化學(xué)氣相沉積(CVD)等)、以及平面化與拋光工藝(例如，化學(xué)機(jī)械拋光(CMP)等)。此外，本發(fā)明的實(shí)施也可使用圖5至7中未示出的附加特征。 例如，可使用勢壘材料(barrier material)作為襯層(liner)或蓋層(cap)等。此外，圖5至7中所描繪的各層可具有任意合適的高度，并且彼此的高度可不相同。例如，布線層Ml-MQ可具有約3. 56 μ m的組合高度，層135可具有約4 μ m的高度，層LY 可具有約1. 25 μ m的高度，層145可具有約4 μ m的高度，而層AM可具有約4 μ m的高度。然而，本發(fā)明并不限于這些值，而是可以采用任意合適的高度。此外，本發(fā)明并不限于所示的布線層的數(shù)量。而是，本發(fā)明的方面可使用具有任意數(shù)量的布線層的半導(dǎo)體器件(例如，模擬器件、數(shù)字器件等)。此外，上接地線70、下接地線75和信號(hào)線65可具有任意合適的厚度“t”。如圖3 和7所描繪，上接地線70、下接地線75和信號(hào)線65都具有相同的厚度“t”。然而，本發(fā)明并不限于該配置；而是，上接地線70、下接地線75和信號(hào)線65可各自具有不同的相應(yīng)厚度 “t”。此外，上接地線70和信號(hào)線65并不局限于單個(gè)相應(yīng)的布線層，而可跨越多個(gè)布線層 (以及介層，如果存在的話)。類似地，雖然下接地線75顯示為跨越多個(gè)層M1-MQ，但其并不限于這種實(shí)施方式，而是可以同樣地形成在單個(gè)層中。雖然沒有顯示在圖5至7中，金屬帶110和115可以與上接地線70、下接地線75 和信號(hào)線65基本同時(shí)形成在圖5至7所示的層化半導(dǎo)體結(jié)構(gòu)的這些層中。換言之，可以使用傳統(tǒng)工藝將對應(yīng)于金屬帶110和115的導(dǎo)電材料形成在所選布線層和介層中的選擇性位置處。通過在布線層內(nèi)所選位置中形成金屬帶110和115，可以以任何期望的方式修改“d”、 “W”、和“S”尺寸(上面關(guān)于圖4所描述的)。如上面關(guān)于圖4所說明的，可以通過改變“t”、 “d”、“w”、及“S”尺寸中的一個(gè)或多個(gè)來改變接地平面(例如，上和下接地線70、75)與信號(hào)平面(例如，信號(hào)線65)之間的電容。因此，可以通過在相關(guān)于圖5至7的工藝步驟過程中適當(dāng)?shù)剡x擇“t”、“d”、“w”、和“S”尺寸來調(diào)諧垂直共面波導(dǎo)60的特征阻抗。根據(jù)本發(fā)明的方面，尺寸“t”、“d”、“w”、和“S”可被選擇為任何期望的值。圖8示出了根據(jù)本發(fā)明的方面的在水平共面波導(dǎo)與垂直共面波導(dǎo)之間的插入損耗值的比較。曲線200表示在LY層中形成的、寬度為1.52μπι的水平共面波導(dǎo)的插入損耗。 曲線205表示根據(jù)圖5至7所形成的、“t”尺寸為1. 25 μ m的垂直共面波導(dǎo)的插入損耗。如圖8所示，與水平共面波導(dǎo)相比，垂直共面波導(dǎo)具有較小的插入損耗。圖9示出了根據(jù)本發(fā)明的方面所形成的垂直共面波導(dǎo)的特征阻抗值的比較。四條曲線220、225、230、235分別對應(yīng)于根據(jù)圖5至7所形成的、不具有任何金屬帶(例如，元件 110、115)、且‘4”尺寸為1.25μπι、4μπι、5μπι、 Π 10 μ m的各個(gè)垂直共面波導(dǎo)。如圖9所示， 特征阻抗隨著“t”尺寸的增加而降低。圖10示出了根據(jù)本發(fā)明的方面所形成的垂直共面波導(dǎo)的特征阻抗值的比較。三條曲線250、255、和260對應(yīng)于根據(jù)圖5至7所形成的、“t”尺寸均為5 μ m的各個(gè)垂直共面波導(dǎo)。曲線250對應(yīng)于不具有金屬帶(例如，110、115)的垂直共面波導(dǎo)。曲線255對應(yīng)于具有“d”為1 μ m且“S”為0的浮接金屬帶的垂直共面波導(dǎo)。曲線260對應(yīng)于具有“d”為 0. 5 μ m、“w”為2 μ m、且“S”為2 μ m的金屬帶的垂直共面波導(dǎo)。圖10所描繪的數(shù)據(jù)證明了金屬帶的使用對阻抗具有影響。圖11示出了根據(jù)本發(fā)明的方面所形成的垂直共面波導(dǎo)的每單位長度電容的比較。四條曲線270、275、280和285對應(yīng)于根據(jù)圖5至7所形成的、“t”尺寸均為10 μ m的各個(gè)垂直共面波導(dǎo)。曲線270對應(yīng)于不具有金屬帶(例如，110、115)的垂直共面波導(dǎo)。曲線275對應(yīng)于具有“d”為1. 0 μ m且“S”為0的浮接金屬帶(例如，金屬帶為沿垂直共面波導(dǎo)的長度方向延伸的固態(tài)板)的垂直共面波導(dǎo)。曲線280和觀各自對應(yīng)于具有“d”為 0. 5 μ m、“w”為2 μ m、且“S”為2 μ m的金屬帶的垂直共面波導(dǎo)。曲線280對應(yīng)于金屬帶不直接連接到垂直共面波導(dǎo)(例如，金屬帶為浮接)的配置，而曲線285對應(yīng)于金屬帶直接連接到接地平面(例如，金屬帶110和115直接連接到上和下接地線70、7幻的配置。圖12示出了對應(yīng)于圖11所描繪的電容值的特征阻抗值的比較。更具體地，曲線 270’、275’、280’和285，分別描繪了對應(yīng)于曲線270,275,280和285的阻抗。圖11和12 中所描繪的數(shù)據(jù)證明了金屬帶對電容有影響，因此對阻抗有影響。圖13示出了根據(jù)本發(fā)明的方面所形成的垂直共面波導(dǎo)的特征阻抗值的比較。四條曲線300、305、310和315對應(yīng)于根據(jù)圖5至7所形成的、“t”尺寸均為15 μ m的各個(gè)垂直共面波導(dǎo)。曲線300對應(yīng)于不具有金屬帶(例如，110、115)的垂直共面波導(dǎo)。曲線305、 310、和315對應(yīng)于具有“d”為0. 5 μ m、“w”為2 μ m、以及“S”尺寸不同的浮接金屬帶的垂直共面波導(dǎo)。具體地，曲線305的“S”為lym，曲線310的“S”為2 μπι，且曲線315的“S” 為5μπι。圖13所描繪的數(shù)據(jù)證明金屬帶之間的間隔對阻抗具有影響。如這里所述，由于基板耗損的減少，根據(jù)本發(fā)明的方面所形成的垂直共面波導(dǎo)相比于傳統(tǒng)的水平共面波導(dǎo)具有更好的插入損耗。此外，由于與垂直共面波導(dǎo)關(guān)聯(lián)的電場的對稱性，垂直共面波導(dǎo)比水平共面波導(dǎo)更容易建模。此外，可以通過改變信號(hào)線和接地線的厚度(例如，“t”尺寸)，而對垂直共面波導(dǎo)的特征阻抗進(jìn)行大范圍的調(diào)諧。也可以通過沿信號(hào)線和接地線的側(cè)邊加入金屬帶以及通過適當(dāng)?shù)剡x擇與金屬帶關(guān)聯(lián)的“d”、“s”、和“W” 尺寸來調(diào)諧特征阻抗。圖14示出了例如在半導(dǎo)體IC(集成電路)邏輯設(shè)計(jì)、仿真、測試、布局、及制造中使用的示例性設(shè)計(jì)流程900的框圖。設(shè)計(jì)流程900包括用于處理設(shè)計(jì)結(jié)構(gòu)或器件的工藝、 機(jī)器和/或機(jī)制，以產(chǎn)生上述和圖2至7中所示的設(shè)計(jì)結(jié)構(gòu)和/或器件在邏輯上或在功能上的等效表示。設(shè)計(jì)流程900所處理和/或產(chǎn)生的設(shè)計(jì)結(jié)構(gòu)可被編碼在機(jī)器可讀傳輸或存儲(chǔ)介質(zhì)上，以包括數(shù)據(jù)和/或指令，當(dāng)所述數(shù)據(jù)和/或指令在數(shù)據(jù)處理系統(tǒng)上執(zhí)行或處理時(shí)，產(chǎn)生硬件組件、電路、器件或系統(tǒng)在邏輯上、結(jié)構(gòu)上、機(jī)械上或功能上的等效表示。機(jī)器包括但不限于在IC設(shè)計(jì)過程(例如，設(shè)計(jì)、制造、或仿真電路、組件、器件或系統(tǒng))中使用的任何機(jī)器。例如，機(jī)器可包括光刻機(jī)器、用以產(chǎn)生掩模的機(jī)器和/或設(shè)備(例如，電子束寫入器(e-beam writer))、用于仿真設(shè)計(jì)結(jié)構(gòu)的計(jì)算機(jī)或設(shè)備、在制造或測試工藝中使用的任何設(shè)備、或者用于將設(shè)計(jì)結(jié)構(gòu)在功能上的等效表示編程到任何介質(zhì)中的任何機(jī)器(例如，用以編程可編程門陣列的機(jī)器)。設(shè)計(jì)流程900可根據(jù)所設(shè)計(jì)的表示類型而改變。例如，用于建立專用IC(ASIC)的設(shè)計(jì)流程900可能不同于用于設(shè)計(jì)標(biāo)準(zhǔn)組件的設(shè)計(jì)流程900或者不同于用于將設(shè)計(jì)實(shí)例化為可編程陣列(例如，由Altera. 公司或Xilinx 公司所提供的可編程門陣列(PGA)或現(xiàn)場可編程門陣列(FPGA))的設(shè)計(jì)流程900。圖14圖示了多個(gè)這種設(shè)計(jì)結(jié)構(gòu)，其包括優(yōu)選地由設(shè)計(jì)處理(design process)910 處理的輸入設(shè)計(jì)結(jié)構(gòu)920。設(shè)計(jì)結(jié)構(gòu)920可以是由設(shè)計(jì)處理910所產(chǎn)生和處理的邏輯仿真設(shè)計(jì)結(jié)構(gòu)，用以產(chǎn)生硬件器件在邏輯上的等效功能表示。設(shè)計(jì)結(jié)構(gòu)920也可以或者替代地包括數(shù)據(jù)和/或程序指令，當(dāng)被設(shè)計(jì)處理910進(jìn)行處理時(shí)，所述數(shù)據(jù)和/或程序指令產(chǎn)生硬件器件的物理結(jié)構(gòu)的功能表示。不論是表示功能和/或結(jié)構(gòu)設(shè)計(jì)特征，都可以使用電子計(jì)算機(jī)輔助設(shè)計(jì)(ECAD)(諸如，由核開發(fā)者/設(shè)計(jì)者所實(shí)施的)產(chǎn)生設(shè)計(jì)結(jié)構(gòu)920。當(dāng)設(shè)計(jì)結(jié)構(gòu)920被編程在機(jī)器可讀數(shù)據(jù)傳輸、門陣列、或存儲(chǔ)介質(zhì)上時(shí)，設(shè)計(jì)結(jié)構(gòu)920可由設(shè)計(jì)處理 910內(nèi)的一個(gè)或多個(gè)硬件和/或軟件模塊存取和處理，以仿真或在功能上表示電子組件、電路、電子或邏輯模塊、裝置、器件、或系統(tǒng)，如圖2至7所示的那些。因此，設(shè)計(jì)結(jié)構(gòu)920可以包括包含人類和/或機(jī)器可讀源代碼、經(jīng)編譯的結(jié)構(gòu)、以及計(jì)算機(jī)可執(zhí)行代碼結(jié)構(gòu)的文件或其他數(shù)據(jù)結(jié)構(gòu)，當(dāng)由設(shè)計(jì)或仿真數(shù)據(jù)處理系統(tǒng)處理時(shí)，所述文件或其他數(shù)據(jù)結(jié)構(gòu)在功能上仿真或表示硬件邏輯設(shè)計(jì)的電路或其他級(jí)。這種數(shù)據(jù)結(jié)構(gòu)可以包括硬件描述語言(HDL) 設(shè)計(jì)實(shí)體或符合和/或兼容低級(jí)HDL設(shè)計(jì)語言(例如，Verilog和VHDL)和/或高級(jí)設(shè)計(jì)語言(例如，C或C++)的其他數(shù)據(jù)結(jié)構(gòu)。設(shè)計(jì)處理910優(yōu)選使用和并入硬件和/或軟件模塊，用于合成(synthesizing)、翻譯(translating)、或處理圖2至7所示的組件、電路、器件、或邏輯結(jié)構(gòu)的設(shè)計(jì)/仿真功能等效體，以產(chǎn)生可包括設(shè)計(jì)結(jié)構(gòu)(諸如，設(shè)計(jì)結(jié)構(gòu)920)的網(wǎng)表(netliSt)980。網(wǎng)表980可包括例如經(jīng)編譯的或經(jīng)處理的數(shù)據(jù)結(jié)構(gòu)，其表示布線、分離組件、邏輯門、控制電路、I/O器件、模型等的列表，用于描述在集成電路設(shè)計(jì)中與其他元件和電路的連接?？梢允褂玫幚韥砗铣删W(wǎng)表980，其中根據(jù)器件的設(shè)計(jì)規(guī)范和參數(shù)一次或多次地再合成網(wǎng)表980。如這里描述的其他設(shè)計(jì)結(jié)構(gòu)類型，網(wǎng)表980可以被記錄在機(jī)器可讀數(shù)據(jù)存儲(chǔ)介質(zhì)上或被編程為可編程門陣列。介質(zhì)可以是非易失性存儲(chǔ)介質(zhì)(諸如，磁或光盤驅(qū)動(dòng)器)、可編程門陣列、小型閃存(compact flash)、或其他閃存。此外，或替代地，介質(zhì)可以是系統(tǒng)或高速緩存(cache memory)、緩沖空間(buffer space)、或者電或光傳導(dǎo)器件和材料，在其上可經(jīng)由因特網(wǎng)或其他網(wǎng)絡(luò)適用方法傳輸和居中存儲(chǔ)數(shù)據(jù)分組。設(shè)計(jì)處理910可以包括用于處理包括網(wǎng)表980的多種輸入數(shù)據(jù)結(jié)構(gòu)類型的硬件和軟件模塊。這些數(shù)據(jù)結(jié)構(gòu)類型可以例如駐存在庫單元(library element)930內(nèi)， 并包括一組常用元件、電路及器件，包括用于給定制造技術(shù)(例如，不同技術(shù)節(jié)點(diǎn)，32nm、 45nm、90nm等)的模型、布局和符號(hào)表示。數(shù)據(jù)結(jié)構(gòu)類型還可以包括設(shè)計(jì)規(guī)范(design specification) 940、特性化數(shù)據(jù)(characterization data) 950、驗(yàn)證數(shù)據(jù)(verification data)960、設(shè)計(jì)規(guī)則(design rule)970、和可包括輸入測試圖案、輸出測試結(jié)果和其他測試信息的測試數(shù)據(jù)文件985。設(shè)計(jì)處理910還可以包括例如標(biāo)準(zhǔn)機(jī)械設(shè)計(jì)處理，諸如，應(yīng)力分析、熱分析、機(jī)械事件仿真、用于諸如鑄造、模制及模壓成形的操作的處理仿真等。機(jī)械設(shè)計(jì)領(lǐng)域的普通技術(shù)人員可以獲知不偏離本發(fā)明的范圍和精神的用于設(shè)計(jì)處理910的可能的機(jī)械設(shè)計(jì)工具和應(yīng)用的范圍。設(shè)計(jì)處理910也可以包括用于執(zhí)行標(biāo)準(zhǔn)電路設(shè)計(jì)處理(諸如， 時(shí)序分析、驗(yàn)證、設(shè)計(jì)規(guī)則檢查、放置和路由操作等)的模塊。設(shè)計(jì)處理910使用和并入邏輯和物理設(shè)計(jì)工具(諸如，HDL編譯器和仿真模型建立工具)，來將設(shè)計(jì)結(jié)構(gòu)920連同所描述的某些或全部支持?jǐn)?shù)據(jù)結(jié)構(gòu)以及任何附加的機(jī)械設(shè)計(jì)或數(shù)據(jù)(若適用)一起處理，以產(chǎn)生第二設(shè)計(jì)結(jié)構(gòu)990。設(shè)計(jì)結(jié)構(gòu)990以用于機(jī)械器件和結(jié)構(gòu)的數(shù)據(jù)的交換的數(shù)據(jù)格式駐存在存儲(chǔ)介質(zhì)或可編程門陣列上(例如，以IGES、DXF、 Parasolid XT、JT、DRG、或用于存儲(chǔ)或再現(xiàn)這些機(jī)械設(shè)計(jì)結(jié)構(gòu)的任何其他合適的格式存儲(chǔ)的信息)。類似于設(shè)計(jì)結(jié)構(gòu)920，設(shè)計(jì)結(jié)構(gòu)990優(yōu)選包括一個(gè)或多個(gè)文件、數(shù)據(jù)結(jié)構(gòu)、或其他計(jì)算機(jī)編碼的數(shù)據(jù)或指令，其駐存在傳輸或數(shù)據(jù)存儲(chǔ)介質(zhì)上，并且在被ECAD系統(tǒng)處理時(shí)產(chǎn)生圖2至7中所示的本發(fā)明的一個(gè)或多個(gè)實(shí)施例在邏輯上或在功能上的等效體。在一個(gè)實(shí)施例中，設(shè)計(jì)結(jié)構(gòu)990可以包括經(jīng)編譯的可執(zhí)行HDL仿真模型，其可在功能上仿真圖2至7 中所示的器件。設(shè)計(jì)結(jié)構(gòu)990也可以使用用于集成電路的布局?jǐn)?shù)據(jù)的交換的數(shù)據(jù)格式和/或符號(hào)數(shù)據(jù)格式(例如，以⑶SII (⑶S2)、GLl、OASIS、映射文件(map file)、或用于存儲(chǔ)這些設(shè)計(jì)數(shù)據(jù)結(jié)構(gòu)的任何其他合適格式存儲(chǔ)的信息)。設(shè)計(jì)結(jié)構(gòu)990可以包括諸如以下的信息符號(hào)數(shù)據(jù)、映射文件、測試數(shù)據(jù)文件、設(shè)計(jì)內(nèi)容文件、制造數(shù)據(jù)、布局參數(shù)、布線、金屬層、介層 (via)、形狀、路由通過生產(chǎn)線的數(shù)據(jù)、以及制造商或其他設(shè)計(jì)者/開發(fā)者用于生產(chǎn)前述圖2 至7所示的器件或結(jié)構(gòu)所需的任何其他數(shù)據(jù)。設(shè)計(jì)結(jié)構(gòu)990可以接著進(jìn)行到階段995，例如，其中設(shè)計(jì)結(jié)構(gòu)990 進(jìn)行投片(tape-out)、發(fā)送至制造、發(fā)送至掩模室、發(fā)送至另一設(shè)計(jì)室、送回客戶等。上述方法用于制造集成電路芯片。所得到的集成電路芯片可由制造商以原始晶片形式(即，作為具有多個(gè)未封裝芯片的單個(gè)晶片)作為裸芯發(fā)布，或者以封裝的形式發(fā)布。 在后一情況下，芯片被裝配在單芯片封裝(例如，塑料載體，具有固定到主板或其他更高層載體的引腳)中或多芯片封裝(例如，具有表面互連和/或內(nèi)埋式互連的陶瓷載體)中。在任意情況下，芯片接著與其他芯片、分離電路元件和/或其他信號(hào)處理器件集成，作為(a)中間產(chǎn)品(例如，主板)或(b)最終產(chǎn)品的一部分。最終產(chǎn)品可以是包括集成電路芯片的任何產(chǎn)品，其范圍從玩具及其他低端應(yīng)用到具有顯示器、鍵盤或其他輸入器件以及中央處理器的先進(jìn)計(jì)算機(jī)產(chǎn)品。這里所使用的術(shù)語僅用于描述特定實(shí)施例的目的，而并不意在限制本發(fā)明。如本文中所使用的，除非上下文另外清楚地指示，否則單數(shù)形式“一”及“所述”也意在包括復(fù)數(shù)形式。還將理解，術(shù)語“包括”在本說明書中使用時(shí)表示所陳述的特征、實(shí)體、步驟、操作、元件和/或組件的存在，但并不排除一個(gè)或多個(gè)其他特征、實(shí)體、步驟、操作、元件、組件和/或其組合的存在或添加。所附權(quán)利要求中的所有部件或步驟以及功能單元的對應(yīng)結(jié)構(gòu)、材料、動(dòng)作及其等同體(可適用的)意在包括用于組合其他所具體要求權(quán)利的元件來執(zhí)行功能的任何結(jié)構(gòu)、 材料或動(dòng)作。已經(jīng)為了說明及描述的目的呈現(xiàn)了本發(fā)明的描述，但其并不意在窮舉或者將本發(fā)明限制到所公開的形式。對于本領(lǐng)域的普通技術(shù)人員而言，在不偏離本發(fā)明的范圍和精神的情況下，許多修改和變化是顯而易見的。為了最佳地解釋本發(fā)明的原理和實(shí)際應(yīng)用， 以及為了使得本領(lǐng)域的其他普通技術(shù)人員能夠理解本發(fā)明的具有適合于所預(yù)期的特定用途的各種修改的各種實(shí)施例，來選擇和描述實(shí)施例。因此，雖然本發(fā)明以實(shí)施例的方式進(jìn)行了描述，但本領(lǐng)域的技術(shù)人員可以理解，可以在所附的權(quán)利要求的精神及范圍內(nèi)以修改的方式實(shí)踐本發(fā)明。
權(quán)利要求
1.一種片上傳輸線，包括 信號(hào)線；上接地線，與所述信號(hào)線隔開且在所述信號(hào)線上方；以及下接地線，與所述信號(hào)線隔開且在所述信號(hào)線下方；其中，所述信號(hào)線、所述上接地線、以及所述下接地線在介電材料中基本上垂直對齊。
2.如權(quán)利要求1所述的片上傳輸線，其中，所述信號(hào)線、所述上接地線、和所述下接地線布置在各自不同的布線層中。
3.如權(quán)利要求1所述的片上傳輸線，其中，所述信號(hào)線、所述上接地線、和所述下接地線在水平方向上具有相同厚度。
4.如權(quán)利要求1所述的片上傳輸線，還包括至少一個(gè)金屬帶，與所述信號(hào)線、所述上接地線、和所述下接地線的第一側(cè)相鄰且隔開；以及至少另一個(gè)金屬帶，與所述信號(hào)線、所述上接地線、和所述下接地線的第二側(cè)相鄰且隔開；其中，所述第一側(cè)與所述第二側(cè)相對。
5.如權(quán)利要求4所述的片上傳輸線，其中，所述至少一個(gè)金屬帶和所述至少另一個(gè)金屬帶相對于所述上接地線和所述下接地線為浮接。
6.如權(quán)利要求4所述的片上傳輸線，其中，所述至少一個(gè)金屬帶和所述至少另一個(gè)金屬帶直接連接到所述上接地線和所述下接地線。
7.如權(quán)利要求4所述的片上傳輸線，其中所述至少一個(gè)金屬帶包括多個(gè)第一金屬帶，所述多個(gè)第一金屬帶沿著所述信號(hào)線、所述上接地線、和所述下接地線的長度方向隔開；以及所述至少另一個(gè)金屬帶包括多個(gè)第二金屬帶，所述多個(gè)第二金屬帶沿著所述信號(hào)線、 所述上接地線、和所述下接地線的長度方向隔開。
8.如權(quán)利要求7所述的片上傳輸線，其中，配置以下項(xiàng)中的至少一個(gè)以使得所述傳輸線的特征阻抗在約35歐姆至約75歐姆的范圍中所述信號(hào)線、所述上接地線、和所述下接地線的厚度；在(i)所述信號(hào)線、所述上接地線、和所述下接地線與(ii)所述至少一個(gè)金屬帶之間的距離；在(i)所述信號(hào)線、所述上接地線、和所述下接地線與(ii)所述至少另一個(gè)金屬帶之間的距離；所述多個(gè)第一金屬帶和所述多個(gè)第二金屬帶中的每一個(gè)的寬度；以及所述多個(gè)第一金屬帶和所述多個(gè)第二金屬帶中的各個(gè)金屬帶之間的間隔。
9.如權(quán)利要求1所述的片上傳輸線，其中，所述下接地線跨越多個(gè)布線層。
10.如權(quán)利要求9所述的片上傳輸線，其中，所述信號(hào)線和所述上接地線各自被包含在相應(yīng)的單個(gè)或多個(gè)布線層內(nèi)。
11.如權(quán)利要求10所述的片上傳輸線，其中 所述下接地線具有約3. 56微米的高度， 所述信號(hào)線具有約1. 25微米的高度，以及所述上接地線具有約4微米的高度。
12.一種制造半導(dǎo)體結(jié)構(gòu)的方法，包括在有源器件上方的至少一個(gè)布線層中形成片上傳輸線的下接地線；在所述至少一個(gè)布線層上方的第二布線層中形成所述片上傳輸線的信號(hào)線；以及在所述第二布線層上方的第三布線層中形成所述片上傳輸線的上接地線。
13.如權(quán)利要求12所述的方法，其中，以基本垂直對齊的方式形成所述下接地線、所述信號(hào)線、和所述上接地線。
14.如權(quán)利要求12所述的方法，其中所述至少一個(gè)布線層被形成為多個(gè)布線層和多個(gè)介層，以及形成所述下接地線的步驟包括在所述多個(gè)布線層和所述多個(gè)介層中的每一個(gè)中布置導(dǎo)體材料。
15.如權(quán)利要求12所述的方法，還包括形成與所述信號(hào)線、所述上接地線、和所述下接地線的第一側(cè)相鄰且隔開的多個(gè)第一金屬帶；以及形成與所述信號(hào)線、所述上接地線、和所述下接地線的第二側(cè)相鄰且隔開的多個(gè)第二金屬帶；其中，所述第一側(cè)與所述第二側(cè)相對。
16.如權(quán)利要求15所述的方法，還包括通過調(diào)整以下各項(xiàng)中的至少一個(gè)來將所述傳輸線的特征阻抗調(diào)諧在約35歐姆至約75歐姆的范圍內(nèi)所述信號(hào)線、所述上接地線、和所述下接地線的厚度；在(i)所述信號(hào)線、所述上接地線、和所述下接地線的第一側(cè)與(ii)所述多個(gè)第一金屬帶之間的距離；在(i)所述信號(hào)線、所述上接地線、和所述下接地線的第二側(cè)與(ii)所述多個(gè)第二金屬帶之間的距離；所述多個(gè)第一金屬帶和所述多個(gè)第二金屬帶中的每一個(gè)的寬度；以及所述多個(gè)第一金屬帶和所述多個(gè)第二金屬帶中的各個(gè)金屬帶之間的間隔。
17.一種在機(jī)器可讀介質(zhì)中有形地實(shí)施的設(shè)計(jì)結(jié)構(gòu)，用于設(shè)計(jì)、制造、或測試集成電路， 所述設(shè)計(jì)結(jié)構(gòu)包括信號(hào)線；上接地線，與所述信號(hào)線隔開且在所述信號(hào)線上方；以及下接地線，與所述信號(hào)線隔開且在所述信號(hào)線下方；其中，所述信號(hào)線、所述上接地線、和所述下接地線在介電材料中基本上垂直對齊。
18.如權(quán)利要求17所述的設(shè)計(jì)結(jié)構(gòu)，其中，所述設(shè)計(jì)結(jié)構(gòu)包括網(wǎng)表。
19.如權(quán)利要求17所述的設(shè)計(jì)結(jié)構(gòu)，其中，所述設(shè)計(jì)結(jié)構(gòu)以用于集成電路布局?jǐn)?shù)據(jù)的交換的數(shù)據(jù)格式駐存在存儲(chǔ)介質(zhì)上。
20.如權(quán)利要求17所述的設(shè)計(jì)結(jié)構(gòu)，其中，所述設(shè)計(jì)結(jié)構(gòu)駐存在可編程門陣列中。
全文摘要
本發(fā)明公開了一種具有可調(diào)諧特征阻抗的片上垂直共面波導(dǎo)、設(shè)計(jì)結(jié)構(gòu)及其制造方法。片上傳輸線(60)包括信號(hào)線(65)、與信號(hào)線隔開且在信號(hào)線上方的上接地線(70)、以及與信號(hào)線隔開且在信號(hào)線下方的下接地線(75)。信號(hào)線、上接地線、和下接地線在介電材料(80)中基本上垂直對齊。
文檔編號(hào)H01P3/18GK102428603SQ201080021236
公開日2012年4月25日 申請日期2010年4月28日 優(yōu)先權(quán)日2009年6月4日
發(fā)明者E.米娜, 王國安 申請人:國際商業(yè)機(jī)器公司