專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件和制造該半導(dǎo)體器件的方法。更具體來(lái)講，本發(fā)明涉及一種采用碳化硅作為半導(dǎo)體、能夠穩(wěn)定地長(zhǎng)時(shí)間保持低電阻并且包括電極和上部電極的半導(dǎo)體器件以及用于制造這種半導(dǎo)體器件的方法。
背景技術(shù)：
為了實(shí)現(xiàn)半導(dǎo)體器件的高耐壓和低損耗及其在高溫環(huán)境下的利用，已對(duì)采用碳化硅(SiC)的半導(dǎo)體器件進(jìn)行了開(kāi)發(fā)。具體來(lái)講，需要用于大電流的切換元件來(lái)實(shí)現(xiàn)高耐壓和低損耗。因此，已對(duì)采用碳化硅的垂直型切換元件進(jìn)行了開(kāi)發(fā)，尤其對(duì)垂直型MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)或JFET (結(jié)型場(chǎng)效應(yīng)晶體管)進(jìn)行了開(kāi)發(fā)。在采用SiC的垂直型MOSFET的每個(gè)中，包括半導(dǎo)體、柵氧化物膜等的襯底材料具有正面表面和反面表面，在正面表面和反面表面中的每個(gè)上形成電極布線結(jié)構(gòu)。在使用SiC 的情況下，與使用通用常規(guī)上使用的硅的情況相比，沒(méi)有充分發(fā)現(xiàn)用于形成電極并允許接觸電阻減小的電極材料。然而，η型SiC實(shí)現(xiàn)與硅化鎳的歐姆接觸，硅化鎳是通過(guò)使基于 Ni (鎳)的電極材料經(jīng)受合金化熱處理(大致1000°C下的熱處理)進(jìn)行硅化得到的。另一方面，對(duì)于P型SiC，可以將與Ti (鈦)/Α1(鋁)或AlSi合金的接觸電阻抑制為低(非專利文獻(xiàn)1)。在用于控制大電流的SiC的垂直型MOSFET中，通常使用用于將η型SiC的源區(qū)中設(shè)置的源電極的、基于Ni或基于NiSi的材料來(lái)實(shí)現(xiàn)與其的歐姆接觸。這符合上述的非專利文獻(xiàn)的公開(kāi)內(nèi)容。在一個(gè)芯片中，均構(gòu)成MOSFET的多個(gè)單元平行布置并且使用內(nèi)部上部電極來(lái)形成預(yù)定電路。在傳統(tǒng)的硅半導(dǎo)體器件中，例如，Al用作歐姆電極材料并且還可以用于內(nèi)部上部電極。然而，在SiC的情況下，難以對(duì)于歐姆電極和內(nèi)部上部電極這兩者使用 Al，這是因?yàn)樵诓怀^(guò)Al的熔點(diǎn)的溫度處幾乎不能在SiC和Al之間得到良好的歐姆接觸。 另外，上述的基于Ni或基于NiSi的材料不用于內(nèi)部上部電極，因?yàn)樗鼈冎械拿總€(gè)的電阻不是非常低并且難以使用基于Ni或基于NiSi的材料來(lái)得到合適的上部電極材料。另外，基于M的材料不太可能與P型SiC實(shí)現(xiàn)良好的歐姆接觸。在SiC半導(dǎo)體器件中，經(jīng)常使用基于Al的材料(諸如Al、AlSi合金或AlSiCu合金)用于內(nèi)部上部電極。在這種情況下，當(dāng)長(zhǎng)時(shí)間使用時(shí)，由此用于內(nèi)部上部電極的基于Al的材料和用于電極的基于Ni或NiSi的材料會(huì)造成產(chǎn)生諸如NiAl3的具有高電阻的金屬間化合物(非專利文獻(xiàn)2)?，F(xiàn)有技術(shù)文獻(xiàn) 專利文獻(xiàn)非專利文獻(xiàn) 1 Satoshi Tanimoto, et al. , "Practical Device-Directed Ohmic Contacts on 4H_SiC，，，Transactions of the Institute of Electronics, Information and Communication Engineers, the Institute of Electronics, Information and Communication Engineers, April,2003, Vol. J86-C, No. 4,pp.359-367非專利文獻(xiàn)2 :Satoshi Tanimoto, et al. ,"High Temperature Highly ReliableOhmic Contact for 4H_SiC Power Devices with Al Interconnects，，，Extended Abstracts of The Autumn Meeting,The Japan S ociety of Applied Physics,5a-ZN_10, September,2007, p. 420

發(fā)明內(nèi)容
本發(fā)明要解決的問(wèn)題如上所述，當(dāng)電極材料和用于內(nèi)部上部電極的材料是不同類型的金屬時(shí)，在不同類型的金屬材料彼此接觸的界面處的電阻增加、長(zhǎng)期使用時(shí)接觸部分的耐久性等方面會(huì)出現(xiàn)一些問(wèn)題。本發(fā)明的目的在于提供一種半導(dǎo)體器件，其采用碳化硅并且允許即使在長(zhǎng)期使用時(shí)也具有高可靠性(維持最初的低電阻等)，而在不同類型的金屬，即彼此不同的電極材料和內(nèi)部上部電極材料的接觸部分中沒(méi)有發(fā)生任何問(wèn)題。解決問(wèn)題的方法本發(fā)明的半導(dǎo)體器件采用碳化硅，并且包括接觸電極；以及對(duì)于所述接觸電極導(dǎo)電的上部電極。在所述半導(dǎo)體器件中，所述接觸電極由包括鈦、鋁和硅的合金來(lái)形成并且與所述碳化硅接觸。所述上部電極由鋁或鋁合金形成，并且通過(guò)使所述上部電極與所述接觸電極接觸來(lái)實(shí)現(xiàn)對(duì)于所述接觸電極的導(dǎo)電。根據(jù)上述構(gòu)造，包括鈦、鋁和硅的合金(下文中，被稱作“TiAISi合金”)以及鋁或鋁合金(AlSi合金、AlSiCu合金等)彼此直接接觸，由此使接觸電極和上部電極變成導(dǎo)電狀態(tài)。TiAlSi合金以及Al、AlSi合金或AlSiCu合金不太可能產(chǎn)生造成電阻增加的金屬間化合物。碳化硅的耐熱性良好，并因此頻繁用于處理大電流，并且用于由其或其他因素產(chǎn)生的熱導(dǎo)致的高溫環(huán)境中。因此，根據(jù)電極材料和上部電極材料的組合，會(huì)產(chǎn)生造成電阻增加的金屬間化合物。然而，即使當(dāng)長(zhǎng)時(shí)間在高溫下使用時(shí)，電極材料和上部電極材料的以上組合也沒(méi)有造成產(chǎn)生這種使電阻增加的金屬間化合物。因此，可以保持其低電阻，并且實(shí)現(xiàn)其穩(wěn)定和連續(xù)的使用。在此，TiAlSi合金可以包含諸如C的附加元素，該元素是在制造半導(dǎo)體器件期間被引入的。可以在所述接觸電極和所述上部電極之間設(shè)置阻擋層，以便不允許所述接觸電極和所述上部電極直接彼此接觸，并且當(dāng)所述上部電極和所述接觸電極與所述阻擋層接觸時(shí)實(shí)現(xiàn)導(dǎo)電。如上所述，上述上部電極材料和上述上部電極不太可能產(chǎn)生造成電阻增加的金屬間化合物，但是在接觸電極和上部電極之間提供的導(dǎo)電阻擋層進(jìn)一步減少了造成其不穩(wěn)定的因素。另外，當(dāng)所形成的阻擋層薄得為幾納米并且由用于提高粘附性的Ti等制成時(shí)， 接觸電極和上部電極之間的粘附性可以提高。換言之，所設(shè)置的用于提高粘附性的非常薄的層被認(rèn)為包圍在阻擋層中。所述阻擋層由鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、釩(V)、鋯(Zr)、氮化鈦、氮化鉭、 氮化鎢、氮化鈮、氮化釩、氮化鋯、硅化鈦、硅化鉭、硅化鎢、硅化鈮、硅化釩和硅化鋯中的一種來(lái)形成。通過(guò)使用用于阻擋層的這些材料中的每種，除了阻擋電極材料或上部電極材料的元素?cái)U(kuò)散以造成產(chǎn)生金屬間化合物的效果之外，還可以得到以下效果(1)-(4)(1)接觸電極和上部電極之間的粘附性提高(在這種情況下，阻擋層通常具有幾納米至幾十納米的薄膜厚度)；
(2)由于各向異性蝕刻中的選擇性改善，導(dǎo)致可加工性改善； (3)抑制了由于其間的熱膨脹系數(shù)差造成的變形；以及(4)提高了電遷移電阻。上述的接觸電極能夠與碳化硅進(jìn)行歐姆接觸。因此，接觸電極可以設(shè)置在預(yù)定的碳化硅區(qū)域中并且具有低接觸電阻。所述接觸電極可以與所述碳化硅的η型區(qū)域和ρ型區(qū)域這兩者進(jìn)行歐姆接觸。因此，對(duì)具有不同導(dǎo)電類型的區(qū)域不需要執(zhí)行多次抗蝕劑圖案形成，即，可以對(duì)其只執(zhí)行一次抗蝕劑圖案形成。這減少了由多次執(zhí)行抗蝕劑圖案形成而導(dǎo)致的尺寸誤差，由此實(shí)現(xiàn)尺寸精確度提高、良率提高等。所述半導(dǎo)體器件可以被構(gòu)造為M0SFET，其中，所述接觸電極是源電極或漏電極，當(dāng)所述接觸電極是所述源電極時(shí)，所述源電極與源區(qū)和用于反型部形成區(qū)的接觸區(qū)這兩者接觸，所述反型部形成區(qū)具有與所述源區(qū)的導(dǎo)電類型相反的導(dǎo)電類型，并且所述上部電極是上部源極內(nèi)部電極或上部漏電極。這允許長(zhǎng)時(shí)間保持高可靠性，并且允許由抗蝕劑圖案形成造成的尺寸誤差減少，由此實(shí)現(xiàn)尺寸精確度提高、良率提高等。所述半導(dǎo)體器件可以被構(gòu)造為JFET，其中，所述接觸電極是源電極、柵電極和漏電極中的每個(gè)，并且所述上部電極是上部源電極、上部柵電極和上部漏電極中的每個(gè)。因此， 可以對(duì)全部的源、柵和漏都使用相同的接觸電極材料和上部電極材料。結(jié)果，執(zhí)行抗蝕劑圖案形成的次數(shù)減少，這導(dǎo)致制造成本降低。另外，可以減少由多次執(zhí)行抗蝕劑圖案形成而造成的尺寸誤差，由此實(shí)現(xiàn)尺寸精確度提高、良率提高等。本發(fā)明的制造半導(dǎo)體器件的方法包括以下步驟準(zhǔn)備襯底；在所述襯底上形成碳化硅外延層；在所述碳化硅外延層上形成由包括鈦、鋁和硅的合金形成的電極并且所述電極與所述碳化硅外延層形成歐姆接觸；以及與所述電極相接觸地設(shè)置由鋁或鋁合金形成的上部電極。根據(jù)所述方法，上部電極和具有低接觸電阻的電極的接合可以長(zhǎng)時(shí)間保持低電阻。換言之，可以防止電極材料和上部電極材料彼此反應(yīng)，由此防止產(chǎn)生造成電阻增加的金屬間化合物。在形成所述電極的步驟中，在所述碳化硅外延層上形成鈦層后，接著在所述鈦層上形成鋁層，然后在所述鋁層上形成硅層，或在所述碳化硅外延層上形成鈦、鋁和硅的混合層后，執(zhí)行熱處理以將所述混合層合金化。以此方式，可以確保得到用于碳化硅的具有低接觸電阻的電極。制造半導(dǎo)體器件的方法還包括以下步驟在形成由所述合金形成的所述電極之后且在設(shè)置所述上部電極之前，形成與由合金形成的電極相接觸的阻擋層，其中，所述上部電極被設(shè)置成接觸所述阻擋層。即使當(dāng)沒(méi)有設(shè)置阻擋層時(shí)，界面(電極和上部電極之間)處的電阻可以長(zhǎng)時(shí)間足夠低。然而，如上所述設(shè)置的阻擋層可以阻止電極材料或上部電極材料的元素?cái)U(kuò)散而造成產(chǎn)生金屬間化合物。諸如鈦或氮化鈦的特定材料用于阻擋層。因此，可以實(shí)現(xiàn)以下效果(1)_(4)中的至少一種(1)接觸電極和上部電極之間的粘附性提高(在這種情況下，阻擋層通常具有幾納米至幾十納米的薄膜厚度)；(2)由于各向異性蝕刻過(guò)程中的選擇性改善，導(dǎo)致可加工性改善；(3)抑制了由于其間的熱膨脹系數(shù)差造成的變形；以及(4)提高了電遷移電阻。
在形成所述碳化硅外延層后且在形成由所述合金形成的所述電極前，可以在所述碳化硅外延層中形成所述碳化硅的η型區(qū)和ρ型區(qū)并且由所述合金形成的所述電極可以被形成為與所述η型區(qū)和所述ρ型區(qū)這兩者形成歐姆接觸。因此，在用于制造的工藝步驟數(shù)目減少的同時(shí)，可以避免由抗蝕劑圖案形成而造成的尺寸精確度降低。這導(dǎo)致制造成本降低、尺寸精確度提高、制造良率提高等。存在由所述合金形成的兩個(gè)或更多個(gè)電極。首先，在形成所述碳化硅外延層后且在形成由所述合金形成的所述電極前，在所述碳化硅外延層中形成所述碳化硅的η型區(qū)和 P型區(qū)。然后，在所述電極之中，可以使用相同材料、按照相同的處理時(shí)機(jī)來(lái)形成由所述合金形成并且與所述η型區(qū)形成歐姆接觸的第一電極和由所述合金形成并且與所述P型區(qū)形成歐姆接觸的第二電極。以此方式，如上所述，在降低制造成本的同時(shí)，可以實(shí)現(xiàn)尺寸精確度提高、制造良率提高等。本發(fā)明的效果根據(jù)本發(fā)明，提供了采用碳化硅的半導(dǎo)體器件等，其中，即使當(dāng)電極材料和內(nèi)部上部電極材料不同時(shí)，在這些不同類型的金屬彼此接觸的界面處也沒(méi)有出現(xiàn)問(wèn)題，由此實(shí)現(xiàn)長(zhǎng)期使用的高可靠性(維持最初的低電阻等)。


圖1是示出作為本發(fā)明第一實(shí)施例中的半導(dǎo)體器件的MOSFET的橫截面圖。圖2是用于制造圖1所示的MOSFET的方法的流程圖。圖3是用于制造將與碳化硅形成歐姆接觸的接觸電極和上部電極的方法的流程圖。圖4示出在制造圖1所示的MOSFET的過(guò)程中、在用作柵氧化物膜的熱氧化物膜上形成柵電極。圖5示出沉積層間絕緣膜的狀態(tài)。圖6示出形成抗蝕劑圖案，然后采用選擇性蝕刻以去除將形成源接觸電極的區(qū)域中的層間絕緣膜和熱氧化物膜的一部分，并且此后形成源接觸電極。圖7示出在去除抗蝕劑圖案之后，在SiC襯底的背面表面上形成漏電極，然后執(zhí)行合金化處理。圖8示出形成與源接觸電極接觸的上部源極內(nèi)部電極。圖9是示出作為本發(fā)明第二實(shí)施例中的半導(dǎo)體器件的MOSFET的橫截面圖。圖10是示出作為本發(fā)明第三實(shí)施例中的半導(dǎo)體器件的JEFT的橫截面圖。附圖標(biāo)記的描述10 :M0SFET ;11 :η+型SiC襯底；lib :SiC襯底背面表面；12 :η型SiC外延層(漂移層)；1 :n型SiC外延層的表面；13 :p主體；14 :n+型源區(qū)；15柵氧化物膜；16 源接觸電極；17 柵電極；18 :p+型反轉(zhuǎn)層接觸區(qū)；19 上部源極內(nèi)部電極；20 漏電極；21 層間絕緣膜；23 :SiC襯底的背面表面的熱氧化物膜；29 鈍化保護(hù)膜；30 =JFET ；31 :SiC襯底；32 第一 P型層；33 m型層；34 第二 ρ型層；35 :n+源區(qū)；36 :p+柵區(qū)；37 :n+漏區(qū)；38 氧化物膜；39 源接觸電極；41 柵接觸電極；42 漏接觸電極；43 :p+電勢(shì)保持區(qū)；44 用于電勢(shì)保持區(qū)的接觸電極；45 上部源電極；46 上部柵電極；47 上部漏電極；61 :源電極；62 柵電極；63 漏電極；64 鈍化膜；71 凹槽部；71a 凹槽部底壁；71b 凹槽部側(cè)壁；91 抗蝕劑圖案；R 反轉(zhuǎn)層。
具體實(shí)施例方式(第一實(shí)施例)圖1是示出作為 本發(fā)明第一實(shí)施例中的半導(dǎo)體器件的MOSFET的橫截面圖。在本發(fā)明實(shí)施例的MOSFET中，使用碳化硅(SiC)作為半導(dǎo)體。MOSFET包括η.型SiC襯底11和在其上外延生長(zhǎng)的η型SiC層(漂移層)12。例如，η型SiC層(漂移層)12具有10 μ m的厚度并且具有大致IX IO16CnT3的η型雜質(zhì)濃度。SiC外延層12具有表面12a，在所述表面 12a中，設(shè)置ρ主體13、n+SiC源區(qū)14和分別與源區(qū)14相鄰設(shè)置的p+SiC區(qū)18。ρ主體13 插入在每個(gè)η+源區(qū)14/ρ+區(qū)18與漂移層區(qū)12之間。源接觸電極16被設(shè)置成接觸源區(qū)14中的每個(gè)和ρ+區(qū)18中的每個(gè)。上部源極內(nèi)部電極19被設(shè)置成接觸源接觸電極16。柵氧化物膜15被設(shè)置在包括源區(qū)14/ρ主體13的 SiC外延層的表面12a上。設(shè)置在柵氧化物膜15上的是多晶硅柵電極17，其添加了具有導(dǎo)電性的雜質(zhì)。柵電極17被層間絕緣膜21覆蓋并且因此是絕緣的。在層間絕緣膜21上提供上部源極內(nèi)部電極19，使之對(duì)于源接觸電極16是導(dǎo)電的。上部源極內(nèi)部電極19被鈍化保護(hù)膜29覆蓋，并因此完全被保護(hù)。如以下所描述的，通過(guò)形成或區(qū)分柵氧化物膜15正下方的P主體13內(nèi)的η型反轉(zhuǎn)層R，可以控制流入源接觸電極16、反轉(zhuǎn)層R和漂移層區(qū)12以及漏電極20的大電流的導(dǎo)通/截止。電壓通過(guò)ρ+區(qū)18施加到ρ主體13中的每個(gè)。這種 P+區(qū)18可以被當(dāng)作用于反轉(zhuǎn)層形成區(qū)13的接觸區(qū)。n+SiC襯底11構(gòu)成漏區(qū)并且具有提供有漏電極20的背面表面lib。源接觸電極16中的每個(gè)由包括Ti、Al和Si的合金(TiAlSi合金)形成。另外， 上部源極內(nèi)部電極19由Al或Al合金(AlSi合金、AlSiCu合金等)形成。如果如傳統(tǒng)領(lǐng)域一樣將鎳(Ni)用于源接觸電極16，則鎳可以與通常用于內(nèi)部上部電極的Al或Al合金中的Al反應(yīng)，以產(chǎn)生諸如NiAl3的具有高電阻的金屬間化合物。在本實(shí)施例中，TiAlSi合金用于源接觸電極16。因此，即使上部源極內(nèi)部電極19由Al或Al合金形成，也不產(chǎn)生具有高電阻的金屬間化合物。因此，可以長(zhǎng)時(shí)間保持高可靠性。在具有DMOS (雙擴(kuò)散M0SFET)結(jié)構(gòu)的MOSFET中，需要將n+源區(qū)14和ρ主體13保持于相同電勢(shì)。因此，要求源接觸電極16具有減小的接觸電阻并且電連接到η+源區(qū)14和 P+區(qū)18這兩者。此外，在MOSFET 10中，為了實(shí)現(xiàn)導(dǎo)通電阻減小，要求η+源區(qū)14中的每個(gè)和源接觸電極16中的每個(gè)之間的接觸電阻盡可能低。在本實(shí)施例中，通過(guò)使用上述用于源接觸電極16的TiAlSi合金并且使源接觸電極16與η+源區(qū)14和ρ+區(qū)18這兩者形成歐姆接觸來(lái)滿足這些要求。結(jié)果，在MOSFET 10中，執(zhí)行抗蝕劑圖案形成步驟的次數(shù)減少，以提高尺寸精確度。這造成制造工藝簡(jiǎn)化、良率提高并且集成度提高。在MOSFET 10中，如下地執(zhí)行用于大電流的導(dǎo)通/截止控制。當(dāng)用不超過(guò)閾值的電壓供給柵電極17時(shí)，反轉(zhuǎn)電子沒(méi)有被引入到柵氧化物膜15正下方的ρ主體13中。因此， MOSFET 10處于非導(dǎo)通(截止)狀態(tài)。當(dāng)用超過(guò)閾值的電壓供給柵電極17時(shí)，在ρ主體13 的與柵氧化物膜15的接觸部分(薄層)中形成η型反轉(zhuǎn)層R。因此，由此形成的η型反轉(zhuǎn)層R提供將η+源區(qū)14連接到η型SiC漂移層區(qū)12的電子流動(dòng)路徑。這使得大電流在源和漏之間流動(dòng)。圖2是示出作為本發(fā)明中的半導(dǎo)體器件的用于MOSFET 10的制造方法的流程圖。 圖3是示出用于源接觸電極16和上部源極內(nèi)部電極19中的每個(gè)的制造方法的流程圖。可以使用眾所周知的制造方法來(lái)執(zhí)行從準(zhǔn)備n+型SiC襯底11的步驟(步驟Si)到形成柵絕緣膜15的步驟(步驟S7)。具體來(lái)講，準(zhǔn)備η+型SiC襯底11(步驟Si)。然后，在η+型SiC 襯底11上形成用作漂移層的η型SiC外延層12(步驟S》。然后，在由此形成的η型SiC 外延層12的區(qū)域中形成ρ主體13 (步驟S3)。然后，形成用作源區(qū)的η+區(qū)14(步驟S4)。 然后，形成P+型區(qū)18 (步驟S5)。然后，執(zhí)行激活退火處理，以將其在氬(Ar)氣氛中加熱至 1700°C并且將其保持大致30分鐘(步驟S6)。然后，形成柵絕緣膜(熱氧化物膜)15a(步驟 S7)。在形成熱氧化物膜15a的步驟(步驟S7)中，在η+型SiC襯底11的背面表面lib 上形成熱氧化物膜23。熱氧化物膜23用作用于η+型SiC襯底11的保護(hù)膜。此后，如圖4所示地形成柵電極17(步驟S8)。柵電極17由多晶硅、Al等制成，并且延伸到其間插入的用作柵氧化物膜的熱氧化物膜15a的一個(gè)源區(qū)14和另一個(gè)源區(qū)14上方。當(dāng)使用多晶硅作為用于柵電極的原材料時(shí)，將其內(nèi)的諸如P的雜質(zhì)濃度設(shè)定為高的，具體來(lái)講設(shè)定為超過(guò)lX102°cm_3，以便確保電子導(dǎo)電性。所沉積的多晶硅膜具有的厚度可以為大致50nm。此后，如圖5所示地形成層間絕緣膜21 (步驟S9)。使用例如CVD法，形成層間絕緣膜21以覆蓋柵電極17和氧化物膜15a。由此形成的層間絕緣膜21由具有的厚度大致為 1 μ m的S^2膜構(gòu)成。接著，如圖6所示，形成抗蝕劑圖案91，該抗蝕劑圖案91具有與要形成源接觸電極16的區(qū)域相對(duì)應(yīng)的開(kāi)口。使用抗蝕劑圖案91作為掩模，例如，采用RIE以去除其上要形成源接觸電極的區(qū)域中的層間絕緣膜21和柵氧化物膜15的一部分，由此暴露其上要形成源接觸電極的部分處的外延層的表面區(qū)域。然后，如圖6所示，形成源接觸電極16(步驟S10)。然后，去除抗蝕劑圖案91，由此在形成源接觸電極時(shí)剝離在抗蝕劑膜上沉積的層。然后，暴露并清潔η+型SiC襯底11的背面表面lib。此后，如圖7所示，使用與源接觸電極16的材料相同的材料來(lái)形成漏電極 20 (步驟 Sll)。具體來(lái)講，電極16、20都由TiAlSi合金形成。圖3是更詳細(xì)地示出制造由TiAlSi 合金形成的這些電極的流程圖。如圖3中的SlOa或Slla至SlOc或Sllc所示，Ti膜、Al 膜和Si膜依次層置在SiC外延層12的表面1 和SiC襯底11的背面表面lib中的每個(gè)上。可以使用濺射法等作為將它們層置的方法。然后，例如，在形成源接觸電極16的過(guò)程中，如上所述去除抗蝕劑膜91，由此去除(剝離)在抗蝕劑膜上層置的Ti膜、Al膜和Si膜。 因此，如圖7所示，均由Ti膜、Al膜和Si膜構(gòu)成的三層膜留在由柵氧化物膜15暴露的SiC 外延層12的表面12a以及SiC襯底11的背面表面lib上。接著，將它們?cè)跍囟确秶鸀?50°C至1200 V，優(yōu)選溫度范圍為900°C至1100°C的諸如Ar的惰性氣氛中保持10分鐘或更短。例如，將其在大致1000°C下保持兩分鐘(合金化處理)。這種合金化處理允許Ti膜、Al膜、Si膜和SiC外延層12被合金化，由此形成源接觸電極16 (步驟SlOd)。這種合金化處理還允許Ti膜、Al膜、Si膜和SiC襯底11被合金化，由此形成漏電極20 (步驟Slid)。圖7示出在接觸電極16和漏電極20經(jīng)受合金化處理并由此由TiAlSi合金形成之后的狀態(tài)。接著，如圖8所示，形成上部源極內(nèi)部電極19 (步驟S12)。在這種情況下，在由 TiAlSi合金形成的源接觸電極16上，例如，使用氣相沉積法，形成由作為導(dǎo)電金屬的Al或 Al合金制成的上部源極內(nèi)部電極19。由于合金化處理，TiAlSi合金用作具有良好導(dǎo)電性的電導(dǎo)體。當(dāng)TiAlSi合金接觸具有良好導(dǎo)電性的Al或Al合金時(shí)，其實(shí)現(xiàn)具有低接觸電阻的電連接。換言之，TiAlSi合金與Al或Al合金之間的接觸實(shí)現(xiàn)具有低電阻的接觸。另外， 與傳統(tǒng)領(lǐng)域不同，沒(méi)有使用M作為與η型SiC區(qū)進(jìn)行歐姆接觸的源接觸電極材料。因此， 與Ni的每個(gè)源接觸電極和Al或Al合金 的上部源極內(nèi)部電極之間接觸的情況不同，在使用期間沒(méi)有產(chǎn)生諸如NiAl3的具有高電阻的金屬間化合物。如此，由此得到的源接觸電極16 和上部源極內(nèi)部電極19的組合允許長(zhǎng)時(shí)間將低接觸電阻保持為低。在圖8的狀態(tài)下的晶片上，沉積鈍化保護(hù)膜29，由此得到圖1所示的半導(dǎo)體器件 10。如上所述，在本實(shí)施例中采用SiC的MOSFET 10具有以下優(yōu)點(diǎn)(1)由于由TiAlSi合金制成的源接觸電極16與由Al或Al合金制成的上部源極內(nèi)部電極19的組合用于提供與源接觸電極16的電傳導(dǎo)，導(dǎo)致即使是長(zhǎng)時(shí)間使用時(shí)也不產(chǎn)生造成電阻增加的金屬間化合物。結(jié)果，可以穩(wěn)定地長(zhǎng)時(shí)間保持具有低電阻的源電極。(2)因?yàn)橛纱擞蒚iAlSi合金制成的一種類型的源接觸電極16能夠與源n+SiC區(qū) 14和ρ+型區(qū)18這兩者形成歐姆接觸，所以能夠簡(jiǎn)化制造工藝。另外，抗蝕劑膜形成的次數(shù)減少，由此實(shí)現(xiàn)提高的尺寸精確度。提高的尺寸精確度提供了諸如集成度提高、良率提高和質(zhì)量提高的優(yōu)點(diǎn)。另外，在形成源接觸電極16的同時(shí)，可以使用TiAlSi合金來(lái)形成η型漏電極20。 這允許進(jìn)行簡(jiǎn)化制造工藝。在本實(shí)施例中，確定導(dǎo)電類型以便形成η溝道，但是可以采用與以上情況相反的方式來(lái)確定導(dǎo)電類型，以便形成P溝道。另外，在MOSFET 10中，n+SiC襯底 11的導(dǎo)電性可以變成P+，以得到IGBT (絕緣柵雙極晶體管)。(第二實(shí)施例)圖9示出作為本發(fā)明第二實(shí)施例中的半導(dǎo)體器件的采用SiC的M0SFET。與第一實(shí)施例的不同之處在于，在源接觸電極16中的每個(gè)和上部源極內(nèi)部電極19之間提供阻擋層 25。其他構(gòu)造與第一實(shí)施例的構(gòu)造相同。在本發(fā)明中，源接觸電極16中的每個(gè)由TiAlSi合金形成，并且上部源極內(nèi)部電極19由Al或Al合金形成。金屬都沒(méi)有彼此反應(yīng)以產(chǎn)生具有高電阻的金屬間化合物。因此，不太需要阻擋層25阻擋其元素的擴(kuò)散。因此，為了提高源接觸電極16中的每個(gè)和上部源極內(nèi)部電極19之間的粘附性，阻擋層25可以是具有的厚度為幾納米的Ti層。另外，為了適應(yīng)用于高溫等環(huán)境并且更牢固地防止源接觸電極16中的每個(gè)與上部源極內(nèi)部電極19之間發(fā)生反應(yīng)，阻擋層25可以是厚度為幾十納米至幾千納米并且由以下材料制成的層。也就是說(shuō)，阻擋層25可以是由鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、 釩(V)、鋯(&)、氮化鈦、氮化鉭、氮化鎢、氮化鈮、氮化釩、氮化鋯、硅化鈦、硅化鉭、硅化鎢、 硅化鈮、硅化釩和硅化鋯中的至少一種制成的層。用于制造MOSFET的方法與第一實(shí)施例的制造方法的不同之處在于如下步驟。在形成柵電極17 (步驟S8)、形成層間絕緣膜21 (步驟S9)以及形成源接觸電極16 (和漏電極 20)(步驟Sl(KSll)之后，形成抗蝕劑圖案，用于在源接觸電極16上形成阻擋層25。其膜形成方法取決于要使用的材料，但是優(yōu)選地在使用金屬的情況下使用濺射來(lái)形成膜。另一方面，在使用氮化物或硅化物的情況下，優(yōu)選使用CVD法。為了覆蓋阻擋層25和層間絕緣膜21，可以提供上部源極內(nèi)部電極19。通過(guò)如上所述在每個(gè)源接觸電極16和上部源極內(nèi)部電極19之間提供每個(gè)阻擋層 W，可以得到以下優(yōu)點(diǎn)(1)由于利用薄Ti膜等，導(dǎo)致粘附性提高；(2)由于諸如RIE的蝕刻的選擇性提高，導(dǎo)致可加工性提高；以及(3)抑制了源接觸電極16中的每個(gè)和上部源極內(nèi)部電極19之間的熱膨脹。(第三實(shí)施例)圖10是作為本發(fā)明第三實(shí)施例中的半導(dǎo)體器件的結(jié)型場(chǎng)效應(yīng)晶體管JFET的橫截面圖。SiC-JFET 30具有其中堆疊以下外延層的結(jié)構(gòu)n型襯底31、第一 ρ型層32、η型層 33和第二 ρ型層34。例如，第一 ρ型層32可以具有大致10 μ m的厚度并且具有大致7. 5 X IO15CnT3的ρ 型雜質(zhì)濃度。η型層33可以具有大致0. 45 μ m的厚度并且具有大致2X 1017cm_3的η型雜質(zhì)濃度。第二 P型層；34可以具有大致0. 25 μ m的厚度并且具有大致2 X 1017cm_3的ρ型雜質(zhì)濃度。提供區(qū)35、36、37，其從第二 ρ型層34的表面3 通過(guò)第二 ρ型層突出到η型層 33中。由此突出的區(qū)35、36、37的每個(gè)底部末端與第一 ρ型層32之間的η型層33的厚度是足夠的。位于中心部向下(向著SiC襯底31)突出的區(qū)域是P+型柵區(qū)36并且電連接到柵接觸電極41和上部柵電極46。柵接觸電極41和上部柵電極46構(gòu)成柵電極62。另外，η+ 漏區(qū)37電連接到漏接觸電極42和上部漏電極47。漏接觸電極42和上部漏電極47構(gòu)成漏電極63。η+源區(qū)35電連接到源接觸電極39和上部源電極45。在η+源區(qū)35和η+漏區(qū)37的每個(gè)中，η型雜質(zhì)濃度為1 X 102°cm_3，并且比η型層 33的雜質(zhì)濃度高幾個(gè)數(shù)量級(jí)。在ρ+柵區(qū)36中，例如，ρ型雜質(zhì)濃度為1 X IO18Cm-3,并且比第一 P型層32和第二 P型層34的雜質(zhì)濃度高幾個(gè)數(shù)量級(jí)。另外，在JFET 30中，與η+源區(qū)35的端部相鄰地提供凹槽部71。提供P+電勢(shì)保持區(qū)43，以使之從凹槽部71的底部71a通過(guò)η型層33突出到第一 ρ型層32中。在P+電勢(shì)保持區(qū)43的底部末端和η型襯底31之間，第一 ρ型層32的厚度是足夠的。P+電勢(shì)保持區(qū) 43電連接到電勢(shì)保持接觸電極44和上部源電極45。ρ+電勢(shì)保持區(qū)43具有例如1 X 1018cm_3 的P型雜質(zhì)濃度。源接觸電極39、電勢(shì)保持接觸電極44和上部源電極45構(gòu)成源電極61。 根據(jù)源電極61的結(jié)構(gòu)，η+型源區(qū)35和ρ+型電勢(shì)保持區(qū)43保持于相同的電勢(shì)。接觸電極44、39、41、42之間的各個(gè)位置被氧化物膜38覆蓋，以確保接觸電極之間的絕緣。上部電極45、46、47之間的位置被例如SW2膜的鈍化膜64覆蓋或填充，以確保其間的絕緣。因此，在上部電極45、46、47之間提供絕緣的鈍化膜64還提供與外部的絕緣，并且保護(hù)JFET 30不受外部環(huán)境影響。上述接觸電極，即，源接觸電極39、電勢(shì)保持區(qū)中的接觸電極44、柵接觸電極41和漏接觸電極42都由上述的TiAlSi合金形成。ρ+漏區(qū)36具有ρ型導(dǎo)電性并且η+源區(qū)35和 η+漏區(qū)37具有η型導(dǎo)電性。因此，如果如傳統(tǒng)領(lǐng)域中一樣使用由不同材料制成的電極來(lái)形成η型區(qū)和ρ型區(qū)，則需要非常大數(shù)目的工藝步驟。例如，如果源接觸電極39和漏接觸電極42由Ni形成并且柵接觸電極41被形成為具有Ti/Al層置結(jié)構(gòu)，則發(fā)生以下問(wèn)題。也就是說(shuō)，形成用于形成源接觸電極39和漏接觸電極42的掩模，然后使用氣相沉積等來(lái)形成接觸電極39、42。此后，去除掩模，然后形成用于形成柵接觸電極41的掩模。此后，需要使用氣相沉積等來(lái)形成接觸電極41。如果采用這種制造工藝，則工藝步驟的數(shù)目增加，并且在形成兩個(gè)掩模時(shí)出現(xiàn)對(duì)準(zhǔn)誤差。這導(dǎo)致良率降低、集成度降低等。為了抵消這個(gè)問(wèn)題，所有的接觸電極39、41、42、44都由相同的TiAlSi合金來(lái)形成。因此，僅使用所形成的一個(gè)掩模來(lái)一起形成接觸電極39、41、42、44。這實(shí)現(xiàn)了尺寸精確度的提高、良率的提高、集成度的提高
寸。
另外，上部源電極45、上部柵電極46和上部漏電極47都由相同的Al或Al合金形成。因此，即使當(dāng)接觸電極39、41、42、44和上部電極45、46、47—起長(zhǎng)時(shí)間使用時(shí)，也不產(chǎn)生造成電阻增加的金屬間化合物。參照?qǐng)D10，存在ρ+型柵區(qū)36和η+型漏區(qū)37之間插入的區(qū)域。在由此插入的區(qū)域和第一 P型層32之間的η型層33中，形成漂移層。另外，P+柵區(qū)36和第一 ρ型層32之間的區(qū)域用作溝道區(qū)。當(dāng)柵接觸電極62具有的電壓為OV時(shí)，施加到ρη結(jié)的反向偏置電壓是不充分的。因此，漂移區(qū)和溝道區(qū)沒(méi)有耗盡。因此，η+源區(qū)35和η+漏區(qū)37彼此電連接 (導(dǎo)通狀態(tài))。因此，電子從η.源區(qū)35行進(jìn)到η.漏區(qū)37。當(dāng)柵接觸電極41被供應(yīng)有負(fù)電壓供給時(shí)，施加到ρη結(jié)的反向偏置電壓是充分的， 所述ρη結(jié)是ρ+柵區(qū)36和η型層33之間的界面。因此，耗盡層擴(kuò)展到具有較低雜質(zhì)濃度的 η型層33。結(jié)果，溝道區(qū)和漂移區(qū)耗盡，并且因此η+源區(qū)35和η+漏區(qū)37彼此電斷開(kāi)。因此，沒(méi)有電流流動(dòng)(截止?fàn)顟B(tài))。使用這種機(jī)制，JFET 30對(duì)電流執(zhí)行導(dǎo)通-截止控制。圖10中所示的JFET 30是通過(guò)制造眾所周知的半導(dǎo)體器件的工藝步驟而制造的。凹槽部71是如下的一種結(jié)構(gòu)其沒(méi)有提供在第一實(shí)施例的MOSFET 10中，而是例如可以通過(guò)為第二 ρ型層34的表面34a提供與凹槽部71的部分處具有開(kāi)口的掩模層，并且使用SF6氣體進(jìn)行干法蝕刻而在其中形成。此后，借助于離子注入來(lái)形成η+源區(qū)等。例如，以如第一實(shí)施例所述的以下方式來(lái)形成η+源區(qū)35和η+漏區(qū)37 形成氧化物膜圖案，然后執(zhí)行η型雜質(zhì)的離子注入。對(duì)于P+ 柵區(qū)36和ρ+電勢(shì)保持區(qū)43，利用不同類型的雜質(zhì)，但是還使用氧化物膜圖案作為掩模來(lái)離子注入這些雜質(zhì)。然后，在凹槽部中形成的P+電勢(shì)保持區(qū)43具有的深度比ρ+柵區(qū)36的深度窄的情況下，分別在不同時(shí)間執(zhí)行離子注入。此后，在諸如氬的惰性氣氛中，在1700°C下執(zhí)行激活退火處理30分鐘，如同第一和第二實(shí)施例一樣。在激活退火處理后，通過(guò)使氧化物膜38經(jīng)受1300°C下的氧氣氛處理30分鐘，氧化物膜38被形成為場(chǎng)氧化物膜。此后，在氧化物膜38上，形成與四個(gè)接觸電極39、41、42、44相對(duì)應(yīng)的部分處具有開(kāi)口的抗蝕劑圖案。使用抗蝕劑圖案作為掩模，借助于RIE等來(lái)去除與開(kāi)口相對(duì)應(yīng)的位置處的氧化物膜38的一部分。然后，借助于同時(shí)濺射Ti、Al和Si的混合濺射來(lái)形成TiAlSi 混合膜。在第一和第二實(shí)施例中，層置Ti膜、Al膜和Si膜。然后，去除抗蝕劑膜，以剝離抗蝕劑膜上的TiAlSi混合膜。此后，借助于合金化處理，將TiAlSi混合膜形成為T(mén)iAlSi合金。在合金化處理過(guò)程中，在溫度范圍為550°C至1200°C，優(yōu)選溫度范圍為900°C至1100°C 下、諸如氬的惰性氣氛中加熱TiAlSi混合膜。例如，將其在大致1000°C下加熱，并且保持10 分鐘或更短，例如保持2分鐘。在處理中，僅形成一個(gè)抗蝕劑圖案，用于四個(gè)接觸電極39、 41、42、44的形成，每個(gè)接觸電極與用作基底的半導(dǎo)體層進(jìn)行歐姆接觸。然后，形成上部源電極45、上部柵電極46和上部漏電極47。通過(guò)使抗蝕劑圖案在其與要形成上部電極相對(duì)應(yīng)的部分處具有開(kāi)口，然后在其上沉積Al或Al合金，來(lái)形成這些上部電極。在沉積Al或Al合金之后，去除抗蝕劑圖案，由此剝離抗蝕劑圖案上的Al或Al
α全
口巫ο根據(jù)上述制造方法，四個(gè)接觸電極39、41、42、44都由TiAlSi合金形成，而上部電極45、46、47由Al或Al合金形成。因此，不產(chǎn)生諸如NiAl3的具有高電阻的金屬間化合物。盡管已經(jīng)描述了本發(fā)明的實(shí)施例，但是應(yīng)該考慮到，本文公開(kāi)的實(shí)施例是示例性的并且本發(fā)明的范圍不限于本發(fā)明的實(shí)施例。本發(fā)明的范圍受權(quán)利要求書(shū)范圍的限定，并且旨在包括與權(quán)利要求書(shū)的項(xiàng)目等效的范圍和含義內(nèi)的任何修改。工業(yè)應(yīng)用性本發(fā)明提供半導(dǎo)體器件等。該半導(dǎo)體器件采用碳化硅并且實(shí)現(xiàn)了長(zhǎng)期使用的高可靠性，而沒(méi)有在半導(dǎo)體器件中出現(xiàn)用于電極和用于上部電極的不同類型的金屬彼此接觸的界面處出現(xiàn)任何問(wèn)題(允許最初在接觸部分中保持低電阻)。另外，用于接觸電極的TiAlSi 合金能夠與ρ型SiC和η型SiC形成歐姆接觸。因此，與其中不同的接觸電極材料用于各個(gè)導(dǎo)電類型的情況相比，抗蝕劑圖案形成的次數(shù)可以減少。這防止尺寸精確度由于抗蝕劑圖案形成而降低，由此實(shí)現(xiàn)尺寸精確度提高和制造良率提高。
權(quán)利要求
1.一種采用碳化硅的半導(dǎo)體器件，其包括接觸電極以及對(duì)于所述接觸電極是可導(dǎo)電的上部電極，所述接觸電極由含有鈦、鋁和硅的合金形成并且與所述碳化硅相接觸，所述上部電極由鋁或鋁合金形成，并且通過(guò)使所述上部電極與所述接觸電極形成接觸來(lái)實(shí)現(xiàn)對(duì)于所述接觸電極的所述導(dǎo)電。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，在所述接觸電極和所述上部電極之間設(shè)置阻擋層以使得所述接觸電極和所述上部電極彼此不直接接觸，并且通過(guò)使所述上部電極和所述接觸電極與所述阻擋層形成接觸來(lái)實(shí)現(xiàn)所述導(dǎo)電。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述阻擋層由鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、釩(V)、鋯(&)、氮化鈦、氮化鉭、氮化鎢、氮化鈮、氮化釩、氮化鋯、硅化鈦、硅化鉭、硅化鎢、硅化鈮、硅化釩和硅化鋯之一形成。
4.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的半導(dǎo)體器件，其中，所述接觸電極與所述碳化硅形成歐姆接觸。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的半導(dǎo)體器件，其中，所述接觸電極與所述碳化硅的η型區(qū)域和ρ型區(qū)域這兩者形成歐姆接觸。
6.根據(jù)權(quán)利要求1-5中任一項(xiàng)所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件是MOSFET，并且所述接觸電極是源電極或漏電極，當(dāng)所述接觸電極是源電極時(shí)，該源電極與源區(qū)和用于反型部形成區(qū)的接觸區(qū)這兩者相接觸，所述反型部形成區(qū)具有與所述源區(qū)的導(dǎo)電類型相反的導(dǎo)電類型，并且，所述上部電極是上部源極內(nèi)部電極或上部漏電極。
7.根據(jù)權(quán)利要求1-5中任一項(xiàng)所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件是JFET，所述接觸電極是每個(gè)源電極、柵電極和漏電極，并且所述上部電極是每個(gè)上部源電極、上部柵電極和上部漏電極。
8.—種制造半導(dǎo)體器件的方法，包括以下步驟準(zhǔn)備襯底；在所述襯底上形成碳化硅外延層；在所述碳化硅外延層上形成由含有鈦、鋁和硅的合金形成的電極，并且所述電極與所述碳化硅外延層形成歐姆接觸；以及與所述電極相接觸地設(shè)置由鋁或鋁合金形成的上部電極。
9.根據(jù)權(quán)利要求8所述的制造半導(dǎo)體器件的方法，其中，在形成所述電極的步驟中，在執(zhí)行下述(1)或(2)之后，進(jìn)行用于合金化的熱處理，其中，(1)在所述碳化硅外延層上形成鈦層，然后在所述鈦層上形成鋁層，以及然后在所述鋁層上形成硅層；(2)在所述碳化硅外延層上形成鈦、鋁和硅的混合層。
10.根據(jù)權(quán)利要求8或9所述的制造半導(dǎo)體器件的方法，還包括以下步驟在形成由合金形成的所述電極之后且在設(shè)置所述上部電極之前，形成與由合金形成的所述電極相接觸的阻擋層，其中，所述上部電極被設(shè)置成接觸所述阻擋層。
11.根據(jù)權(quán)利要求8-10中任一項(xiàng)所述的制造半導(dǎo)體器件的方法，其中，在形成所述碳化硅外延層之后且在形成由合金形成的所述電極之前，在所述碳化硅外延層中形成所述碳化硅的η型區(qū)和ρ型區(qū)，并且由合金形成的所述電極與所述η型區(qū)和所述ρ型區(qū)這兩者形成歐姆接觸。
12.根據(jù)權(quán)利要求8-10中的任一項(xiàng)所述的制造半導(dǎo)體器件的方法，其中 存在兩個(gè)或更多個(gè)由合金形成的所述電極，在形成所述碳化硅外延層之后且在形成由合金形成的所述電極之前，在所述碳化硅外延層中形成所述碳化硅的η型區(qū)和ρ型區(qū)，并且，在所述電極之中，使用相同材料、按照相同的處理時(shí)機(jī)來(lái)形成由合金形成并且要與所述η型區(qū)形成歐姆接觸的第一電極和由合金形成并且要與所述ρ型區(qū)形成歐姆接觸的第二電極。
全文摘要
公開(kāi)了一種碳化硅半導(dǎo)體器件，其當(dāng)電極材料與內(nèi)部互連的材料不同時(shí)，消除了在這些不同金屬的接觸界面處出現(xiàn)問(wèn)題的可能性，并且具有甚至長(zhǎng)期使用之后的高可靠性。該半導(dǎo)體器件提供有接觸電極(16)，其接觸碳化硅(14，18)；以及互連(19)，其與接觸電極連接。接觸電極(16)由含有鈦、鋁和硅的合金形成?；ミB(19)由鋁或鋁合金形成，并且通過(guò)接觸所述接觸電極來(lái)與所述接觸電極相連接。
文檔編號(hào)H01L29/417GK102439699SQ201080022258
公開(kāi)日2012年5月2日 申請(qǐng)日期2010年4月22日 優(yōu)先權(quán)日2009年5月22日
發(fā)明者和田圭司, 增田健良, 玉祖秀人, 穗永美紗子 申請(qǐng)人:住友電氣工業(yè)株式會(huì)社