專利名稱：藉由表面合金化以強化半導體裝置之金屬化系統(tǒng)中銅線之電子遷移表現(xiàn)的制作方法
技術領域：
本發(fā)明關于微結構，例如高等集成電路，特別指如銅基金屬線之導電結構的形成，具有電子遷移之強化效果。
背景技術：
現(xiàn)代微結構的制造(例如集成電路)有逐漸降低微結構尺寸的趨勢，因此強化了該些結構之功能。例如，于現(xiàn)代集成電路，例如晶體管信道長度之尺寸微縮化，已達到次微米范圍，因此藉由速度、功耗、多功能來增加該些電路之效能。隨著新世代電路單獨電路尺寸之縮小，因此改進了例如晶體管組件之開關速度，電性連接單獨電路組件之互聯(lián)線之底面積也縮小。因此，隨著互連增加之速度快于電路組件，該些互聯(lián)線之尺寸減少以補償?shù)?br> 面積之減少以及單位芯片面積電路組件之增加。因此，通常提供復數(shù)堆?！熬€路”層(也稱作金屬化層)，其中單一金屬層之個別金屬線，藉由通孔連接至上覆或下覆之金屬化層。盡管復數(shù)金屬化層的提供，減少了互聯(lián)線的尺寸，對于具有極大復雜度如現(xiàn)代中央處理器(CPUs)、圖像處理器(GPU)、記憶芯片、特定應用集成電路(ASIC)之類是必要的。該減少之互連結構截面積，加上極小尺寸晶體管組件之靜功耗之增加，造成金屬線中，可能隨新一代電子裝置增加之可觀的電流密度。高等集成電路包含具有臨界尺寸0. 05um或更小之晶體管組件，因此通常單一互連結構內以至每平方公分數(shù)千安培之大電流密度操作，盡管因為單位面積具有大量電路組件，提供有大量金屬化層。上升電流密度之互連結構操作，然而，會造成一些關于應力誘發(fā)之線劣化問題，導致集成電路之早期故障。此方面之一顯著現(xiàn)象為于金屬線或通孔內電流引致之材料傳輸，也稱作“電子遷移”。電子遷移起因于電子之動量轉移至離子核心，造成至離子核心之凈動量轉移于電子流動方向。特別在高電流密度，原子之大幅集體運動或導引擴散可能發(fā)生在互連金屬內，其中擴散途徑之出現(xiàn)對動量轉移造成的物質位移量有巨大的影響。因此，電子轉移可能導致內部空洞、鄰于金屬互連之小突塊形成，因此造成該裝置之效能、可靠度降低或完全故障。例如，嵌入二氧化硅及/或氮化硅之鋁線常用作金屬化層之金屬，其中，如上所述，高等集成電路具有臨界尺寸0. Ium或更小，需要大幅減少該金屬線之截面積，因此，增加電流密度會使得鋁較不使用于金屬化層。因此，鋁被銅或銅合金取代，銅具有遠低于鋁的電阻、相對于鋁也增加了對高電流密度時電子遷移之抵抗。將銅材質引入微結構與集成電路之制造，帶來一些因銅本身性質所衍生之問題如二氧化硅以及復數(shù)低介電常數(shù)之介電材料，通常與銅合并使用以減少復合金屬化層內的寄生電容。為提供必須的附著以避免不需要之銅原子擴散至敏感裝置區(qū)。即因此通常需要提供一位障層，介于該銅與該介電材料之間，供銅基互連結構嵌入。雖然氮化娃是一種有效防止該銅原子擴散之介電材料，較不傾向選擇氮化娃作為夾層之介電材料，因為氮化硅具有適度高的介電常數(shù)，因此增加相鄰銅線的寄生電容，造成無法接受的信號傳輸延遲。因此，賦予該銅所需的機械安定性之一薄導電位障層，形成以分離銅突塊與周圍之介電材料，因此減少進入該介電材料之銅擴散以及減少不需要之物種如氧、氟之類進入該銅。此外，該導電位障層可以銅形成高穩(wěn)定度接口，因此降低接口上明顯之材料擴散之發(fā)生機率，為電流導致材料擴散之臨界區(qū)?，F(xiàn)行鉭、鈦、鎢以及與氮、硅之類的化合物，較常選用為導電位障層之材料，其中該位障層可包含不同組成之二或多個子層，以滿足抑制擴散與附著性質之需求。另一種銅之性質，與鋁有極大區(qū)別，在于銅不能藉由化學或物理蒸氣沉積之技術大量預沉積，加上銅無法藉由非等向性干蝕刻處理有效圖案化，因此需要稱為“嵌金”或“嵌花”之技術作為處理手法。于嵌金處理，首先形成一介電層，將其圖案化以包含凹溝及/或通孔，依序以銅填入之。其中如前述，在填入銅之前，一導電位障層形成于該溝與通孔之邊壁上。于該溝與通孔之銅突塊沉積以例如電鍍或無電鍍之濕化學沉積處理生成，因此通孔需要長寬比5以上、直徑0.3um以下以及該溝之寬度為0. Ium到數(shù)um之可靠填充物。銅之電化學沉積處理在電子電路板制造為既有技術。然而，半導 體內之金屬區(qū)之尺寸，該高長寬比之無空隙填補，為極復雜、具挑戰(zhàn)性之工作，其中最后形成之銅基互連結構，其特性與處理參數(shù)高度相關，例如材料與結構的幾何形狀。因為該互連結構之幾何形狀，幾乎取決于設計需求，因此，不會大幅更改已知之微結構，評估、控制材料的選取造成的影響便顯得很重要，例如銅微結構之導電位障層以及不導電位障層，及其互連結構特性之交互作用，確保高產量、高品質。特別是，辨識、監(jiān)控以及減少不同組態(tài)之互連結構劣化、失能，以保持各新世代裝置之可靠度。因此，已有許多關于銅質互連劣化的研究，特別是與介電常數(shù)3. I以下之低介電常數(shù)之介電材料之結合，以找尋具低整體介電常數(shù)銅基線、通孔之新材料形成與處理方法。雖然銅線中電子遷移之實際機制還不甚明朗，發(fā)現(xiàn)位于側壁上的、特別是位于鄰接材料接口之空洞，對最后達成之效能以及互連結構之可靠度，具有重大之影響?！N失效機制，電子遷移引致材料傳輸，據(jù)信造成早期裝置失效，特別是沿著介于該銅與其上覆之金屬化層間形成之接口。例如，一介電蓋層可形成于該銅線表面，以維持銅的整體性。此外，該介電蓋層?？勺鳛樾纬山殡妸A層通孔時的蝕刻停止層。常用的材料為，例如，氮化硅與含氮之碳化硅，在通常使用之介電夾層材料，例如低介電常數(shù)之介電材料中，展現(xiàn)適度高之蝕刻選擇性，也抑制銅對于該夾層介電之擴散。近來研究顯示，雖然形成于該銅與該介電蓋層間之接口，為該金屬互連作用時，材料傳輸之主要擴散信道。因此，為加強該銅與具有能容納該銅、維持其整體性之該蓋層間的接口特性，有許多替代品被開發(fā)出來。例如，已有提出選擇性供給導電材料于該含銅區(qū)之頂，顯示出優(yōu)越的電子遷移特性而不過份減少其對應金屬線之整體電阻。例如，一種鈷/鎢/磷(CoWP)之化合物，已證實為該導電蓋層之潛力材料，可大幅降低對應金屬線之電子遷移效應。在其它例中，其它合適之金屬材料或合金，可用于形成一導電蓋層于該顯露銅表面。該些金屬材料通常以電化學沉積方式形成，例如無電沉積，因此需要對于對應之沉積處理具有高選擇性，以免過分修改周圍介電材料之特性。例如，若選擇性降低，可能因為與用來形成該顯露銅表面上該導電蓋層之電解液之接觸，造成漏電流之增加以及對應金屬化層之早期介電崩潰。在另一例，可能需要使用高復雜度附加清潔處理，以移除前述蓋材料之無電沉積時形成的污染物，因此也導致整體處理的復雜以及該顯露介電材料之大幅表面修改。
因此，雖然上述方法可能是提供高電子遷移防護，而不過度影響該些銅線之整體導電度，有前景的處理技術，但還需要作很多的研究，以提供合適沉積處理以及附帶之沉積后處理，以維持較低之材料修改。在其它傳統(tǒng)方法，該顯露銅線之表面條件，可以藉由將硅加入該顯露銅表面來修改，可能造成硅化銅材料甚或附帶其它化合物的生成。然而，任何上述之合并硅之處理技術，可能需要復雜的控制策略，以提供所需之處理均勻度，同時整體阻值會因為該硅化銅之導電度，相對于純銅材料之大幅減少而增加。在其它傳統(tǒng)方法，銅線之強化電子遷移之特性，藉由如鋁之類的合金以某種百分比加入該銅來達成。已知特定金屬種類如招，可大幅降低銅線內電流引致材料擴散。為此，有發(fā)展出使用對應百分比之銅種材料之處理策略，例如，在對應熱處理中該銅凸塊之電化學沉積后，鋁可以“擴散”至該些銅線。因此，根據(jù)本方法，該鋁成分可于薄銅種層沉積時加入，例如，已濺鍍沉積之類的方法，也可因此作為在熱處理時該銅材料之填入后，該鋁成分之供給者。如此，可達成較佳之電子遷移特性，同時該鋁成分可遍布于金屬線以及因此達到
較低之導電度。在該裝置之尺寸量度，須提供較小尺寸，特別是在較低處之金屬化層，其中銅基金屬線之特定導電度之減少，造成信號傳輸延遲之增加，無法達到高等半導體裝置之需求特性。另外，提供一金屬蓋層，大幅增加整體處理之復雜度，導致生產成本之大幅增加。本發(fā)明關于各種方法與裝置，可避免、或至少減少上述發(fā)現(xiàn)的一或多種問題的效應。

發(fā)明內容
接下來呈現(xiàn)本發(fā)明的簡單發(fā)明內容，以提供本發(fā)明的一些態(tài)樣的基本了解。此發(fā)明內容并非本發(fā)明的全部概觀，亦不打算視為本發(fā)明的關鍵或重要組件、或作為本發(fā)明的范圍。其唯一的目的僅在于以簡單的形式呈現(xiàn)一些態(tài)樣，以作為接下來所揭露的更詳細描述的序曲。一般而言，本發(fā)明提供半導體裝置及制造技術，其中，藉由在含銅金屬線的頂表面上提供合金形成成分以形成局部限制的合金，來強化該頂表面的材料擴散及其電子遷移行為，但于此同時卻仍能提供非常有效的整體制造流程。為了這個目的，在本文所揭露的一些例示態(tài)樣中，合金形成材料層可形成在含銅金屬區(qū)的暴露頂表面上，并可接著予以處理，以初始化合金形成制程，在該合金形成制程中，中間擴散可因此只在該頂表面發(fā)生，從而將該合金形成成分的出現(xiàn)局部地限制在該暴露表面區(qū)的附近。因此，該頂表面可展現(xiàn)優(yōu)良的電子遷移行為，其中，該含銅金屬線的導電性的降低可限制在該頂表面的附近處的中等小區(qū)域。在一些例示實施例中，不需要額外的掩膜步驟，便可完成該合金形成材料層的沉積及移除，從而達成非常有效的整體制造流程。本文所揭露的一個例不方法包含形成一金屬層于一含銅金屬區(qū)之一顯露表面上，該含銅金屬區(qū)形成于一半導體裝置之一金屬化系統(tǒng)之一介電材料中。該方法復包含實行熱處理，以形成一合金于該顯露表面，以及移除該金屬層之多余材料選擇性至該顯露表面。本文所揭露的另一個例示方法是關于形成半導體裝置的金屬化系統(tǒng)，該方法包含在該金屬化系統(tǒng)的介電材料和含銅金屬區(qū)的表面上形成合金形成金屬層，其中，該含銅金屬區(qū)是側向嵌入在該介電材料中。該方法復包含實施合金產生制程，以在該含銅金屬區(qū)上形成合金。此外，該方法包含從該表面和該介電材料移除該合金形成金屬層的多余材料。本文所揭露的一個例示半導體裝置包含一金屬化層，形成于一基板上；一含銅金屬區(qū)，側向嵌入該金屬化層之一介電材料中，該含銅金屬層具有一頂表面。該半導體裝置復包含一合金成分，形成一銅合金層于該頂表面上，并延伸至該含銅金屬區(qū)內小于該含銅金屬區(qū)之一半厚度。


本發(fā)明參照附圖與下列敘述以理解，相似的數(shù)字標記相似的組件，其中圖Ia繪示根據(jù)實施例之半導體裝置之截面圖，包含于制造階段具電路組件之一
裝置層以及含有銅基金屬區(qū)之一金屬化系統(tǒng)，先于該金屬區(qū)頂表面之擴散；圖Ib繪示根據(jù)實施例之金屬化系統(tǒng)，于形成一合金材料層之沉積處理；圖Ic-Id繪示根據(jù)實施例之一截面圖與一上視圖，分別于銅與該形成合金成分之交互擴散處理；圖Ie繪示根據(jù)實施例之該半導體裝置之一截面圖，于移除合金形成層之多余材料之處理；圖If繪示該合金形成后，該金屬區(qū)之截面圖；圖Ig-Ih繪示在裝置之不同側部，沿該金屬區(qū)之深度之該合金形成成分之濃度，與此處揭露之規(guī)則一致(圖Ig)以及相較傳統(tǒng)裝置，具有合金成分于該銅種層內(圖Ih);以及圖Ii-Ij繪示根據(jù)另一實施例之該半導體裝置之截面圖，于更高等之制造階段。此處揭露之內容，易受不同之修正與替代形式影響，于此處詳述之特定實施例以圖例顯示。需了解雖然本處敘述之實施例，不欲以特定形式限制本發(fā)明，然反之，本申請根據(jù)權利要求書，涵蓋所有落在本申請精神與范疇之修改、等效以及替代。
具體實施例方式本發(fā)明之各種例示實施例如下述。為求清楚，不會敘述所有實際實行之特性于說明書內。若在實際實施例之發(fā)展，最好必須作出許多特定實施例之決定以達開發(fā)者之目標，例如遵守系統(tǒng)相關或商業(yè)相關之限制，因實行而異。此外，開發(fā)的過程復雜而耗時，但對本發(fā)明技術領域具有通常知識者，實行本發(fā)明不成問題。現(xiàn)在主要內容會以參照圖標方式敘述。不同結構、系統(tǒng)以及裝置，為說明目的例示性繪制于圖標，省略對本發(fā)明技術領域具有通常知識者已知之細節(jié)，避免模糊本發(fā)明之說明。然而，包含該附圖以敘述、說明本發(fā)明之實例。此處使用之單字、詞組，與對于本發(fā)明相關領域具通常知識者所了解者一致。對單字或詞組沒有特殊定義，即若與對于本發(fā)明相關領域具通常知識者所慣用的意思不同之定義，在此處會以一致的用法使用。若單字或詞組具有特殊涵義，即與對于本發(fā)明相關領域具通常知識者所慣用的意思不同之定義，在本說明書會直接而明確的指出。通常，本發(fā)明藉由局部供給合金形成成分，提出含銅金屬區(qū)內電子遷移之問題。即在有效處理技術之基礎上，直接在頂表面上局部加入該合金形成成分，同時供給頂表面較佳的電子遷移方式。為此，任何合適的合金形成成分，如鋁之類，可依照實施例之非選擇性方法，形成于該顯露銅表面以及該介電材料上，而可在合適沉積方法之基礎上達成。此后，可開始合金形成處理，例如，以熱處理的形式，其中例如有效溫度、期間之處理參數(shù)，可以合適地選擇，以調整交互擴散之程度，因此藉由該合金形成成分“穿透”銅表面。如此，最后達成該銅表面內之合金成分，可調整而使?jié)舛入S該含銅金屬區(qū)之深度而下降，該銅合金之“厚度”可以處理參數(shù)來控制。此后，形成于含銅金屬層內之合金層之厚度，可視為位于該含銅金屬層頂表面之厚度之區(qū)域，其中該合金形成成分之最大濃度，會沿著深度之方向下降，其中該“層”之底面視為已降至最大濃度十分之一處。該合金形成成分之痕跡，最好擴散至下覆區(qū)，其中在一些實施例，該金屬區(qū)厚度之一半以上部份所對應之濃度，相較于該金屬區(qū)頂表面之最大濃度小了兩個數(shù)量級。以這種方式，該含銅金屬區(qū)之主要部分，可顯示其初始之高導電性，因此不過分劣化該金屬化系統(tǒng)之整體效能。此處說明之某些實施例，該合金層局部之厚度變化 ，可由處理參數(shù)之局部選擇性之方法來調整，例如，以局部變化該有效溫度及/或熱處理期間，因此提供局部選擇性采用擴散程度，以阻礙該合金層之效應。例如，在電子遷移表現(xiàn)之裝置區(qū)域，辨識出該合金層之臨界增加厚度，然而在其它區(qū)域卻有較小厚度，因此不過分產生該金屬化系統(tǒng)之整體阻值。以局部限制方法形成該合金層后，即在該金屬區(qū)之頂表面中心部份，移除多余材料，例如，已濕蝕刻方式之合適處理，而不需額外的屏蔽步驟。因此，可于高度微縮化半導體裝置之含銅金屬層，得到較佳的電子遷移表面，例如，在具有約200nm以下寬度之金屬線之下覆之金屬化層，若寬度降至IOOnm以下，雖然整體導電度不會過份減少，但同時可使用高效率之整體制造流程。圖Ia繪不半導體裝置100之一截面圖，包含基板101,基板101可形成一金屬化系統(tǒng)120。此外，在本實施例，該半導體裝置100可包含一裝置層102，例如一或多材料層，該材料層中及上可形成半導體電路組件，例如晶體管103、電阻器、電容器之類。該裝置層102可包含半導體材料，例如硅基材料，或其它需要之合適半導體材料，以提供該晶體管組件103所需之特性。該晶體管103可代表模擬電路、數(shù)字電路、綜合信號電路之類的晶體管。例如，該晶體管組件103可以設計規(guī)則為基礎，形成，需要一或多個具有臨界尺寸不大于大約50nm之組件。例如，許多復雜的數(shù)字電路可根據(jù)具有平面結構之場效晶體管，其中一臨界尺寸為閘極長度，對晶體管整體之特性有重大之影響。如前述說明，藉由不斷縮小單獨晶體管組件103之尺寸，可使該裝置層102達到高封裝密度，因此也需要增加該金屬化系統(tǒng)120內之封裝密度，可藉由提供復數(shù)堆棧金屬化層來達成，為求方便，一金屬化層130如圖I所示。另外，在各金屬化層130，需要使對應金屬特性之尺寸縮小，因此也必須有較佳的電子遷移特性，如前所述。該半導體裝置100復可包含一接觸層110，可視為介于該金屬化系統(tǒng)120與該裝置層102間之接口。例如，該接觸層110可包含一合適之介電材料，以鈍化電路組件103，其中可提供合適之接觸組件(未圖示)以連接該電路組件103以及該金屬化層120。在圖Ia之制造過程，該金屬化層130可包含一介電材料131,例如低介電常數(shù)介電材料、一超低介電常數(shù)(ULK)材料，或與“傳統(tǒng)”介電材料整合，例如二氧化硅、氮化硅、碳化硅之類。此外，含銅金屬區(qū)132可形成于該介電材料131內，即該金屬區(qū)132可側向嵌入該材料131，但一頂表面132S可以顯露。在本實施例,該含銅金屬區(qū)132可包含一導電位障材料132A連同一“核心”材料132B，主要包含加強整體導電度之銅。于一些實施例中，該核心材料132B提供作為一銅材料，其中非銅成分之濃度為0. I元子百分比以下，以達高導電度。另一方面，該導電位障材料132A，可為鉭、氮化鉭、鈦、氮化鈦或其它合金之類，提供一強健接口于該核心材料132B與該介電材料131之間，因此抑制銅對于敏感裝置面積之過度擴散，也維持該核心材料132B之整體性。該半導體裝置100，如圖I所示，可以下述處理技術為基礎形成。該裝置層102內之該電路組件103，可以與該半導體裝置100之設計規(guī)則一致的完善制造技術形成。此后，該接觸層110可以合適介電材料沉積形成，以及圖案化該介電材料以形成接觸開口，將該些接觸開口依序填入合適含金屬材料，例如鎢、鋁、銅之類，視該裝置100之整體組態(tài)而異。然后，該金屬化系統(tǒng)120可以合適制造技術形成。為求方便,一對應處理順序,參照該金屬化層130敘述。在這種情況下，該介電材料可以合適沉積技術形成，例如化學氣相沉積(CVD)、旋轉技術之類，視材料之需要使用。該介電材料131最好包含二或多種不同材料，其中有些材料具有較小的介電常數(shù)，以達成低寄生電容。然后，可以微影術實施一圖案化順序，以形
成合適開口、線、接觸開口之類，視該金屬層130之布局而定。在圖案化該介電材料后，即在形成該金屬線、通孔之該合適溝槽與開口之類后，該導電位障材料132A，視需要可以例如物理氣相沉積(PVD)、濺鍍沉積、化學氣相沉積(CVD)、無電鍍法、原子層沉積之類的技術沉積。通常該導電位障材料132A，可包含于二或多種不同材料之化合物，以達到所需之特性，如銅之限制、附著、電子遷移之類。接著，在一些實施例，一種層，例如銅層，可以藉由例如濺鍍沉積、無電鍍沉積之類形成，其中，與上述傳統(tǒng)技術不同處，一合金形成成分可以省略，以在該沉積時、沉積后，不過分減少該核心材料132B之整體導電度。在其它實施例，處理技術可以用于，以無電鍍技術使該核心材料層132B直接沉積于該導電位障材料132A上。在該核心材料132B之沉積過程，所需之材料沉積，即非銅材料之尺寸，可以維持在很小的階段，以達到較佳導電度。然后，可以移除任何多余材料，以例如化學機械拋光(CMP)、電化學機械拋光(electro CMP)、電蝕刻之類。因此，于該對應之材料移除處理時，該顯露表面132S形成。圖Ib繪示該半導體裝置100，于較高階之制造階段。為求方便，僅部份該金屬化系統(tǒng)120，即該金屬化層130，繪示于圖。該半導體裝置100可以顯露于沉積環(huán)境104，材料層133可以沉積于該沉積環(huán)境104中之該金屬化層130上，以提供該金屬區(qū)132 —種合金形成成分。在本實施例，該材料層133可以非選擇性方法沉積，因此相較于傳統(tǒng)上形成導電蓋層使用的復雜選擇性沉積方法，提供較佳的處理條件。例如，該沉積環(huán)境104可建立在物理氣相沉積(PVD)、化學氣相沉積(CVD)之類的基礎上。在其它實施例，該材料層133可包含，附加或替代鋁成分，其它可以使該頂表面132S達到較佳電子遷移特性金屬化合物。例如，該層133可包含鈷、鎢、磷之類。在一些實施例，該層133可具有IOnm以下的厚度，因此提供該沉積處理104、后續(xù)制造階段之材料移除處理較短之周期。圖Ic繪示該半導體裝置100，于程序105開始該層133與該核心材料132B間之合金產生之處理。在本實施例，該程序105可以使成分133A、該核心材料132B之銅交互擴散之熱處理來實行。該程序105之處理參數(shù)，可選用以使該成分133A達到所需之穿透深度，以及頂表面132S之濃度，因此提供所需之擴散特性。合適的處理參數(shù)，例如溫度與該熱處理的期間，可預先建置于實驗基礎上，一或多種處理參數(shù)決定最后得到的濃度梯度。例如，可以大約300 500°C之溫度，作用一到數(shù)分鐘以開始對應之交互擴散。因此，在該程序105，一合金層或蓋層132C可以形成在該接口 132S，其中該些特性，即最大濃度以及深度方向之濃度梯度，取決于該程序105之參數(shù)。熱處理形式之該程序105，可以任何提供該材料層133以及該接口 132S所需之有效溫度之合適技術之基礎實行。圖Id繪示根據(jù)某些實施例之該裝置100之一上視圖，該程序105之處理參數(shù)可以局部變化，以局部調整生成之該蓋層132C之特性(圖lc)。在圖Id中，假設該材料層133 (圖Ic)可以穿透，使得該些線132與該介電材料131可見。此外，該半導體裝置100可包含一或多臨界面積134，以加強所需之電子遷移特性，例如，該接觸組件提供與鄰接之金屬化層之類，將于以下詳述。在這種情況下，該蓋層132C之厚度增加，可視為有益且該臨界面積134之處理參數(shù)可以適當?shù)卣{整，以達到于該程序105之擴散增加。在圖Id顯示之實施例，該溫度及/或加溫期間的條件可作局部調整，例如，提供一輻射點105A位于該臨界面
積134之中心。例如，該輻射點105A可以一雷射束為基礎，連同適當設計之掃描系統(tǒng)提供，以使該有效溫度及期間可以藉由控制雷射束能量、該掃描系統(tǒng)之類來調整。一附加之吸收層，可以視需要形成于該材料層133上，當該層之能量吸收不足以達到適當?shù)偷奶幚泶螖?shù)。此外，因為該層133之較薄厚度，在上述特定范圍，該導熱度會減少，因此使該輻射點105A可局部限制溫度梯度，使形成之該蓋層之局部分辨率特性，可以形成于該半導體裝置100之該輻射點105A之相似分辨率調整。因此，藉由實行以該層133為基礎之該處理105 (圖Ic)，可以達成一種合金形成成分之局部限制擴散，不論該些金屬線132之進一步處理，例如可以實行該熱處理以調整該核心材料132B之結晶。在先前制造階段之熱處理，在某些傳統(tǒng)方法的情形下，不會發(fā)生一合金成分之擴散至該核心層132B，如上所述，因此不過分減少該核心材料132B之整體導電度。圖Ie繪不該半導體裝置100,于該層133之多于材料移除后，顯露于一蝕刻環(huán)境106，即任何材料不會消耗在該蓋層132C的形成。為此目的，在一些實施例，該蝕刻環(huán)境106考以濕蝕刻的形成建立，其中有多種選擇性高之化學材料可選用。在一實施例，該蝕刻環(huán)境106可以建立在氫氧四甲基銨(TMAH)之基礎上，對于銅材料顯現(xiàn)出高度選擇性，同時有效率地移除鋁。因該介電材料131之組成而異，使該材料131達到較多或較少之選擇性。然而，所幸該層133具有較薄厚度，可以接受該層131之移除程度，甚或在該程序106未達到較高之選擇性。因此，不需任何屏蔽步驟，也可以有效率地移除該層133，因此提供一種非常有效率的整體處理流程。圖If繪示該半導體裝置100，在上述處理順序后具有該蓋層132C。因此，該層132C可具有一上述定義之厚度，以提供所需之擴散特性而不過度減少剩下之該核心材料132B之導電度。如箭頭C以及虛線L1、L2指出，該深度方向之濃度梯度可取決于不同側向，即C所指出之中央以及側向平衡點L1、L2。圖Ig繪示一種沿深度方向之該濃度梯度之典型特性。如指出，該水平軸可代表該深度方向，其中該虛線代表該區(qū)132之深度或厚度。該垂直軸代表該合金形成成分之正規(guī)化濃度，例如鋁成分之類，其中該最大濃度作為參考值。如繪示，曲線C代表該金屬區(qū)132中央沿深度方向之濃度梯度，隨著深度的增加而驟降，以使沿著該金屬區(qū)之極深處，幾乎無法測量到任何合金成分。例如，如指出，該合金層132C之該厚度132T可作為最大濃度之十分之一。類似地，在LI、L2之周圍部份之該濃度梯度，以曲線L1、L2表示，因該合金成份之擴散原點于頂表面而具有相似形狀，使側向可達到大致均勻之濃度梯度，如曲線L1、L2指出。圖Ih繪示銅金屬區(qū)之一種典型濃度梯度，具有如與圖If之該金屬區(qū)132相同之幾何形狀，其中該合金成份可于該核心材料沉積前提供給銅種層，如上述。因此，在對應之熱處理，例如調整該核心材料之結晶，該金屬線之底部或側壁可能發(fā)生一相應之擴散，因此該合金形成成分幾乎遍布整條該金屬線，造成導電度大幅下降。圖Ii繪示該半導體裝置100，于高階制造階段，一介電蓋層135可沉積于該介電材料131與該金屬區(qū)域132上。藉由提供該蓋層132C，該金屬 層132達到較佳之擴散特性，可以選用具有較佳蝕刻特性、較低電容率之該材料135。因此，任何合適材料可以沉積于該程序106，以得到該金屬化層130所需之處理條件與裝置特性。圖Ij繪示根據(jù)某些實施例之該半導體裝置100，于高階處理階段。如繪示，該裝置100可包含中介制造階段之又一金屬化層140，其中任何合適型態(tài)之一介電材料141，可形成于該介電蓋層135之上、該些開口 141T與141V之中，可代表該金屬化層140對應金屬區(qū)域之溝槽與開孔。如繪示，該通孔141V可連接至該金屬區(qū)132之特定面積，其中該對應面積可視為對于整體電子遷移特性之一臨界面積或其它接觸之相關失能。因此，如前述參照圖Id之說明，在某些實施例，該金屬區(qū)132可具有局部增加厚度之一蓋層132C，以提供對于進一步處理、該金屬化系統(tǒng)120之裝置可靠度之強化。因此，一形成該開口 141V以及接著沉積一導電位障層連同種材料，視需要加入該銅核心材料，因該蓋層132C之厚度增加，可于該些開口 141V周圍，局部達到一加強擴散特性。另一方面，局部限制一對應之導電度下降，視該對應處理之空間分辨率容量，例如圖Id之輻射點105A，使該金屬區(qū)132之整體電阻不過度增加。關于圖Ij所示，形成該金屬化層140之該制造程序，類似的原則可應用于前述之該金屬化層130。因此，本發(fā)明提供半導體裝置以及制造技術，藉由形成一種空間限制于該接口之銅合金，使銅基金屬區(qū)之頂表面達到擴散特性之強化，維持金屬區(qū)之剩余部份之高導電度。該合金形成成分之加入，可藉由非屏蔽沉積處理連同熱處理或其它起始合金形成之處理來完成，接著以非屏蔽方式移除不反應的材料。因此，使用一種非常有效率之整體制程，因此避免復雜之選擇性電化學沉積方法。在某些方面，可以局部調整例如溫度及/或熱處理期間之處理參數(shù)，來局部調整該合金層之厚度。因此，具有約200nm厚度或遠小于之銅基材料線，需要用于復雜半導體裝置之下覆金屬層，提供有效率之制造流程，同時確保一較佳之電子遷移特性。該上述之特定實施例，若對本發(fā)明具有益處，可以修正或以對本發(fā)明技術領域具有相當知識者而言不同之等效方法實施。例如，該上述處理步驟可以不同順序實行。此外，此處顯示之建構或設計細節(jié)，非用以限制本發(fā)明及下述之權利要求書。因此上述揭露之該特定實施例，在不違反本發(fā)明范疇與精神之前提下，可作更改與修正。因此，專利之權利范圍如權利要求書所述。
權利要求
1.一種方法，包含 形成一金屬層于一含銅金屬區(qū)之一顯露表面上，該含銅金屬區(qū)形成于一半導體裝置之一金屬化系統(tǒng)之一介電材料中； 實行熱處理，以形成一合金于該顯露表面；以及 移除該金屬層之多余材料選擇性至該顯露表面。
2.如權利要求I所述的方法，其中形成該金屬層包含不使用屏蔽而沉積該金屬層于該顯露表面以及該介電材料上。
3.如權利要求I所述的方法，其中該金屬層包含鋁。
4.如權利要求3所述的方法，其中移除該多余材料包含建立蝕刻環(huán)境，以及移除該多余材料選擇性至該含銅金屬區(qū)以及選擇性至該介電材料。
5.如權利要求4所述的方法，其中藉由包含氫氧四甲基銨(TMAH)之濕蝕刻化學，建立該蝕刻環(huán)境。
6.如權利要求I所述的方法，其中該金屬層以不大于IOnm之厚度形成。
7.如權利要求I所述的方法，其中實行該熱處理包含在該熱處理期間局部調整溫度，以在該暴露表面局部調整該金屬層的材料的濃度。
8.如權利要求I所述的方法，復包含在該含銅金屬區(qū)上實行第二熱處理，以于形成該金屬層前，調整該含銅金屬區(qū)之結晶性。
9.一半導體裝置，包含 一金屬化層，形成于一基板上； 一含銅金屬區(qū)，側向嵌入該金屬化層之一介電材料中，該含銅金屬層具有一頂表面；以及 一合金成分，形成一銅合金層于該頂表面上，并延伸至該含銅金屬區(qū)內小于該含銅金屬區(qū)之一半厚度。
10.如權利要求9所述的半導體裝置，其中該合金成分包含鋁成分。
11.如權利要求9所述的半導體裝置，其中該合金成份的濃度，自該頂表面起算大約15nm的距離至少減少至十分之一。
12.如權利要求11所述的半導體裝置，其中該含銅金屬區(qū)復包含一導電位障材料，形成于該含銅金屬區(qū)之側壁上。
13.如權利要求9所述的半導體裝置，其中該含銅金屬區(qū)之寬度約為200nm或更小。
14.如權利要求9所述的半導體裝置，復包含一介電蓋層，形成于該銅合金層上。
全文摘要
在復雜的半導體裝置中，銅金屬線位于其頂接口之電子遷移表現(xiàn)，可藉由形成局布限制于該接口之一銅合金來強化。為此，一種合適的合金形成成分，例如鋁，可于非屏蔽沉積處理之基礎上提供，而可接著以一非屏蔽蝕刻處理移除，其中該生成合金之特性，可于中間的熱處理中調整。
文檔編號H01L23/532GK102804373SQ201080026645
公開日2012年11月28日 申請日期2010年5月7日 優(yōu)先權日2009年5月15日
發(fā)明者F·福伊斯特爾, T·勒茨, A·普魯士 申請人:格羅方德半導體公司