專(zhuān)利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于高功率開(kāi)關(guān)的半導(dǎo)體器件及其制造方法，并且特別地涉及使用氮化物半導(dǎo)體中的GaN基半導(dǎo)體的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
高電流開(kāi)關(guān)元件要求高反向擊穿電壓和低導(dǎo)通電阻。使用III族氮化物半導(dǎo)體的場(chǎng)效應(yīng)晶體管(FET)由于其大的帶隙而在高擊穿電壓和高溫操作方面表現(xiàn)優(yōu)異。特別地，使用GaN基半導(dǎo)體的垂直晶體管作為用于控制高功率的晶體管已經(jīng)受到了關(guān)注。例如，已經(jīng)提出了下述垂直GaN基FET，其中通過(guò)在GaN基半導(dǎo)體中形成開(kāi)口并且在開(kāi)口的壁表面上形成包括二維電子氣(2DEG)溝道的再生長(zhǎng)層來(lái)增加其遷移率并且減小其導(dǎo)通電阻(PTLl)。在該垂直GaN基FET中，提出了包括用于改進(jìn)夾斷特性的p型GaN基半導(dǎo)體層的結(jié)構(gòu)。引用列表專(zhuān)利文獻(xiàn)PTLl 日本未審查專(zhuān)利申請(qǐng)公開(kāi)No. 2006-28694
發(fā)明內(nèi)容
技術(shù)問(wèn)題在上述垂直GaN基FET中，可以改進(jìn)夾斷特性。然而，如果漏極電壓增加從而增加漏極電流，則很可能發(fā)生翹曲現(xiàn)象，在該現(xiàn)象中，引起諸如在漏極電流-漏極電壓特性的飽和區(qū)域中漏極電流增加的失控(runaway)現(xiàn)象。本發(fā)明的目的在于提供一種高電流半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件具有低導(dǎo)通電阻、高遷移率和良好的夾斷特性，并且其中即使漏極電壓增加也不容易引起翹曲現(xiàn)象。解決問(wèn)題的技術(shù)方案本發(fā)明的半導(dǎo)體器件包括GaN基疊層體，其具有開(kāi)口 ；再生長(zhǎng)層，其包括溝道并且外延生長(zhǎng)為覆蓋GaN基疊層體的開(kāi)口 ；柵電極，其位于開(kāi)口中的再生長(zhǎng)層上；源電極，其位于開(kāi)口周?chē)腉aN基疊層體上以便與再生長(zhǎng)層接觸；以及漏電極，其被定位成由漏電極和源電極夾著溝道，漏電極在GaN基疊層體的厚度方向上與源電極分離。在該半導(dǎo)體器件中，再生長(zhǎng)層包括電子傳輸層和電子供給層；溝道是在電子傳輸層與電子供給層之間的界面處在電子傳輸層中形成的二維電子氣；GaN基疊層體包括p型GaN基半導(dǎo)體層，該P(yáng)型GaN基半導(dǎo)體層的端表面由開(kāi)口的壁表面上的再生長(zhǎng)層覆蓋；并且設(shè)置與P型GaN基半導(dǎo)體層歐姆接觸的P側(cè)電極。因?yàn)樵谏鲜鰳?gòu)造中，溝道是二維電子氣(2DEG)，因此，GaN基疊層體中除了 p型GaN基半導(dǎo)體層之外的層由n型或者i型GaN基半導(dǎo)體構(gòu)成。特別地，GaN基疊層體的表面層由高密度n+型GaN基半導(dǎo)體層構(gòu)成，這是因?yàn)樵措姌O與表面層歐姆接觸。因此，P型GaN基半導(dǎo)體層被夾在表面層上的n+型GaN基半導(dǎo)體層與電子在其中漂移的、密度相對(duì)低的n_型GaN基半導(dǎo)體層之間。
在上述構(gòu)造中，p型GaN基半導(dǎo)體層產(chǎn)生下述效果。(I)由于正方向上的能帶的偏移導(dǎo)致改進(jìn)了夾斷特性(2)改進(jìn)了豎直方向上的擊穿電壓特性(3)通過(guò)p側(cè)電極的形成防止了翹曲現(xiàn)象效果⑴和⑵能夠在沒(méi)有p側(cè)電極的情況下由于所謂的背柵效應(yīng)而產(chǎn)生，即，由于使用了 P型半導(dǎo)體的事實(shí)而產(chǎn)生。然而，通過(guò)設(shè)置與P型GaN基半導(dǎo)體層歐姆接觸的p側(cè)電極，當(dāng)漏極電壓增加時(shí)，在溝道和漏電極之間的區(qū)域中產(chǎn)生的空穴能夠被提取到外部，并且因此能夠產(chǎn)生效果(3)。換言之，p側(cè)電極能夠吸引p型GaN基半導(dǎo)體層中的空穴并且將空穴提取到外部?，F(xiàn)在將詳細(xì)描述效果(3)。在不存在p側(cè)電極的情況下，當(dāng)漏極電壓增加時(shí)，即使設(shè)置P型GaN基半導(dǎo)體層，也會(huì)在溝道的漏極側(cè)形成高電場(chǎng)區(qū)域。因此，由于高能電子引起雪崩擊穿并且產(chǎn)生了大量的空穴。由于GaN基半導(dǎo)體具有寬帶隙，因此復(fù)合時(shí)間常數(shù)大并且空穴被儲(chǔ)存在GaN基疊層體中。GaN基半導(dǎo)體層在空穴的費(fèi)米能級(jí)方面沒(méi)有被接地。當(dāng)空穴被儲(chǔ)存時(shí)，溝道附近的電勢(shì)減小并且導(dǎo)帶的電子濃度增加。這引起諸如在漏極電流-漏極電壓特性的飽和區(qū)域中的漏極電流增加的失控現(xiàn)象。即使由于雪崩擊穿而產(chǎn)生了大量的空穴，這樣的空穴也能夠通過(guò)設(shè)置在p型GaN基半導(dǎo)體層中的P側(cè)電極而被提取到外部。因此，清除了空穴的儲(chǔ)存并且能夠防止翹曲現(xiàn)象。通過(guò)設(shè)置p側(cè)電極，p型GaN基半導(dǎo)體層不僅能夠產(chǎn)生效果(I)和(2)而且能夠產(chǎn)生上述效果(I)至(3)。在垂直GaN基FET中，能夠產(chǎn)生所謂的一石三鳥(niǎo)的效果。因此，通過(guò)克服了諸如翹曲現(xiàn)象和在豎直方向上擊穿電壓特性的限制而增加了自由度，從而使得形成在開(kāi)口的壁表面上的2DEG在豎直方向上流動(dòng)并且因此能夠控制高電流。P型GaN基半導(dǎo)體層可以是p型GaN層或者p型AlGaN層。在采用p型AlGaN層的情況下，能帶能夠在正方向上進(jìn)一步偏移并且因此能夠進(jìn)一步改進(jìn)夾斷特性。P型GaN基半導(dǎo)體層的載流子密度通常為5X 1016cnT3。如下面所述，可以使用具有高載流子密度的P+型GaN基半導(dǎo)體層來(lái)改進(jìn)背柵效應(yīng)。GaN基疊層體通過(guò)外延生長(zhǎng)形成在GaN的預(yù)定晶面上。由GaN構(gòu)成的基底可以是GaN襯底或者形成在支撐基底上的GaN膜。此外，通過(guò)在GaN襯底等等上生長(zhǎng)GaN基疊層體并且將GaN襯底等等的厚度在之后執(zhí)行的步驟中降低到一定程度，在產(chǎn)品狀態(tài)中可以僅剩下薄的GaN層基底。該薄的GaN層基底可以是導(dǎo)電或者非導(dǎo)電的，并且漏電極能夠取決于制造工藝和產(chǎn)品結(jié)構(gòu)而形成在薄的GaN層基底的頂表面或底表面上。當(dāng)在產(chǎn)品中剩余GaN襯底或者支撐基底時(shí)，該支撐基底或者襯底可以是導(dǎo)電的或者非導(dǎo)電的。在導(dǎo)電的情況下，漏電極可以直接地形成在支撐基底或者襯底的底表面(下表面)或者頂表面(上表面)上。在非導(dǎo)電的情況下，漏電極可以形成在位于半導(dǎo)體層的下層側(cè)的導(dǎo)電層上，該漏電極形成在非導(dǎo)電襯底上面。當(dāng)在平面中看時(shí)，p側(cè)電極可以位于源電極內(nèi)部，可以延伸并穿過(guò)p型GaN基半導(dǎo)體層與源電極之間，并且可以與源電極歐姆接觸。這允許P側(cè)電極埋入在源電極下面，并且P側(cè)電極和源電極具有諸如地電勢(shì)的共同電勢(shì)。不要求僅用于P側(cè)電極的其它布線。因此，能夠提供具有簡(jiǎn)單結(jié)構(gòu)的P側(cè)電極并且能夠利用工藝的簡(jiǎn)單改變來(lái)制造這樣的P側(cè)電極。由于P側(cè)電極埋入在源電極下面，因此面積沒(méi)有增加。因此，能夠?qū)崿F(xiàn)垂直GaN基FET的小型化和低導(dǎo)通電阻。穿過(guò)位于p型GaN基半導(dǎo)體層上的GaN基疊層體并且與源電極歐姆接觸的P側(cè)電極(與P型GaN基半導(dǎo)體層歐姆接觸)可以由金屬或者P+型GaN基半導(dǎo)體構(gòu)成?？梢栽谠偕L(zhǎng)層上并且在柵電極下面形成絕緣層。通過(guò)在柵電極下面形成絕緣層，能夠抑制當(dāng)向柵電極施加正電壓時(shí)產(chǎn)生的柵極泄漏電流，這允許高電流操作。由于能夠在正方向上進(jìn)一步偏移閾值電壓，因此容易地實(shí)現(xiàn)了常關(guān)(normally-off)操作。
一種制造本發(fā)明的半導(dǎo)體器件的方法包括下述步驟在GaN的預(yù)定晶面上形成包括P型GaN基半導(dǎo)體層的GaN基疊層體；通過(guò)蝕刻在GaN基疊層體中形成開(kāi)口，該開(kāi)口穿過(guò)P型GaN基半導(dǎo)體層；在GaN基疊層體的開(kāi)口中外延生長(zhǎng)再生長(zhǎng)層，該再生長(zhǎng)層包括電子傳輸層和電子供給層；制作從開(kāi)口周?chē)谋砻嫜由斓絇型GaN基半導(dǎo)體層的垂直孔，并且然后用導(dǎo)電材料填充該垂直孔來(lái)形成導(dǎo)電部件；以及形成源電極，使得該源電極與導(dǎo)電部件和開(kāi)口中的再生長(zhǎng)層電接觸。利用該方法，p側(cè)電極被埋入在源電極下面，并且能夠利用簡(jiǎn)單工藝形成具有諸如地電勢(shì)的共同電勢(shì)的P側(cè)電極或?qū)щ姴考c源電極。除了導(dǎo)電部件之外，不要求僅用于P側(cè)電極的其它布線。因此，能夠利用工藝的簡(jiǎn)單改變來(lái)制造P側(cè)電極。發(fā)明的有利效果根據(jù)本發(fā)明，能夠提供一種高電流半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件具有低導(dǎo)通電阻、高遷移率和良好的夾斷特性并且在該半導(dǎo)體器件中即使漏極電壓增加也不容易引起翅曲現(xiàn)象。


圖I是示出根據(jù)本發(fā)明的實(shí)施例的垂直GaN基FET的截面圖。圖2是圖I中所示的垂直GaN基FET的平面圖。圖3是示出制造圖I中的垂直GaN基FET的方法的圖，(a)示出了外延疊層體形成在包括GaN層的襯底上的狀態(tài)，該外延疊層體包括直到帽層的層，該GaN層與支撐基底歐姆接觸，(b)示出了形成抗蝕劑圖案以形成開(kāi)口的狀態(tài)。圖4(a)是示出通過(guò)蝕刻形成開(kāi)口的狀態(tài)的圖；并且圖4(b)是示出移除抗蝕劑圖案并且進(jìn)一步蝕刻開(kāi)口的狀態(tài)的圖。圖5是示出在開(kāi)口中形成再生長(zhǎng)層、制作孔并且填充該孔以形成導(dǎo)電部件的狀態(tài)的圖。
具體實(shí)施例方式圖I是根據(jù)本發(fā)明的實(shí)施例的垂直GaN基FET 10的截面圖。垂直GaN基FET 10包括導(dǎo)電GaN襯底I和在襯底I上外延生長(zhǎng)的n_型GaN漂移層4/p型GaN層6/n+型帽層
8。n_型GaN漂移層4/p型GaN層6/n+型帽層8依次形成以構(gòu)成GaN基疊層體15。取決于GaN襯底I的類(lèi)型，可以在GaN襯底I和n_型GaN漂移層4之間插入由AlGaN層或者GaN層構(gòu)成的緩沖層。GaN襯底I可以是包括與支撐基底歐姆接觸的GaN層的襯底。在產(chǎn)品狀態(tài)中，如上所述，通過(guò)將GaN襯底等等的厚度降低到一定程度，可以僅剩余薄的GaN層作為用于GaN基疊層體的外延生長(zhǎng)的基底膜。GaN襯底，即包括與支撐基底歐姆接觸的GaN層的襯底，以及在產(chǎn)品狀態(tài)中剩余作為基底的薄的GaN層可以簡(jiǎn)單地被稱為GaN襯底。在該實(shí)施例中，p型GaN層6用作p型GaN基半導(dǎo)體層，但是可以代替地使用p型AlGaN 層。在GaN基疊層體15中，開(kāi)口 28形成為穿過(guò)p型GaN層6并且到達(dá)n_型GaN漂移層4。通過(guò)外延生長(zhǎng)形成再生長(zhǎng)層27以覆蓋開(kāi)口 28的壁表面和GaN基疊層體15的表面。再生長(zhǎng)層27由本征GaN(iGaN)電子傳輸層22和AlGaN電子供給層26構(gòu)成?？梢栽趇GaN電子傳輸層22和AlGaN電子供給層26之間插入由AlN等等構(gòu)成的中間層。柵電極G位于再生長(zhǎng)層27上并且漏電極D位于GaN襯底I的底表面上。源電極S與GaN基疊層體15上的再生長(zhǎng)層27歐姆接觸。在圖I中，源電極S位于再生長(zhǎng)層27上以與再生長(zhǎng)層27接觸。 然而，源電極S可以與再生長(zhǎng)層27的端表面歐姆接觸，同時(shí)該源電極S位于n+型帽層8上以與n+型帽層8接觸。在本實(shí)施例的垂直GaN基FET 10中，電子在厚度方向或者豎直方向從源電極S通過(guò)電子傳輸層22和n_型GaN漂移層4流動(dòng)到漏電極D。在電子的該路徑中，p型GaN層6被夾在n_型GaN漂移層4和n+型帽層8之間。雖然電子不在p型GaN層6中流動(dòng)，但是p型GaN層6升高了電子的能帶能量，并且產(chǎn)生了例如改進(jìn)擊穿電壓特性的背柵效應(yīng)。本實(shí)施例的特征在于p型GaN層6被設(shè)置為埋入在源電極S下面，并且此外，設(shè)置了與p型GaN層6和源電極S歐姆接觸的導(dǎo)電部件11。導(dǎo)電部件11穿過(guò)n+型帽層8，到達(dá)P型GaN層6，并且與p型GaN層6歐姆接觸。由于導(dǎo)電部件11的存在，P型GaN層6和源電極S具有共同電勢(shì)，并且p型GaN層6的電勢(shì)被固定到例如地電勢(shì)。在下面的描述中，導(dǎo)電部件11可以被稱為P側(cè)電極11。p型GaN層6產(chǎn)生如上所述的以下效果。(I)由于正方向上的能帶的偏移導(dǎo)致改進(jìn)了夾斷特性(2)改進(jìn)了豎直方向上的擊穿電壓特性(3)通過(guò)p側(cè)電極11的形成防止了翹曲現(xiàn)象效果(I)和(2)能夠在沒(méi)有p側(cè)電極的情況下由于上述背柵效應(yīng)而產(chǎn)生。然而，通過(guò)設(shè)置與P型GaN層6歐姆接觸的p側(cè)電極11，當(dāng)漏極電壓增加時(shí)，在溝道和漏電極之間的區(qū)域中產(chǎn)生的空穴能夠被提取到外部，并且因此能夠產(chǎn)生效果(3)?，F(xiàn)在將詳細(xì)描述效果⑶。在不存在p側(cè)電極11的情況下，當(dāng)漏極電壓增加時(shí)，即使設(shè)置P型GaN層6，也會(huì)在溝道的漏極側(cè)形成高電場(chǎng)區(qū)域。因此，由高能電子引起雪崩擊穿并且以高濃度產(chǎn)生空穴。由于GaN基半導(dǎo)體具有寬帶隙，因此復(fù)合時(shí)間常數(shù)大并且空穴以高濃度儲(chǔ)存在GaN基疊層體15中，特別是儲(chǔ)存在n_型GaN漂移層4中。這引起諸如在漏極電流-漏極電壓特性的飽和區(qū)域中的漏極電流增加的失控現(xiàn)象。即使由于雪崩擊穿而產(chǎn)生了大量的空穴，這樣的空穴也能夠通過(guò)設(shè)置在P型GaN層6中的p側(cè)電極11而被提取到外部。因此，能夠防止翹曲現(xiàn)象。
通過(guò)設(shè)置p側(cè)電極11, p型GaN層6能夠產(chǎn)生上述效果(I)至(3)。因此,在垂直GaN基FET 10中，通過(guò)克服了諸如翹曲現(xiàn)象和在豎直方向上擊穿電壓特性的限制而增加了自由度，從而使得形成在開(kāi)口中的2DEG在豎直方向上流動(dòng)并且因此能夠控制高電流。圖2是圖I中所示的垂直GaN基FET 10的平面圖。在該平面圖中，垂直GaN基FET 10具有六邊形形狀并且可以以密集方式二維地進(jìn)行布置。此外，環(huán)形六邊形p側(cè)電極11或?qū)щ姴考?1被環(huán)形六邊形源電極S完全地覆蓋。即，當(dāng)在平面中看時(shí)，p型GaN層6電連接到源電極S而沒(méi)有設(shè)置任何額外的部分。因此，在垂直GaN基FET 10被以密集形式二維地布置并且保持小尺寸的同時(shí)，能夠防止翹曲現(xiàn)象。能夠利用簡(jiǎn)單的工藝形成埋入的導(dǎo)電部件11，只要注意蝕刻時(shí)間使得導(dǎo)電部件11到達(dá)p型GaN層6。
iT型GaN漂移層4優(yōu)選地具有例如I至25 y m的厚度和0. 2 X IO16至20. 0 X IO16CnT3的載流子密度。P型GaN層6優(yōu)選地具有0. I至10 ii m的厚度和0. 5 X IO16至50 X IO16CnT3的載流子密度。當(dāng)由于背柵效應(yīng)而使得p型GaN層3的功能變得重要時(shí)，載流子密度能夠增加到I X IO17至I X IO1W30 n+型GaN帽層8優(yōu)選地具有0. I至3 y m的厚度和I. OXlO17至30. OX IO17CnT3的載流子密度。在再生長(zhǎng)層27中，電子傳輸層22優(yōu)選地具有大約5至IOOnm的厚度，并且電子供給層26優(yōu)選地具有大約I至IOOnm的厚度。如果電子傳輸層22的厚度小于5nm，則2DEG和電子供給層26/電子傳輸層22的界面之間的距離變得過(guò)小，這減小了 2DEG中的遷移率。如果電子傳輸層22的厚度大于IOOnmJU P型GaN層6的效果劣化并且因此夾斷特性劣化。因此，厚度被設(shè)定為IOOnm或更小。-制造方法-現(xiàn)在將描述制造根據(jù)該實(shí)施例的垂直GaN基半導(dǎo)體器件10的方法。首先，如圖3(a)中所示，在GaN襯底I或者包括與支撐基底歐姆接觸的GaN層的襯底I上外延生長(zhǎng)n_型GaN漂移層4/p型GaN層6/n+型GaN帽層8的疊層體。這些層通過(guò)例如金屬有機(jī)化學(xué)氣相沉積(MOCVD)來(lái)形成。替代地，可以使用分子束外延(MBE)來(lái)代替M0CVD。因此，能夠形成具有高結(jié)晶性的GaN基半導(dǎo)體層。該層的每一層的厚度和載流子密度如下。n_型GaN漂移層4具有5. 0 y m的厚度和5. 0 X IO15CnT3的載流子密度。p型GaN層6具有0. 5 ii m的厚度和5. 0 X IO18CnT3的載流子密度。n+型GaN帽層8具有0. 3 y m的厚度和5. OX IO17CnT3的載流子密度。如圖3 (b)中所示，然后使用常規(guī)光刻在n+型GaN帽層8上的預(yù)定區(qū)域中形成抗蝕劑掩膜Ml。在這里形成的該抗蝕劑掩膜Ml中，平面形狀是六邊形并且截面形狀是梯形(臺(tái)面形狀)。接下來(lái)，如圖4(a)中所示，通過(guò)反應(yīng)離子蝕刻(RIE)來(lái)蝕刻n+型GaN帽層8、p型GaN層6以及n_型GaN漂移層4的一部分以構(gòu)成開(kāi)口 28，反應(yīng)離子蝕刻使用通過(guò)電感率耦合等離子體產(chǎn)生的高密度等離子體。結(jié)果，n+型GaN帽層8、p型GaN層6以及rT型GaN漂移層4的端表面暴露在開(kāi)口 28中并且構(gòu)成該開(kāi)口的壁表面。這時(shí)，由于蝕刻而導(dǎo)致開(kāi)口 28的壁表面損傷，并且損傷延伸直到若干納米(大約I至20nm)的深度。開(kāi)口 28的壁表面是相對(duì)于襯底表面以大約10至90。傾斜的表面。傾斜表面相對(duì)于襯底表面的角度可以通過(guò)調(diào)整在RIE中使用的氯氣的氣壓以及氯氣與其它氣體之間的流量比來(lái)進(jìn)行控制。在完成RIE之后，利用有機(jī)溶劑執(zhí)行清洗并且通過(guò)灰化等等來(lái)移除抗蝕劑掩膜Ml。
然后使用四甲基氫氧化銨(TMAH)水溶液作為蝕刻劑對(duì)開(kāi)口的壁表面執(zhí)行各向異性濕法蝕刻(在80°C，進(jìn)行幾分鐘到幾小時(shí))。通過(guò)各向異性濕法蝕刻移除由使用高密度等離子體在開(kāi)口 28的壁表面上引起的蝕刻損傷。同時(shí)，n+型GaN帽層8和p型GaN層6的m面被暴露在各層的端表面的一部分上。在開(kāi)口 28的側(cè)表面中，基本垂直于襯底表面的多個(gè)表面S1和形成為補(bǔ)充表面S1之間的區(qū)域的傾斜表面S3以混合的方式形成在開(kāi)口的側(cè)表面的傾斜方向(傾斜角0)上。在垂直FET 10中，當(dāng)使用主表面是{0001}面的GaN襯底I時(shí)，使用{0001}面(以下稱為“C面”)作為生長(zhǎng)面來(lái)外延生長(zhǎng)六邊形的GaN層和AlGaN層。因此，n+型GaN帽層8上的垂直表面S1中的每一個(gè)是{1-100}面(以下稱為“m面”)。m面是不同于C面的非極性面。通過(guò)使用m面作為生長(zhǎng)面再生長(zhǎng)GaN電子傳輸層22和AlGaN電子供給層26，在AlGaN 26/GaN 22的異質(zhì)界面處沒(méi)有產(chǎn)生諸如壓電電荷的極化電荷。因此，在溝道的最小能量減小的 方向上沒(méi)有產(chǎn)生電場(chǎng)。這能夠進(jìn)一步改進(jìn)夾斷特性。隨著圖4(a)等中所示的開(kāi)口 28的壁表面的傾斜角0接近90度，占據(jù)壁表面的m面或者表面S1的比率增加。因?yàn)?，為了進(jìn)一步改進(jìn)垂直FET 10中的夾斷特性，傾斜角0優(yōu)選地接近90度并且例如適合地為60度或更大。蝕刻損傷的深度取決于RIE處理的條件。m面相對(duì)于開(kāi)口的邊界表面的比率取決于制造的垂直FET 10的構(gòu)造。因此，考慮這樣的條件，在能夠移除蝕刻損傷并且實(shí)現(xiàn)期望識(shí)別的蝕刻條件下可以執(zhí)行各向異性蝕刻。用于各向異性濕法蝕刻的蝕刻劑不限于TMAH水溶液?？梢愿鶕?jù)襯底的材料適當(dāng)?shù)剡x擇蝕刻劑。在圖4(b)中，開(kāi)口 28的平面形狀是如圖2中所示的六邊形。接下來(lái)，如圖5中所示，在開(kāi)口 28的壁表面上以及在位于開(kāi)口 28周?chē)腉aN基疊層體15上形成構(gòu)成再生長(zhǎng)層27的AlGaN電子供給層26和GaN電子傳輸層22。AlN中間層可以插入在GaN電子傳輸層22和AlGaN電子供給層26之間。在再生長(zhǎng)層27的生長(zhǎng)中，首先，通過(guò)MOCVD形成其中沒(méi)有添加雜質(zhì)的GaN電子傳輸層22。MOCVD期間的生長(zhǎng)溫度被設(shè)定為1020°C。在插入AlN中間層的情況下，生長(zhǎng)溫度則被設(shè)定為1080°C以形成AlN中間層和AlGaN電子供給層26。因此，沿著開(kāi)口 28的表面形成由電子傳輸層22、A1N中間層和電子供給層26構(gòu)成的再生長(zhǎng)層27。例如，GaN電子傳輸層22具有IOOnm的厚度，AlN中間層具有Inm的厚度，并且AlGaN電子供給層26具有24nm的厚度。AlGaN電子供給層26中的Al的組分比為25%。為了避免開(kāi)口 28的壁表面上的生長(zhǎng)速率降低，優(yōu)選地在低于GaN基疊層體15的生長(zhǎng)溫度的溫度下并且以高V/III比執(zhí)行再生長(zhǎng)。此外，優(yōu)選地在短時(shí)間內(nèi)執(zhí)行從形成電子傳輸層22到形成中間層和電子供給層26的生長(zhǎng)溫度增加以減小對(duì)于晶體表面的損傷。例如，優(yōu)選地在20分鐘內(nèi)增加溫度。注意的是，可以使用MBE來(lái)代替M0CVD。接下來(lái)，通過(guò)與形成開(kāi)口 28相同的形成方法使用抗蝕劑M形成導(dǎo)電部件11的圖案，并且使用抗蝕劑M作為掩膜通過(guò)干法蝕刻形成到達(dá)p型GaN層6的孔。移除抗蝕劑M，形成新的抗蝕劑圖案，通過(guò)氣相沉積形成電極金屬，并且通過(guò)剝離形成導(dǎo)電部件11。然后執(zhí)行合金退火以實(shí)現(xiàn)P型GaN層和導(dǎo)電部件之間的歐姆接觸。當(dāng)在平面中看時(shí)，導(dǎo)電部件11具有圖2中所示的環(huán)形六邊形形狀。接下來(lái)，形成源電極S、柵電極G和漏電極D。環(huán)形六邊形源電極S形成為電連接到環(huán)形六邊形導(dǎo)電部件11或者P側(cè)電極11。在源電極S的形成中，首先，通過(guò)常規(guī)的光刻在預(yù)定區(qū)域中形成具有開(kāi)口的光致抗蝕劑。在通過(guò)氣相沉積形成電極之后，通過(guò)剝離在n+型GaN帽層8或者再生長(zhǎng)層27的平表面上形成Ti/Al膜。接下來(lái)，在800°C在氮?dú)鈿夥罩袌?zhí)行加熱處理30秒。因此，在 Ti/Al膜和n+型GaN帽層8或者再生長(zhǎng)層27之間的界面處形成合金層。結(jié)果，能夠形成具有大約0. 4 Qmm的令人滿意的歐姆接觸電阻的源電極S。可以使用任何金屬代替Ti/Al用于源電極S，只要該金屬通過(guò)歐姆接觸形成在再生長(zhǎng)層27上。在通過(guò)氣相沉積形成Ti/Al作為源電極S之前，優(yōu)選地通過(guò)使用氯氣的RIE移除AlGaN電子供給層26和AlN中間層。在該情況下，不存在由中間層對(duì)于電子的阻擋，并且因此，能夠?qū)W姆接觸電阻降低到0. 2 Q mm。在柵電極G的形成中，首先通過(guò)常規(guī)的光刻形成具有預(yù)定開(kāi)口的光致抗蝕劑。然后通過(guò)氣相沉積和剝離沿著形成在開(kāi)口 28中的AlGaN電子供給層26形成Ni/Au膜。與GaN基半導(dǎo)體形成肖特基結(jié)的諸如Pt/Au、Pd/Au或者M(jìn)o/Au的金屬也可以代替Ni/Au膜用于柵電極G。在柵電極G的形成之前，通過(guò)CVD或者濺射可以沿著開(kāi)口 28中的AlGaN電子供給層26形成諸如硅膜的絕緣膜(未示出)，從而該絕緣膜具有IOnm的厚度。這還能夠提供具有MIS-HFET結(jié)構(gòu)的垂直FET。可以使用氮化硅膜或者氧化鋁膜代替氧化硅膜而用作絕緣膜。之后，形成連接到柵電極G和源電極S的布線層(未示出)，并且然后形成絕緣膜層(未示出)以保護(hù)晶體管的表面。例如，形成用作絕緣膜層的氮化硅膜、氧化硅膜或者氮氧化硅膜以覆蓋晶體管的整個(gè)表面。還通過(guò)RIE移除焊盤(pán)部分(未示出)的絕緣膜層。通過(guò)上述步驟，完成了晶圓表面的制造工藝。在漏電極D的形成中，首先，利用光致抗蝕劑保護(hù)晶圓表面。通過(guò)氣相沉積在包括與支撐基底歐姆接觸的GaN層的襯底I的底表面上形成Ti/Al膜。在移除了晶圓表面上的光致抗蝕劑之后，在850°C執(zhí)行熱處理30秒。因此，包括與支撐基底歐姆接觸的GaN層的襯底I和漏電極D的金屬彼此形成合金，從而襯底I和漏電極D彼此歐姆接觸。通過(guò)上述步驟，完成了圖I中所示的垂直GaN基FET 10。盡管漏電極D形成在GaN襯底I的底表面上，但是漏電極D可以形成在n_型GaN漂移層4的表面上，該表面面對(duì)源電極S。例如，在n_型GaN漂移層4和GaN襯底I之間形成n型GaN接觸層，并且可以形成從該表面?zhèn)冗B接到接觸層的漏電極。上述本發(fā)明的實(shí)施例的結(jié)構(gòu)僅是示例，并且本發(fā)明的范圍不限于上面的描述。將理解的是，在權(quán)利要求中限定本發(fā)明的范圍并且本發(fā)明的范圍包括權(quán)利要求的描述的等價(jià)物以及權(quán)利要求的范圍內(nèi)的所有變化。工業(yè)適用性根據(jù)本發(fā)明，在包括具有位于開(kāi)口的壁表面上的溝道的再生長(zhǎng)層的垂直GaN基FET中，能夠通過(guò)在開(kāi)口周?chē)O(shè)置包括p側(cè)電極的p型GaN基半導(dǎo)體層而容易地將空穴提取到外部。因此，防止了翹曲現(xiàn)象。此外，通過(guò)采用當(dāng)在平面中看時(shí)P側(cè)電極和源電極彼此重疊的埋入結(jié)構(gòu)，在平面視圖中P側(cè)電極電連接到源電極而沒(méi)有設(shè)置任何額外的部分，同時(shí)保持小尺寸。因此，例如，能夠?qū)崿F(xiàn)接地。附圖標(biāo)記列表I GaN 襯底
4 rT型GaN漂移層6 p 型 GaN 層8 n+型 GaN 帽層10 垂直 GaN 基 FET11 p側(cè)電極(導(dǎo)電部件)15 GaN基疊層體22 GaN電子傳輸層 26 AlGaN電子供給層27再生長(zhǎng)層28 開(kāi)口S源電極G柵電極D漏電極Ml抗蝕劑圖案
權(quán)利要求
1.一種半導(dǎo)體器件，包括 具有開(kāi)口的GaN基疊層體； 再生長(zhǎng)層，所述再生長(zhǎng)層包括溝道并且外延生長(zhǎng)為覆蓋所述GaN基疊層體的所述開(kāi)n ； 柵電極，所述柵電極位于所述開(kāi)口中的所述再生長(zhǎng)層上； 源電極，所述源電極位于所述開(kāi)口周?chē)乃鯣aN基疊層體上以便與所述再生長(zhǎng)層接觸；以及 漏電極，所述漏電極被定位成由所述漏電極和所述源電極夾著所述溝道，所述漏電極在所述GaN基疊層體的厚度方向上與所述源電極分離， 其中所述再生長(zhǎng)層包括電子傳輸層和電子供給層，并且所述溝道是在所述電子傳輸層和所述電子供給層之間的界面處在所述電子傳輸層中形成的二維電子氣；并且 所述GaN基疊層體包括p型GaN基半導(dǎo)體層，所述p型GaN基半導(dǎo)體層的端表面由所述開(kāi)口的壁表面上的所述再生長(zhǎng)層覆蓋，并且設(shè)置與所述P型GaN基半導(dǎo)體層歐姆接觸的P側(cè)電極。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述p側(cè)電極當(dāng)在平面中看時(shí)存在于所述源電極內(nèi)部，并且延伸并穿過(guò)所述P型GaN基半導(dǎo)體層和所述源電極之間，并且與所述源電極歐姆接觸。
3.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體器件，其中在所述再生長(zhǎng)層上并且在所述柵電極下面形成絕緣層。
4.一種制造半導(dǎo)體器件的方法，所述方法包括 在GaN的預(yù)定晶面上形成包括p型GaN基半導(dǎo)體層的GaN基疊層體的步驟； 通過(guò)蝕刻，在所述GaN基疊層體中形成開(kāi)口的步驟，所述開(kāi)口穿過(guò)所述p型GaN基半導(dǎo)體層； 在所述GaN基疊層體的所述開(kāi)口中外延生長(zhǎng)再生長(zhǎng)層的步驟，所述再生長(zhǎng)層包括電子傳輸層和電子供給層； 制作從所述開(kāi)口周?chē)谋砻嫜由斓剿鯬型GaN基半導(dǎo)體層的垂直孔，并且然后用導(dǎo)電材料填充所述垂直孔來(lái)形成導(dǎo)電部件的步驟；以及 形成源電極使得所述源電極與所述導(dǎo)電部件和所述開(kāi)口中的所述再生長(zhǎng)層電接觸的步驟。
全文摘要
公開(kāi)了一種用于大電流的半導(dǎo)體器件，該半導(dǎo)體器件在具有低導(dǎo)通電阻、增加的遷移率和改進(jìn)的夾斷特性之后，即使漏電壓增加也不會(huì)產(chǎn)生翹曲現(xiàn)象。還公開(kāi)了該半導(dǎo)體器件的制造方法。該半導(dǎo)體器件具有具有開(kāi)口(28)的GaN疊層體(15)；包括溝道的再生長(zhǎng)層(27)；柵電極(G)；源電極(S)；以及漏電極(D)。再生長(zhǎng)層(27)包括電子傳輸層(22)和電子供給層(26)，GaN疊層體包括p型GaN層(6)，其端表面在開(kāi)口中被再生長(zhǎng)層覆蓋，并且p型GaN層被設(shè)置有與該p型GaN層歐姆接觸的p側(cè)電極(11)。
文檔編號(hào)H01L21/338GK102648527SQ201080045199
公開(kāi)日2012年8月22日 申請(qǐng)日期2010年6月24日 優(yōu)先權(quán)日2009年10月8日
發(fā)明者岡田政也, 木山誠(chéng) 申請(qǐng)人:住友電氣工業(yè)株式會(huì)社