專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用半導(dǎo)體元件的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
使用半導(dǎo)體元件的存儲(chǔ)裝置大體上分為易失性存儲(chǔ)裝置，當(dāng)電源停止時(shí)丟失它們的存儲(chǔ)內(nèi)容；和非易失性存儲(chǔ)裝置，當(dāng)電源停止時(shí)能夠保留它們的存儲(chǔ)內(nèi)容。作為易失性存儲(chǔ)裝置的典型例子，給出動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。在DRAM中， 選擇存儲(chǔ)元件中所包括的晶體管并且在電容器中積聚電荷，從而存儲(chǔ)數(shù)據(jù)。由于上述原理，當(dāng)在DRAM中讀出數(shù)據(jù)時(shí)，電容器中的電荷丟失；因此，必須再次執(zhí)行寫入以使在讀取數(shù)據(jù)之后再次存儲(chǔ)數(shù)據(jù)。另外，在存儲(chǔ)元件中所包括的晶體管中存在漏電流，并且即使未選擇晶體管，存儲(chǔ)在電容器中的電荷也流動(dòng)或者電荷流入到電容器中，由此數(shù)據(jù)保持時(shí)間段是短的。因此，必須在預(yù)定周期中再次執(zhí)行寫入(刷新操作)并且難以充分地減小功耗。另外，由于當(dāng)未向DRAM供電時(shí)存儲(chǔ)內(nèi)容丟失，所以對(duì)于長(zhǎng)時(shí)間存儲(chǔ)的存儲(chǔ)內(nèi)容，需要使用磁性材料或光學(xué)材料的其他存儲(chǔ)裝置。作為易失性存儲(chǔ)裝置的其他例子，給出靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。在SRAM中， 使用諸如雙穩(wěn)態(tài)多諧振蕩器的電路保留存儲(chǔ)內(nèi)容，從而不需要刷新操作。考慮到這一點(diǎn)， SRAM優(yōu)于DRAM。然而，存在這樣的問(wèn)題因?yàn)槭褂昧酥T如雙穩(wěn)態(tài)多諧振蕩器的電路，每存儲(chǔ)容量的成本變高。另外，考慮到當(dāng)未供電時(shí)存儲(chǔ)內(nèi)容丟失這一點(diǎn)，SRAM并不優(yōu)于DRAM。作為非易失性存儲(chǔ)裝置的典型例子，給出閃速存儲(chǔ)器。閃速存儲(chǔ)器包括位于晶體管中的柵電極和溝道形成區(qū)域之間的浮柵。閃速存儲(chǔ)器通過(guò)在浮柵中保留電荷存儲(chǔ)存儲(chǔ)內(nèi)容，從而數(shù)據(jù)保持時(shí)間段極長(zhǎng)(半永久)，并因此具有這樣的優(yōu)點(diǎn)不需要在易失性存儲(chǔ)裝置中必需的刷新操作(例如，參見專利文件I)。然而，在閃速存儲(chǔ)器中，存在這樣的問(wèn)題，即在執(zhí)行寫入預(yù)定次數(shù)之后，存儲(chǔ)元件不工作，因?yàn)榇鎯?chǔ)元件中所包括的柵極絕緣層由于當(dāng)執(zhí)行寫入時(shí)發(fā)生的隧穿電流而劣化。 為了緩解這個(gè)問(wèn)題的影響，例如，采用例如均衡存儲(chǔ)元件的寫入操作的次數(shù)的方法。然而， 實(shí)現(xiàn)該方法需要復(fù)雜的外圍電路。即使采用這種方法，也未解決使用壽命的基本問(wèn)題。也就是說(shuō)，閃速存儲(chǔ)器不適合以高頻率寫入數(shù)據(jù)的應(yīng)用。另外，需要高電壓以在浮柵中保留電荷或者去除電荷。另外，保留或去除電荷需要相對(duì)較長(zhǎng)的時(shí)間，并且不能容易地增加寫入和擦除的速度。[參考資料][專利文件][專利文件I]日本公開專利申請(qǐng)No. S57-105889

發(fā)明內(nèi)容
考慮到以上問(wèn)題，本發(fā)明的實(shí)施例的目的在于提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置具有能夠在未供電的狀態(tài)下保留存儲(chǔ)的內(nèi)容并且對(duì)寫入的次數(shù)沒(méi)有限制的新型結(jié)構(gòu)。本發(fā)明的實(shí)施例是具有疊層的半導(dǎo)體裝置，該疊層包括使用氧化物半導(dǎo)體的晶體管和使用除氧化物半導(dǎo)體之外的材料的晶體管。例如，該半導(dǎo)體裝置能夠采用下面的結(jié)構(gòu)。本發(fā)明的實(shí)施例是一種半導(dǎo)體裝置，包括源極線；位線；第一信號(hào)線；多個(gè)第二信號(hào)線；多個(gè)字線；多個(gè)存儲(chǔ)單元，在源極線和位線之間彼此并聯(lián)；用于第二信號(hào)線和字線的驅(qū)動(dòng)器電路，地址信號(hào)輸入到該驅(qū)動(dòng)器電路，并且該驅(qū)動(dòng)器電路驅(qū)動(dòng)所述多個(gè)第二信號(hào)線和所述多個(gè)字線，從而從所述多個(gè)存儲(chǔ)單元選擇由地址信號(hào)指定的存儲(chǔ)單元；用于第一信號(hào)線的驅(qū)動(dòng)器電路，選擇多個(gè)寫入電位中的任何一個(gè)寫入電位并將其輸出到第一信號(hào)線；讀取電路，位線的電位和多個(gè)參考電位輸入到該讀取電路，并且該讀取電路比較位線的電位和所述多個(gè)參考電位以讀出數(shù)據(jù)；和電位產(chǎn)生電路，產(chǎn)生所述多個(gè)寫入電位和所述多個(gè)參考電位并將其提供給用于第一信號(hào)線的驅(qū)動(dòng)器電路和讀取電路。所述多個(gè)存儲(chǔ)單元之一包括第一晶體管，包括第一柵電極、第一源電極和第一漏電極；第二晶體管，包括第二柵電極、第二源電極和第二漏電極；和第三晶體管，包括第三柵電極、第三源電極和第三漏電極。第一晶體管布置在包括半導(dǎo)體材料的襯底上。第二晶體管包括氧化物半導(dǎo)體層。第一柵電極以及第二源電極和第二漏電極中的一個(gè)彼此電連接。源極線和第一源電極彼此電連接。第一漏電極和第三源電極彼此電連接。位線和第三漏電極彼此電連接。第一信號(hào)線以及第二源電極和第二漏電極中的另一個(gè)彼此電連接。所述多個(gè)第二信號(hào)線之一和第二柵電極彼此電連接。所述多個(gè)字線之一和第三柵電極彼此電連接。另外，在以上結(jié)構(gòu)中，半導(dǎo)體裝置還包括電容器，電連接到第一柵電極以及所述第二源電極和第二漏電極中的一個(gè)。本發(fā)明的實(shí)施例是一種半導(dǎo)體裝置，包括源極線；位線；第一信號(hào)線；多個(gè)第二信號(hào)線；多個(gè)字線；多個(gè)存儲(chǔ)單元，在源極線和位線之間彼此并聯(lián)；用于第二信號(hào)線和字線的驅(qū)動(dòng)器電路，地址信號(hào)輸入到該驅(qū)動(dòng)器電路，并且該驅(qū)動(dòng)器電路驅(qū)動(dòng)所述多個(gè)第二信號(hào)線和所述多個(gè)字線，從而從所述多個(gè)存儲(chǔ)單元選擇由地址信號(hào)指定的存儲(chǔ)單元；用于第一信號(hào)線的驅(qū)動(dòng)器電路，選擇多個(gè)寫入電位中的任何一個(gè)寫入電位并將其輸出到第一信號(hào)線；讀取電路，位線的電位和多個(gè)參考電位輸入到該讀取電路，該讀取電路包括參考存儲(chǔ)單元，并且該讀取電路比較指定的存儲(chǔ)單元的電導(dǎo)和參考存儲(chǔ)單元的電導(dǎo)以讀出數(shù)據(jù)；和電位產(chǎn)生電路，產(chǎn)生所述多個(gè)寫入電位和所述多個(gè)參考電位并將其提供給用于第一信號(hào)線的驅(qū)動(dòng)器電路和讀取電路。所述多個(gè)存儲(chǔ)單元之一包括第一晶體管，包括第一柵電極、第一源電極和第一漏電極；第二晶體管，包括第二柵電極、第二源電極和第二漏電極；和第三晶體管，包括第三柵電極、第三源電極和第三漏電極。第一晶體管布置在包括半導(dǎo)體材料的襯底上。第二晶體管包括氧化物半導(dǎo)體層。第一柵電極以及第二源電極和第二漏電極中的一個(gè)彼此電連接。源極線和第一源電極彼此電連接。第一漏電極和第三源電極彼此電連接。 位線和第三漏電極彼此電連接。第一信號(hào)線以及第二源電極和第二漏電極中的另一個(gè)彼此電連接。所述多個(gè)第二信號(hào)線之一和第二柵電極彼此電連接。所述多個(gè)字線之一和第三柵電極彼此電連接。本發(fā)明的實(shí)施例是一種半導(dǎo)體裝置，包括源極線；位線；第一信號(hào)線；多個(gè)第二信號(hào)線；多個(gè)字線；多個(gè)存儲(chǔ)單元，在源極線和位線之間彼此并聯(lián)；用于第二信號(hào)線和字線的驅(qū)動(dòng)器電路，地址信號(hào)和多個(gè)參考電位輸入到該驅(qū)動(dòng)器電路，該驅(qū)動(dòng)器電路驅(qū)動(dòng)所述多
7個(gè)第二信號(hào)線和所述多個(gè)字線，從而從所述多個(gè)存儲(chǔ)單元選擇由地址信號(hào)指定的存儲(chǔ)單元，并且該驅(qū)動(dòng)器電路選擇所述多個(gè)參考電位中的任何一個(gè)參考電位并將其輸出到從字線選擇的一個(gè)字線；用于第一信號(hào)線的驅(qū)動(dòng)器電路，選擇多個(gè)寫入電位中的任何一個(gè)寫入電位并將其輸出到第一信號(hào)線；讀取電路，連接到位線并通過(guò)讀出指定的存儲(chǔ)單元的電導(dǎo)來(lái)讀出數(shù)據(jù)；和電位產(chǎn)生電路，產(chǎn)生所述多個(gè)寫入電位和所述多個(gè)參考電位并將其提供給用于第一信號(hào)線的驅(qū)動(dòng)器電路和讀取電路。所述多個(gè)存儲(chǔ)單元之一包括第一晶體管，包括第一柵電極、第一源電極和第一漏電極；第二晶體管，包括第二柵電極、第二源電極和第二漏電極；和電容器。第一晶體管布置在包括半導(dǎo)體材料的襯底上。第二晶體管包括氧化物半導(dǎo)體層。第一柵電極、第二源電極和第二漏電極中的一個(gè)以及電容器的一個(gè)電極彼此電連接。源極線和第一源電極彼此電連接。位線和第一漏電極彼此電連接。第一信號(hào)線以及第二源電極和第二漏電極中的另一個(gè)彼此電連接。所述多個(gè)第二信號(hào)線之一和第二柵電極彼此電連接。所述多個(gè)字線之一和電容器的另一個(gè)電極彼此電連接。在以上結(jié)構(gòu)中，第一晶體管包括溝道形成區(qū)域，布置在所述包括半導(dǎo)體材料的襯底上；雜質(zhì)區(qū)域，溝道形成區(qū)域布置在該雜質(zhì)區(qū)域之間；第一柵極絕緣層，位于溝道形成區(qū)域上方；第一柵電極，位于第一柵極絕緣層上方；以及第一源電極和第一漏電極，分別電連接到雜質(zhì)區(qū)域。另外，在以上結(jié)構(gòu)中，第二晶體管包括第二柵電極，位于所述包括半導(dǎo)體材料的襯底上方；第二柵極絕緣層，位于第二柵電極上方；氧化物半導(dǎo)體層，位于第二柵極絕緣層上方；以及第二源電極和第二漏電極，電連接到氧化物半導(dǎo)體層。另外，在以上結(jié)構(gòu)中，第三晶體管包括溝道形成區(qū)域，布置在所述包括半導(dǎo)體材料的襯底上；雜質(zhì)區(qū)域，溝道形成區(qū)域布置在該雜質(zhì)區(qū)域之間；第三柵極絕緣層，位于溝道形成區(qū)域上方；第三柵電極，位于第三柵極絕緣層上方；以及第三源電極和第三漏電極，分別電連接到雜質(zhì)區(qū)域。另外，在以上結(jié)構(gòu)中，作為包括半導(dǎo)體材料的襯底，優(yōu)選地使用單晶半導(dǎo)體襯底。 特別地，半導(dǎo)體材料優(yōu)選地是硅。另外，SOI襯底可用作包括半導(dǎo)體材料的襯底。另外，在以上結(jié)構(gòu)中，氧化物半導(dǎo)體層優(yōu)選地包括基于In-Ga-Zn-O的氧化物半導(dǎo)體材料。特別地，氧化物半導(dǎo)體層優(yōu)選地包括In2Ga2ZnO7的晶體。另外，氧化物半導(dǎo)體層中的氫濃度優(yōu)選地小于或等于5X IO19原子/cm3。第二晶體管的截止電流優(yōu)選地小于或等于 I X KT13A。另外，在以上結(jié)構(gòu)中，第二晶體管能夠布置在與第一晶體管重疊的區(qū)域中。需要注意的是，在本說(shuō)明書等中，在部件之間的物理關(guān)系的描述中，“在…上方”和 “在…下方”未必分別意味著“直接在…上面”和“直接在…下面”。例如，“在柵極絕緣層上方的第一柵電極”的表達(dá)可表不這樣的情況另一部件位于柵極絕緣層和第一柵電極之間。 另外，術(shù)語(yǔ)“在…上方”和“在…下方”僅為了解釋的方便而使用，并且除非另外指出，否則它們能夠互換。在本說(shuō)明書等中，術(shù)語(yǔ)“電極”或“配線”不限制部件的功能。例如，“電極”能夠用作“配線”的一部分，并且“配線”能夠用作“電極”的一部分。另外，術(shù)語(yǔ)“電極”或“配線” 也能夠表示例如多個(gè)“電極”和“配線”的組合。另外，例如，當(dāng)采用具有不同極性的晶體管或者電流的方向在電路操作中改變時(shí)，“源極”和“漏極”的功能在一些情況下調(diào)換。因此，在本說(shuō)明書中，術(shù)語(yǔ)“源極”和“漏極”能
夠調(diào)換。需要注意的是，在本說(shuō)明書中，“電連接”的表達(dá)包括通過(guò)“具有任何電功能的物體”的電連接的情況。這里，對(duì)“具有任何電功能的物體”不存在特定的限制，只要該物體能夠在該物體連接的部件之間實(shí)現(xiàn)電信號(hào)的發(fā)送和接收即可。例如，在“具有任何電功能的物體”中，包括開關(guān)元件(諸如，晶體管)、電阻器、電感器、電容器和具有幾種功能的其它元件以及電極和配線。通常，術(shù)語(yǔ)“SOI襯底”表示在絕緣表面上方具有硅半導(dǎo)體層的襯底。在本說(shuō)明書等中，術(shù)語(yǔ)“SOI襯底”還表示在絕緣表面上方具有使用除硅之外的材料的半導(dǎo)體層的襯底。 也就是說(shuō)，“SOI襯底”中所包括的半導(dǎo)體層不限于硅半導(dǎo)體層。另外，“SOI襯底”中的襯底不限于半導(dǎo)體襯底(諸如，硅晶圓)，并且可以是非半導(dǎo)體襯底(諸如，玻璃襯底、石英襯底、 藍(lán)寶石襯底和金屬襯底)。也就是說(shuō)，“SOI襯底”還包括導(dǎo)電襯底和絕緣襯底，在所述導(dǎo)電襯底和絕緣襯底上方，使用半導(dǎo)體材料形成一層。另外，在本說(shuō)明書等中，“半導(dǎo)體襯底”表示僅半導(dǎo)體材料的襯底，并且還表示包括半導(dǎo)體材料的材料的一般襯底。換句話說(shuō),在本說(shuō)明書等中，“S0I襯底”也被包括在“半導(dǎo)體襯底”的大類中。本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括位于它的下部的使用除氧化物半導(dǎo)體之外的材料的晶體管和位于它的上部的使用氧化物半導(dǎo)體的晶體管。使用氧化物半導(dǎo)體的晶體管具有極低的斷態(tài)電流；因此，通過(guò)使用該晶體管，存儲(chǔ)內(nèi)容能夠保留極長(zhǎng)時(shí)間。也就是說(shuō)，刷新操作能夠變得不必要或者刷新操作的頻率能夠顯著減小，從而功耗能夠充分地減小。另外，即使在未供電的情況下，存儲(chǔ)內(nèi)容也能夠長(zhǎng)時(shí)間保留。另外，對(duì)于寫入數(shù)據(jù)而言不需要高電壓并且不存在元件的劣化的問(wèn)題。另外，根據(jù)晶體管的導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)執(zhí)行數(shù)據(jù)的寫入，從而能夠容易地實(shí)現(xiàn)高速操作。另外，存在這樣的優(yōu)點(diǎn)當(dāng)執(zhí)行數(shù)據(jù)的重寫入時(shí)，不需要用于擦除以前數(shù)據(jù)的操作。另外，使用除氧化物半導(dǎo)體之外的材料的晶體管能夠工作于足夠高的速度，由此能夠以高速讀出存儲(chǔ)內(nèi)容。因此，通過(guò)提供使用除氧化物半導(dǎo)體材料之外的材料的晶體管和使用氧化物半導(dǎo)體的晶體管的組合，能夠?qū)崿F(xiàn)具有前所未有的特征的半導(dǎo)體裝置。


在附圖中
圖I是用于解釋半導(dǎo)體裝置的電路圖2A和2B分別是用于解釋半導(dǎo)體裝置的截面圖和俯視圖
圖3A至3H是用于解釋半導(dǎo)體裝置的截面圖4A至4G是用于解釋半導(dǎo)體裝置的制造步驟的截面圖5A至是用于解釋半導(dǎo)體裝置的制造步驟的截面圖6是用于解釋半導(dǎo)體裝置的截面圖7A和7B是用于解釋半導(dǎo)體裝置的截面圖8A和8B是用于解釋半導(dǎo)體裝置的截面圖9A和9B是用于解釋半導(dǎo)體裝置的截面圖10是用于解釋存儲(chǔ)兀件的電路圖11是用于解釋半導(dǎo)體裝置的電路圖12是用于解釋驅(qū)動(dòng)器電路的電路圖13是用于解釋驅(qū)動(dòng)器電路的電路圖14是用于解釋驅(qū)動(dòng)器電路的電路圖15是用于解釋驅(qū)動(dòng)器電路的電路圖16A和16B是用于解釋操作的時(shí)序圖17是用于解釋半導(dǎo)體裝置的電路圖18是用于解釋半導(dǎo)體裝置的電路圖19是用于解釋半導(dǎo)體裝置的電路圖20是用于解釋驅(qū)動(dòng)器電路的電路圖21是用于解釋操作的時(shí)序圖22是用于解釋存儲(chǔ)元件的電路圖23是用于解釋半導(dǎo)體裝置的電路圖24是用于解釋驅(qū)動(dòng)器電路的電路圖25是用于解釋驅(qū)動(dòng)器電路的電路圖26是用于解釋操作的時(shí)序圖27是顯示節(jié)點(diǎn)A的電位和字線的電位之間的關(guān)系的曲線圖28是用于解釋驅(qū)動(dòng)器電路的電路圖29是用于解釋操作的時(shí)序圖30A至30F表示電子設(shè)備；
圖31是包括氧化物半導(dǎo)體的晶體管的截面圖32是沿圖31的線A-A’獲得的能帶圖(示意圖)；
圖33A是顯示在正電壓(+Ve>0)施加于柵極(GEl)的狀態(tài)下的示圖，并且圖33B是顯示在負(fù)電壓(_\〈0)施加于柵極(GEl)的狀態(tài)下的示圖。
圖34顯示真空能級(jí)和金屬的功函數(shù)(ΦΜ)之間的關(guān)系以及真空能級(jí)和氧化物半
導(dǎo)體的電子親和勢(shì)(X)之間的關(guān)系。
具體實(shí)施例方式以下，將參照附圖描述本發(fā)明的實(shí)施例的例子。需要注意的是，本發(fā)明不限于下面的描述，并且本領(lǐng)域技術(shù)人員將會(huì)容易地理解，在不脫離本發(fā)明的精神和范圍的情況下能夠以各種方法修改實(shí)施方式和細(xì)節(jié)。因此，本發(fā)明不應(yīng)解釋為局限于下面的實(shí)施例的描述。需要注意的是，為了容易理解，在附圖等中表示的每個(gè)部件的位置、尺寸、范圍等在一些情況下不是實(shí)際的位置、尺寸、范圍等。因此，本發(fā)明不限于在附圖等中公開的位置、 尺寸、范圍等。需要注意的是，在本說(shuō)明書等中，使用序數(shù)(諸如，“第一”、“第二”和“第三”)以便避免部件之間的混淆，但這些術(shù)語(yǔ)并不在數(shù)量方面限制部件。[實(shí)施例I]
在這個(gè)實(shí)施例中，參照?qǐng)DI、圖2A和2B、圖3A至3H、圖4A至4G、圖5A至圖6、 圖7A和7B、圖8A和8B以及圖9A和9B描述根據(jù)公開的發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體裝置的結(jié)構(gòu)和制造方法。<半導(dǎo)體裝置的電路結(jié)構(gòu)>圖I表示半導(dǎo)體裝置的電路結(jié)構(gòu)的例子。半導(dǎo)體裝置包括使用除氧化物半導(dǎo)體之外的材料形成的晶體管160和使用氧化物半導(dǎo)體形成的晶體管162。需要注意的是，標(biāo)記 “OS”添加到圖I中的晶體管162以顯示晶體管162是使用氧化物半導(dǎo)體(OS)形成的。這里，晶體管160的柵電極電連接到晶體管162的源電極和漏電極中的一個(gè)。第一配線(表示為“第一線”并且也稱為源極線)和第二配線(表示為“第二線”并且也稱為位線)分別電連接到晶體管160的源電極和晶體管160的漏電極。另外，第三配線(表示為“第三線”并且也稱為第一信號(hào)線)和第四配線(表示為“第四線”并且也稱為第二信號(hào)線)分別電連接到晶體管162的源電極和漏電極中的另一個(gè)以及晶體管162的柵電極。使用除氧化物半導(dǎo)體之外的材料形成的晶體管160能夠高速工作。因此，通過(guò)使用晶體管160，能夠?qū)崿F(xiàn)存儲(chǔ)內(nèi)容的高速讀取等。另外，在使用氧化物半導(dǎo)體形成的晶體管 162中，截止電流極小。因此，當(dāng)晶體管162截止時(shí)，晶體管160的柵電極的電位能夠保留極長(zhǎng)時(shí)間。另外，在使用氧化物半導(dǎo)體形成的晶體管162中，不太可能引起短溝道效應(yīng)，這是有益的。柵電極的電位能夠保留極長(zhǎng)時(shí)間的優(yōu)點(diǎn)使得能夠如下所述執(zhí)行數(shù)據(jù)的寫入、保持和讀取。首先描述數(shù)據(jù)的寫入和保持。首先，第四配線的電位設(shè)置為使晶體管162導(dǎo)通的電位，由此使晶體管162處于導(dǎo)通狀態(tài)。相應(yīng)地，第三配線的電位施加于晶體管160的柵電極(數(shù)據(jù)的寫入)。其后，第四配線的電位設(shè)置為使晶體管162截止的電位，由此使晶體管 162處于截止?fàn)顟B(tài)；相應(yīng)地，保持晶體管160的柵電極的電位(數(shù)據(jù)的保持)。由于晶體管162的截止電流極小，所以晶體管160的柵電極的電位長(zhǎng)時(shí)間保留。例如，當(dāng)晶體管160的柵電極的電位是使晶體管160導(dǎo)通的電位時(shí)，晶體管160的導(dǎo)通狀態(tài)長(zhǎng)時(shí)間保留。當(dāng)晶體管160的柵電極的電位是使晶體管160截止的電位時(shí)，晶體管160的截止?fàn)顟B(tài)長(zhǎng)時(shí)間保留。接下來(lái)，描述數(shù)據(jù)的讀取。當(dāng)如上所述保持晶體管160的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)并且給定電位(低電位)施加于第一配線時(shí)，第二配線的電位的值根據(jù)晶體管160的狀態(tài)(導(dǎo)通狀態(tài)或截止?fàn)顟B(tài))而不同。例如，當(dāng)晶體管160處于導(dǎo)通狀態(tài)時(shí)，第二配線的電位通過(guò)受第一配線的電位影響而降低。另一方面，當(dāng)晶體管160處于截止?fàn)顟B(tài)時(shí)，第二配線的電位不變。以這種方式，通過(guò)在保持?jǐn)?shù)據(jù)的狀態(tài)下比較第一配線的電位和第二配線的電位， 能夠讀出數(shù)據(jù)。然后，描述數(shù)據(jù)的重寫入。以類似于上述數(shù)據(jù)的寫入和保持的方式執(zhí)行數(shù)據(jù)的重寫入。也就是說(shuō)，第四配線的電位設(shè)置為使晶體管162導(dǎo)通的電位，由此使晶體管162處于導(dǎo)通狀態(tài)。相應(yīng)地，第三配線的電位(與新數(shù)據(jù)相關(guān)的電位)施加于晶體管160的柵電極。 其后，第四配線的電位設(shè)置為使晶體管162截止的電位，由此使晶體管162處于截止?fàn)顟B(tài)； 相應(yīng)地，保持新數(shù)據(jù)。
如上所述，在根據(jù)公開的發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體裝置中，通過(guò)再次執(zhí)行數(shù)據(jù)的寫入能夠直接重寫入數(shù)據(jù)。因此不需要在閃速存儲(chǔ)器等中需要的擦除操作；因此，能夠抑制由于擦除操作導(dǎo)致的操作速度的降低。換句話說(shuō)，實(shí)現(xiàn)了半導(dǎo)體裝置的高速操作。需要注意的是，在以上描述中，使用了使用電子作為載流子的η型晶體管(η溝道晶體管);然而，當(dāng)然能夠使用以空穴作為載流子的P溝道晶體管替代η溝道晶體管。<半導(dǎo)體裝置的平面結(jié)構(gòu)和截面結(jié)構(gòu)>以上半導(dǎo)體裝置的結(jié)構(gòu)的例子表示在圖2Α和2Β中。圖2Α和2Β分別是半導(dǎo)體裝置的截面圖及其俯視圖。這里，圖2Α對(duì)應(yīng)于沿圖2Β的線Α1-Α2和線Β1-Β2獲得的截面。圖 2Α和2Β中表示的半導(dǎo)體裝置包括位于下部的使用除氧化物半導(dǎo)體之外的材料形成的晶體管160和位于上部的使用氧化物半導(dǎo)體形成的晶體管162。需要注意的是，雖然η溝道晶體管被描述為晶體管160和162，但可采用P溝道晶體管。特別地，P溝道晶體管能夠用作晶體管160。晶體管160包括溝道形成區(qū)域116，針對(duì)包含半導(dǎo)體材料的襯底100提供；雜質(zhì)區(qū)域114和高濃度雜質(zhì)區(qū)域120，溝道形成區(qū)域116被夾在雜質(zhì)區(qū)域114之間，并且溝道形成區(qū)域116被夾在高濃度雜質(zhì)區(qū)域120之間(雜質(zhì)區(qū)域114和高濃度雜質(zhì)區(qū)域120也統(tǒng)稱為雜質(zhì)區(qū)域)；柵極絕緣層108a，布置在溝道形成區(qū)域116上方；柵電極110a，布置在柵極絕緣層108a上方；以及源或漏電極130a和源或漏電極130b，電連接到雜質(zhì)區(qū)域114。這里，為柵電極IlOa的側(cè)表面提供側(cè)壁絕緣層118。另外，在當(dāng)在俯視圖中觀看時(shí)襯底100的不與側(cè)壁絕緣層118重疊的區(qū)域中，布置高濃度雜質(zhì)區(qū)域120，并且另外的金屬化合物區(qū)域124布置在高濃度雜質(zhì)區(qū)域120上方。在襯底100上，提供元件隔離絕緣層106 以包圍晶體管160，并且提供層間絕緣層126和層間絕緣層128以覆蓋晶體管160。源或漏電極130a和源或漏電極130b通過(guò)形成在層間絕緣層126和128中的開口而電連接到金屬化合物區(qū)域124。換句話說(shuō)，源或漏電極130a和源或漏電極130b經(jīng)金屬化合物區(qū)域124電連接到高濃度雜質(zhì)區(qū)域120和雜質(zhì)區(qū)域114。另外，柵電極IlOa電連接到以類似于源或漏電極130a和源或漏電極130b的方式提供的電極130c。晶體管162包括柵電極136d，布置在層間絕緣層128上方；柵極絕緣層138，布置在柵電極136d上方；氧化物半導(dǎo)體層140，布置在柵極絕緣層138上方；以及源或漏電極 142a和源或漏電極142b，布置在氧化物半導(dǎo)體層140上方并電連接到氧化物半導(dǎo)體層140。這里，柵電極136d布置為嵌入在絕緣層132中，絕緣層132形成在層間絕緣層128 上方。另外，類似于柵電極136d,形成電極136a、電極136b和電極136c并且它們分別與源或漏電極130a、源或漏電極130b和電極130c接觸。在晶體管162上方，提供保護(hù)絕緣層144并且保護(hù)絕緣層144與氧化物半導(dǎo)體層 140的一部分接觸。層間絕緣層146布置在保護(hù)絕緣層144上方。這里，在保護(hù)絕緣層144 和層間絕緣層146中，形成到達(dá)源或漏電極142a和源或漏電極142b的開口。在這些開口中，形成電極150d和電極150e，并且電極150d和電極150e分別與源或漏電極142a和源或漏電極142b接觸。類似于電極150d和電極150e，在位于柵極絕緣層138、保護(hù)絕緣層144 和層間絕緣層146中的開口中形成電極150a、電極150b和電極150c，并且電極150a、電極 150b和電極150c分別與電極136a、電極136b和電極136c接觸。這里，氧化物半導(dǎo)體層140優(yōu)選地是通過(guò)去除雜質(zhì)(諸如，氫)而高度凈化的氧化物半導(dǎo)體層。具體地講，氧化物半導(dǎo)體層140中的氫濃度小于或等于5 X IO19原子/cm3，優(yōu)選地小于或等于5 X IO18原子/cm3，或者更優(yōu)選地小于或等于5 X IO17原子/cm3。在通過(guò)充分減小氫濃度而高度凈化的氧化物半導(dǎo)體層140中，載流子濃度小于或等于5X1014/cm3， 優(yōu)選地小于或等于5X1012/cm3。以這種方式，通過(guò)使用通過(guò)充分減小氫濃度而高度凈化并且是i型氧化物半導(dǎo)體或者基本上是i型氧化物半導(dǎo)體的氧化物半導(dǎo)體，能夠獲得具有極有利的截止電流特性的晶體管162。例如，當(dāng)漏極電壓Vd是+IV或+IOV并且柵極電壓Vg處于-5V到-20V的范圍時(shí)，截止電流小于或等于1X10_13A。當(dāng)使用通過(guò)充分減小氫濃度而高度凈化的氧化物半導(dǎo)體層140并且減小了晶體管162的截止電流時(shí)，能夠?qū)崿F(xiàn)具有新型結(jié)構(gòu)的半導(dǎo)體裝置。需要注意的是，通過(guò)次級(jí)離子質(zhì)譜法(SIMS)測(cè)量氧化物半導(dǎo)體層140中的氫濃度。另外，絕緣層152布置在層間絕緣層146上方。電極154a、電極154b、電極154c 和電極154d布置為嵌入在絕緣層152中。這里，電極154a與電極150a接觸；電極154b與電極150b接觸；電極154c與電極150c和150d接觸；并且電極154d與電極150e接觸。也就是說(shuō)，在圖2A和2B中表示的半導(dǎo)體裝置中，晶體管160的柵電極IlOa經(jīng)電極130c、136c、150c、154c和150d電連接到晶體管162的源或漏電極142a。〈用于制造半導(dǎo)體裝置的方法〉接下來(lái)，將描述用于制造上述半導(dǎo)體裝置的方法的例子。首先，將參照?qǐng)D3A至3H 描述制造在下部的晶體管160的方法，然后將參照?qǐng)D4A至4G和圖5A至描述制造在上部的晶體管162的方法?！从糜谥圃煸谙虏康木w管的方法〉首先，準(zhǔn)備包含半導(dǎo)體材料的襯底100 (參見圖3A)。作為包含半導(dǎo)體材料的襯底 100，能夠使用包含硅、碳化硅等的單晶半導(dǎo)體襯底或多晶半導(dǎo)體襯底，包含硅鍺等的化合物半導(dǎo)體襯底，SOI襯底等。這里，描述單晶硅襯底用作包含半導(dǎo)體材料的襯底100的例子。 需要注意的是，通常，術(shù)語(yǔ)“SOI襯底”表示在其絕緣表面上方具有硅半導(dǎo)體層的半導(dǎo)體襯底。在本說(shuō)明書中，術(shù)語(yǔ)“SOI襯底”還表示在其絕緣表面上方具有使用除硅之外的材料的半導(dǎo)體層的襯底。換句話說(shuō)，“SOI襯底”中所包括的半導(dǎo)體層不限于硅半導(dǎo)體層。SOI襯底的例子包括在其諸如玻璃襯底的絕緣襯底上方具有半導(dǎo)體層的襯底，在半導(dǎo)體層和絕緣襯底之間具有絕緣層。在襯底100上方，保護(hù)層102用作用于形成元件隔離絕緣層的掩模(參見圖3A)。 作為保護(hù)層102，例如，能夠使用利用氧化硅、氮化硅、氧氮化硅等形成的絕緣層。需要注意的是，給出η型電導(dǎo)的雜質(zhì)元素或者給出P型電導(dǎo)的雜質(zhì)元素可在以上步驟之前或之后添加到襯底100，從而控制晶體管的閾值電壓。作為給出η型電導(dǎo)的雜質(zhì)，當(dāng)襯底100中所包含的半導(dǎo)體材料是硅時(shí)能夠使用磷、砷等。作為給出P型電導(dǎo)的雜質(zhì)，例如能夠使用硼、鋁、 鎵等。接下來(lái)，使用以上保護(hù)層102作為掩模，通過(guò)蝕刻去除襯底100的在未被保護(hù)層 102覆蓋的區(qū)域(暴露區(qū)域)中的部分。因此，形成分離的半導(dǎo)體區(qū)域104(參見圖3Β)。對(duì)于蝕刻,優(yōu)選地執(zhí)行干法蝕刻,但能夠執(zhí)行濕法蝕刻。根據(jù)待蝕刻的物體的材料能夠合適地選擇蝕刻氣體和蝕刻劑。接下來(lái)，形成絕緣層以覆蓋半導(dǎo)體區(qū)域104并且在與半導(dǎo)體區(qū)域104重疊的區(qū)域中選擇性地去除該絕緣層，由此形成元件隔離絕緣層106 (參見圖3B)。使用氧化硅、氮化硅、氧氮化硅等形成絕緣層。作為用于去除絕緣層的方法，存在蝕刻和拋光處理(諸如， CMP)，并且能夠采用它們中的任何ー種。需要注意的是，在形成半導(dǎo)體區(qū)域104之后或者在形成元件隔離絕緣層106之后去除保護(hù)層102。然后，絕緣層形成在半導(dǎo)體區(qū)域104上方，并且包含導(dǎo)電材料的層形成在絕緣層上方。絕緣層稍后用作柵極絕緣層并優(yōu)選地具有通過(guò)CVD法、濺射法等獲得的使用包含氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭等的膜的單層結(jié)構(gòu)或疊層結(jié)構(gòu)。替代地， 可通過(guò)經(jīng)高密度等離子體處理或熱氧化處理氧化或氮化半導(dǎo)體區(qū)域104的表面獲得以上絕緣層?？梢允褂美缦∮袣怏w(諸如,He、Ar、Kr或Xe)和氧氣、氧化氮、氨、氮?dú)?、氫氣等的組合的混合氣體執(zhí)行高密度等離子體處理。對(duì)于絕緣層的厚度沒(méi)有特定的限制，但是厚度例如能夠大于或等于Inm并且小于或等于lOOnm。使用金屬材料(諸如，鋁、銅、鈦、鉭或鎢)能夠形成所述包含導(dǎo)電材料的層。替代地，使用包含導(dǎo)電材料的半導(dǎo)體材料(諸如，多晶硅)可形成包含導(dǎo)電材料的層。對(duì)用于形成包含導(dǎo)電材料的層的方法也沒(méi)有特定的限制，并且可應(yīng)用各種膜形成方法中的任何一種，諸如蒸發(fā)法、CVD法、濺射法和旋涂法。需要注意的是，在這個(gè)實(shí)施例中，描述使用金屬材料形成包含導(dǎo)電材料的層的情況的例子。其后，通過(guò)選擇性地蝕刻絕緣層和包含導(dǎo)電材料的層，形成柵極絕緣層108a和柵電極IIOa(參見圖3C)。接下來(lái)，形成覆蓋柵電極IlOa的絕緣層112 (參見圖3C)。磷(P)、神(As)等隨后被添加到半導(dǎo)體區(qū)域104，由此形成具有在淺區(qū)域的淺結(jié)深度的雜質(zhì)區(qū)域114(參見圖3C)。 需要注意的是，雖然在這里添加磷或砷從而形成n溝道晶體管，但在形成p溝道晶體管的情況下可添加諸如硼(B)或鋁(Al)的雜質(zhì)元素。還需要注意的是，通過(guò)形成雜質(zhì)區(qū)域114，在柵極絕緣層108a下方在半導(dǎo)體區(qū)域104中形成溝道形成區(qū)域116 (參見圖3C)。這里，能夠合適地設(shè)置添加的雜質(zhì)的濃度；在半導(dǎo)體元件高度小型化的情況下，濃度優(yōu)選地設(shè)置為高。 另外，替代于這里采用的在形成絕緣層112之后形成雜質(zhì)區(qū)域114的エ藝，可采用在形成雜質(zhì)區(qū)域114之后形成絕緣層112的エ藝。然后，形成側(cè)壁絕緣層118(參見圖3D)。形成絕緣層以覆蓋絕緣層112，然后該絕緣層經(jīng)受高度各向異性蝕刻，由此能夠以自對(duì)準(zhǔn)方式形成側(cè)壁絕緣層118。優(yōu)選地，絕緣層 112在此時(shí)被部分地蝕刻,從而柵電極IlOa的頂表面和雜質(zhì)區(qū)域114的頂表面露出。其后，形成絕緣層以覆蓋柵電極110a、雜質(zhì)區(qū)域114、側(cè)壁絕緣層118等。磷(P)、 神(As)等隨后被添加到雜質(zhì)區(qū)域114的與絕緣層接觸的區(qū)域，由此形成高濃度雜質(zhì)區(qū)域 120 (參見圖3E)。接下來(lái)，去除以上絕緣層并且形成金屬層122以覆蓋柵電極110a、側(cè)壁絕緣層118、高濃度雜質(zhì)區(qū)域120等(參見圖3E)。各種方法(諸如，真空蒸發(fā)法、濺射法和旋涂法)中的任何ー種方法可用于形成金屬層122。優(yōu)選地，使用與半導(dǎo)體區(qū)域104中所包含的半導(dǎo)體材料發(fā)生反應(yīng)以形成具有低電阻的金屬化合物的金屬材料形成金屬層122。這種金屬材料的例子包括欽、組、鶴、鎮(zhèn)、鉆和怕。接下來(lái)，執(zhí)行熱處理，由此金屬層122與半導(dǎo)體材料發(fā)生化學(xué)反應(yīng)。相應(yīng)地，形成與高濃度雜質(zhì)區(qū)域120接觸的金屬化合物區(qū)域124 (參見圖3F)。需要注意的是，在對(duì)于柵電極IlOa使用多晶硅的情況下，柵電極IlOa的與金屬層122接觸的部分也具有金屬化合物區(qū)域。作為熱處理，能夠采用利用閃光燈的照射。雖然當(dāng)然可使用其他熱處理方法，但優(yōu)選地使用能夠?qū)崿F(xiàn)極短時(shí)間熱處理的方法，以便提高金屬化合物的形成中的化學(xué)反應(yīng)的可控制性。需要注意的是，通過(guò)金屬材料與半導(dǎo)體材料的反應(yīng)形成以上金屬化合物區(qū)域，并且金屬化合物區(qū)域具有充分増加的電導(dǎo)率。通過(guò)形成金屬化合物區(qū)域，能夠充分地減小電阻并且能夠提高元件特性。在形成金屬化合物區(qū)域124之后，去除金屬層122。形成層間絕緣層126和128以覆蓋在以上步驟中形成的部件(參見圖3G)。使用包含無(wú)機(jī)絕緣材料(諸如，氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁或氧化鉭)的材料能夠形成層間絕緣層126和128。替代地，能夠使用有機(jī)絕緣材料，諸如聚酰亞胺或丙烯酸樹脂。需要注意的是，雖然層間絕緣層126和層間絕緣層128在這里形成兩層結(jié)構(gòu)，但層間絕緣層的結(jié)構(gòu)不限于此。還需要注意的是，在形成層間絕緣層128之后，層間絕緣層128的表面優(yōu)選地經(jīng)受CMP處理、蝕刻等以便變平。其后，在層間絕緣層中形成到達(dá)金屬化合物區(qū)域124的開ロ，然后在這些開口中形成源或漏電極130a和源或漏電極130b (參見圖3H)。例如，源或漏電極130a和源或漏電極130b能夠如下形成通過(guò)PVD法、CVD法等在包括這些開ロ的區(qū)域中形成導(dǎo)電層；然后， 通過(guò)蝕刻、CMP處理等去除導(dǎo)電層的一部分。需要注意的是，在源或漏電極130a和源或漏電極130b通過(guò)去除導(dǎo)電層的一部分形成的情況下，優(yōu)選地對(duì)其表面進(jìn)行處理以使其表面是平的。例如，鈦膜、氮化鈦膜等在包括開ロ的區(qū)域中形成為具有小的厚度并且隨后鎢膜形成為嵌入在開ロ中的情況下，在其后執(zhí)行的CMP能夠去除鎢膜、鈦膜、氮化鈦膜等的不必要的部分，并提高表面的平整度。通過(guò)如上所述使包括源或漏電極130a和源或漏電極130b的表面的表面變平，能夠在稍后的步驟中形成有利的電極、配線、絕緣層、半導(dǎo)體層等。需要注意的是，雖然僅描述了與金屬化合物區(qū)域124接觸的源或漏電極130a和源或漏電極130b，但在同一步驟中能夠形成與柵電極IlOa接觸的電極(例如，圖2A的電極 130c)等。對(duì)于用于源或漏電極130a和源或漏電極130b的材料沒(méi)有特定的限制，并且能夠使用各種導(dǎo)電材料中的任何ー種材料。例如，能夠使用諸如鑰、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧的導(dǎo)電材料。通過(guò)以上過(guò)程，形成使用包含導(dǎo)電材料的襯底100形成的晶體管160。需要注意的是，在執(zhí)行以上過(guò)程之后，也可以形成另外的電極、配線、絕緣層等。當(dāng)層間絕緣層和導(dǎo)電層堆疊的多層配線結(jié)構(gòu)用作配線結(jié)構(gòu)時(shí)，能夠提供高度集成的半導(dǎo)體裝置?！从糜谥圃煸谏喜康木w管的方法〉然后，參照?qǐng)D4A至4G和圖5A至描述制造在層間絕緣層128上方的晶體管162 的過(guò)程。需要注意的是，在表示層間絕緣層128上方的各種電極、晶體管162等的制造過(guò)程的圖4A至4G和圖5A至中，省略了晶體管162下方的晶體管160等。首先，絕緣層132形成在層間絕緣層128、源或漏電極130a、源或漏電極130b和電極130c上方(參見圖4A)。通過(guò)PVD法、CVD法等能夠形成絕緣層132。包含無(wú)機(jī)絕緣材料 (諸如，氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁或氧化鉭)的材料能夠用于絕緣層132。接下來(lái)，在絕緣層132中形成到達(dá)源或漏電極130a、源或漏電極130b和電極130c的開ロ。此時(shí)，在將要形成柵電極136d的區(qū)域中形成另ー開ロ。導(dǎo)電層134形成為嵌入在這些開口中(參見圖4B)。例如，通過(guò)使用掩模的蝕刻能夠形成以上開ロ。例如，通過(guò)經(jīng)使用光掩模曝光能夠形成掩模。對(duì)于蝕刻，可執(zhí)行濕法蝕刻或干法蝕刻，但考慮到精細(xì)圖案化，優(yōu)選地執(zhí)行干法蝕刻。通過(guò)諸如PVD法或CVD法的沉積方法能夠形成導(dǎo)電層134。用于導(dǎo)電層134的材料的例子包括導(dǎo)電材料，諸如鑰、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧、這些材料中的任何材料的合金以及包含這些材料中的任何材料的化合物(例如，這些材料中的任何材料的氮化物)。具體地講，例如，導(dǎo)電層134能夠如下形成鈦膜在包括開ロ的區(qū)域中通過(guò)PVD法形成為具有小的厚度，并且氮化鈦膜隨后通過(guò)CVD法形成為具有小的厚度；然后，鎢膜形成為嵌入在開口中。這里，通過(guò)PVD法形成的鈦膜具有減少在界面的氧化膜并減小與下部電極(這里，源或漏電極130a、源或漏電極130b和電極130c等)的接觸電阻的功能。另外， 隨后形成的氮化鈦膜具有阻擋層性質(zhì)，從而防止導(dǎo)電材料的擴(kuò)散。替代地，在使用鈦、氮化鈦等形成阻擋膜之后，可通過(guò)鍍覆法形成銅膜。在形成導(dǎo)電層134之后，通過(guò)蝕刻、CMP處理等去除導(dǎo)電層134的一部分，從而露出絕緣層132并且形成電極136a、136b和136c以及柵電極136d(參見圖4C)。需要注意的是，當(dāng)通過(guò)去除以上導(dǎo)電層134的一部分形成電極136a、136b和136c以及柵電極136d時(shí)， 優(yōu)選地執(zhí)行處理從而獲得變平的表面。通過(guò)使絕緣層132、電極136a、136b和136c以及柵電極136d的表面變平，能夠在稍后的步驟中形成有利的電極、配線、絕緣層、半導(dǎo)體層等。其后，形成柵極絕緣層138以覆蓋絕緣層132、電極136a、136b和136c以及柵電極 136d(參見圖4D)。通過(guò)濺射法、CVD法等能夠形成柵極絕緣層138。柵極絕緣層138優(yōu)選地包含氧化硅、氮化硅、氮氧化硅、氧氮化硅、氧化鋁、氧化鉿、氧化鉭等。需要注意的是，柵極絕緣層138可具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)。例如，通過(guò)使用硅烷(SiH4)、氧氣和氮?dú)庾鳛樵礆怏w的等離子體CVD法能夠形成氮氧化硅的柵極絕緣層138。對(duì)于柵極絕緣層138的厚度沒(méi)有特定的限制，但厚度例如能夠大于或等于IOnm并且小于或等于500nm。當(dāng)采用疊層結(jié)構(gòu)時(shí)，優(yōu)選地通過(guò)堆疊具有大于或等于50nm并且小于或等于200nm的厚度的第一柵極絕緣層和位于第一柵極絕緣層上方的具有大于或等于5nm并且小于或等于300nm的厚度的第二柵極絕緣層，形成柵極絕緣層138。需要注意的是，通過(guò)去除雜質(zhì)變?yōu)閕型氧化物半導(dǎo)體或者基本上i型氧化物半導(dǎo)體的氧化物半導(dǎo)體(高度凈化的氧化物半導(dǎo)體)對(duì)界面態(tài)或界面電荷極為靈敏；因此，當(dāng)這種氧化物半導(dǎo)體用于氧化物半導(dǎo)體層時(shí)，氧化物半導(dǎo)體層和柵極絕緣層之間的界面很重要。換句話說(shuō)，將要與高度浄化的氧化物半導(dǎo)體層接觸的柵極絕緣層138需要具有高質(zhì)量。例如，使用微波(2. 45GHz)的高密度等離子體CVD法是有利的，因?yàn)橛纱四軌蛐纬删哂懈吣褪茈妷旱闹旅艿母哔|(zhì)量柵極絕緣層138。這是因?yàn)?，?dāng)高度凈化的氧化物半導(dǎo)體層和高質(zhì)量柵極絕緣層彼此接觸時(shí)，界面態(tài)能夠減小并且界面特性能夠是有利的。當(dāng)然，即使在使用這種高度浄化的氧化物半導(dǎo)體層吋，也能夠采用其他方法(諸如，濺射法或等離子體CVD法)，只要能夠形成具有良好質(zhì)量的絕緣層作為柵極絕緣層即可。替代地，可應(yīng)用在形成之后通過(guò)熱處理修改了其膜質(zhì)量和界面特性的絕緣層。在任何情況下，可接受具有作為柵極絕緣層138的良好質(zhì)量并且減小柵極絕緣層和氧化物半導(dǎo)體層之間的界面態(tài)密度的層，從而形成良好的界面。
此外，當(dāng)在氧化物半導(dǎo)體中包含雜質(zhì)時(shí)，在利用電場(chǎng)強(qiáng)度2X 106V/cm的在12小時(shí)期間在85°C的偏置溫度測(cè)試(BT測(cè)試)中，通過(guò)強(qiáng)電場(chǎng)(B :偏置)和高溫(T :溫度)切割雜質(zhì)和氧化物半導(dǎo)體的主要成分之間的組合，并且產(chǎn)生的懸空鍵導(dǎo)致閾值電壓(Vth)的漂移。另ー方面，根據(jù)公開的發(fā)明的一個(gè)實(shí)施例，通過(guò)如上所述去除氧化物半導(dǎo)體中的雜質(zhì)(尤其是氫或水)并在柵極絕緣層和氧化物半導(dǎo)體層之間實(shí)現(xiàn)良好的界面特性，能夠提供即使在BT測(cè)試中也穩(wěn)定的晶體管。然后，氧化物半導(dǎo)體層形成在柵極絕緣層138上方并通過(guò)諸如使用掩模的蝕刻的方法處理，從而形成具有島形的氧化物半導(dǎo)體層140 (參見圖4E)。作為氧化物半導(dǎo)體層，能夠應(yīng)用使用下面材料中的任何材料形成的氧化物半導(dǎo)體層四成分金屬氧化物，諸如In-Sn-Ga-Zn-O ;三成分金屬氧化物，諸如In-Ga-Zn-0、 In-Sn-Zn-O-, In-Al-Zn-O-, Sn-Ga-Zn-O-, Al-Ga-Zn-O 和 Sn-Al-Zn-O ；_■成分金屬氧化物， 諸如 In-Zn-0、Sn-Zn-O> Al-Zn-O、Zn-Mg-O> Sn-Mg-O 和 In-Mg-O ;單成分金屬氧化物,諸如 In-0、Sn-O和Zn-O ;等等。另外，以上氧化物半導(dǎo)體層可包含SiO2。作為氧化物半導(dǎo)體層，能夠使用由InMO3 (Zn0)m(m>0)代表的薄膜。這里，M代表從 Ga、Al、Mn和Co選擇的ー種或多種金屬元素。例如，M能夠是Ga、Ga和Al、Ga和Mn、Ga和 Co等。由包括Ga作為M的InMO3 (ZnO)m(m>0)代表的氧化物半導(dǎo)體膜稱為基于In-Ga-Zn-O 的氧化物半導(dǎo)體，并且基于In-Ga-Zn-O的氧化物半導(dǎo)體的薄膜稱為基于In-Ga-Zn-O的氧化物半導(dǎo)體膜(基于In-Ga-Zn-O的非晶膜)。在這個(gè)實(shí)施例中，作為氧化物半導(dǎo)體層，利用用于沉積的基于In-Ga-Zn-O的氧化物半導(dǎo)體靶通過(guò)濺射法形成非晶氧化物半導(dǎo)體層。需要注意的是，通過(guò)把硅添加到非晶氧化物半導(dǎo)體層，能夠抑制結(jié)晶；因此，使用包含大于或等于2wt. %并且小于或等于IOwt. %的 SiO2的靶可形成氧化物半導(dǎo)體層。作為用于通過(guò)濺射法形成氧化物半導(dǎo)體層的靶，例如，能夠使用包含氧化鋅作為其主要成分的金屬氧化物靶。此外，例如，能夠使用包含In、Ga和Zn(ln203 =Ga2O3 =ZnO的成分比=I :1 :1[摩爾比])等的用于沉積的氧化物半導(dǎo)體靶。另外，可使用包含In、Ga和 Zn(In2O3 Ga2O3 ZnO 的成分比=1 1 2[摩爾比]或者 In2O3 Ga2O3 ZnO 的成分比=1 1 :4[摩爾比])的用于沉積的氧化物半導(dǎo)體靶。用于沉積的氧化物半導(dǎo)體靶的填充率是90%至 100% (包括90%和100%)，優(yōu)選地大于或等于95% (例如，99. 9%)。使用具有高填充率的用于沉積的氧化物半導(dǎo)體靶形成致密的氧化物半導(dǎo)體層。用于形成氧化物半導(dǎo)體層的氣氛優(yōu)選地是稀有氣體(通常為氬氣)氣氛、氧氣氣氛或者稀有氣體(通常為氬氣)和氧氣的混合氣氛。具體地講，優(yōu)選地使用高純度氣體，其中，雜質(zhì)(諸如，氫、水、羥基和氫化物)的濃度減小至近似百萬(wàn)分之幾(優(yōu)選地，十億分之幾)。在形成氧化物半導(dǎo)體層時(shí)，襯底固定在保持于減壓狀態(tài)的處理室中，并且襯底溫度高于或等于100°C并且低于或等于600°C，優(yōu)選地高于或等于200°C并且低于或等于 400°C。當(dāng)在襯底加熱的同時(shí)形成氧化物半導(dǎo)體層時(shí)，氧化物半導(dǎo)體層中所包含的雜質(zhì)的濃度能夠減小。另外，減小了由于濺射導(dǎo)致的損傷。在去除了留在處理室中的水分的同時(shí)，引入去除了氫和水分的濺射氣體，并且利用金屬氧化物作為靶形成氧化物半導(dǎo)體層。為了去除處理室中的剰余水分，優(yōu)選地使用捕集真空泵。例如，能夠使用低溫泵、離子泵或者鈦升華泵。抽空單元可以是具有冷阱的渦輪泵。從利用低溫泵抽空的沉積室去除氫原子、包含氫原子的化合物(諸如，水(H2O))、(優(yōu)選地，包含碳原子的化合物)等，由此減小在沉積室中形成的氧化物半導(dǎo)體層中所包含的雜質(zhì)的濃度。例如，沉積條件能夠設(shè)置如下襯底和靶之間的距離是IOOmm ;壓カ是0. 6Pa ;直流 (DC)功率是0. 5kW;并且氣氛是氧氣氣氛(氧氣流量的比例是100%)。優(yōu)選地，使用脈沖直流(DC)電源，因?yàn)槟軌驕p少粉狀物質(zhì)(也稱為顆?；蚍蹓m)并且膜厚度能夠是均勻的。氧化物半導(dǎo)體層的厚度大于或等于2nm并且小于或等于200nm，優(yōu)選地大于或等于5nm并且小于或等于30nm。需要注意的是，合適的厚度取決于應(yīng)用的氧化物半導(dǎo)體材料，并且氧化物半導(dǎo)體層的厚度可根據(jù)材料而合適地設(shè)置。需要注意的是，在通過(guò)濺射法形成氧化物半導(dǎo)體層之前，優(yōu)選地通過(guò)反濺射去除附著于柵極絕緣層138的表面的粉塵，在反濺射中，引入氬氣并產(chǎn)生等離子體。這里，反濺射表示ー種通過(guò)離子撞擊待處理的物體的表面提高表面的質(zhì)量的方法，而一般的濺射是通過(guò)離子撞擊濺射靶來(lái)實(shí)現(xiàn)的。用于使離子撞擊待處理的物體的表面的方法包括這樣的方法在氬氣氣氛中在表面上施加高頻電壓并且在襯底附近產(chǎn)生等離子體。需要注意的是，替代于氬氣氣氛，可使用氮?dú)鈿夥?、氦氣氣氛、氧氣氣氛等。?duì)于氧化物半導(dǎo)體層的蝕刻，可使用干法蝕刻或者濕法蝕刻。當(dāng)然，可采用干法蝕刻和濕法蝕刻的組合。根據(jù)材料合適地設(shè)置蝕刻條件(蝕刻氣體、蝕刻溶液、蝕刻時(shí)間、溫度等)，從而氧化物半導(dǎo)體層能夠蝕刻為所希望的形狀。用于干法蝕刻的蝕刻氣體的例子是包含氯的氣體(基于氯的氣體，諸如氯氣 (Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)或者四氯化碳(CCl4))等。替代地，可使用包含氟的氣體(基于氟的氣體，諸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或者三氟甲烷(CHF3));溴化氫(HBr);氧氣(O2);添加諸如氦氣(He)或氬氣(Ar)的稀有氣體的這些氣體中的任何氣體；等等。作為干法蝕刻方法，能夠使用平行板反應(yīng)離子蝕刻(RIE)法或者感應(yīng)耦合等離子體(ICP)蝕刻法。為了把層蝕刻為所希望的形狀，合適地設(shè)置蝕刻條件(施加于線圈形電極的電功率的量、施加于襯底側(cè)的電極的電功率的量、襯底側(cè)的電極的溫度等)。作為用于濕法蝕刻的蝕刻劑，能夠使用磷酸、醋酸和硝酸的混合溶液、氨水和過(guò)氧化氫混合物(31wt%的過(guò)氧化氫溶液28wt%的氨水溶液水=5 2 2)等。替代地，可使用諸如 IT007N(由 Kanto Chemical Co.，Inc.生產(chǎn))等的蝕刻劑。然后，氧化物半導(dǎo)體層優(yōu)選地經(jīng)受第一熱處理。通過(guò)這種第一熱處理，氧化物半導(dǎo)體層能夠脫水或者脫氫。在高于或等于300°C并且低于或等于750°C (優(yōu)選地，高于或等于 400°C并且低于襯底的應(yīng)變點(diǎn))的溫度執(zhí)行第一熱處理。例如，襯底被引入到使用電阻加熱元件等的電爐中，并且氧化物半導(dǎo)體層140在一小時(shí)期間在450°C的溫度在氮?dú)鈿夥罩薪?jīng)受熱處理。此時(shí)，防止氧化物半導(dǎo)體層140暴露于空氣，從而防止水或氫的進(jìn)入。需要注意的是，熱處理設(shè)備不限于電爐，并且可包括用于通過(guò)由介質(zhì)(諸如，加熱氣體等)提供的熱傳導(dǎo)或熱輻射加熱待處理的物體的裝置。例如，能夠使用快速熱退火 (RTA)設(shè)備，諸如氣體快速熱退火(GRTA)設(shè)備或者燈快速熱退火(LRTA)設(shè)備。GRTA設(shè)備是用于使用高溫氣體的熱處理的設(shè)備。作為氣體，使用不會(huì)由于熱處理而與待處理的物體發(fā)生反應(yīng)的惰性氣體，諸如氮?dú)饣蛳∮袣怏w(諸如，氬氣)。LRTA設(shè)備是用于通過(guò)從燈(諸如，鹵素?zé)?、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈)發(fā)出的光的輻射(電磁波)加熱待處理的物體的設(shè)備。例如，作為第一熱處理，GRTA可如下執(zhí)行。襯底被放置在已被加熱到650°C至 7000C的高溫的惰性氣體中，加熱幾分鐘，并被從惰性氣體中取出。GRTA能夠在短時(shí)間中實(shí)現(xiàn)高溫?zé)崽幚?。另外，即使?dāng)溫度超過(guò)襯底的應(yīng)變點(diǎn)時(shí)也可應(yīng)用這種熱處理，因?yàn)閮H花費(fèi)很短時(shí)間。需要注意的是,優(yōu)選地在包含氮?dú)饣蛳∮袣怏w(例如,氦氣、氖氣或氬氣)作為其主要成分并且不包含水、氫等的氣氛中執(zhí)行第一熱處理。例如，引入到熱處理設(shè)備中的氮或稀有氣體(例如，氦氣、氖氣或氬氣)的純度大于或等于6N(99. 9999%)，優(yōu)選地大于或等于 7N(99. 99999%)(也就是說(shuō),雜質(zhì)的濃度小于或等于Ippm,優(yōu)選地,小于或等于0. Ippm)。在一些情況下，根據(jù)第一熱處理的條件或者氧化物半導(dǎo)體層的材料，氧化物半導(dǎo)體層可能結(jié)晶化為微晶層或多晶層。例如，氧化物半導(dǎo)體層可結(jié)晶化以變?yōu)榫哂写笥诨虻扔?0%或者大于或等于80%的結(jié)晶的程度的微晶氧化物半導(dǎo)體層。另外，根據(jù)第一熱處理的條件或者氧化物半導(dǎo)體層的材料，氧化物半導(dǎo)體層可變?yōu)椴话Y(jié)晶成分的非晶氧化物半導(dǎo)體層。氧化物半導(dǎo)體層可變?yōu)樵诜蔷а趸锇雽?dǎo)體(例如，氧化物半導(dǎo)體層的表面)中混有微晶(具有大于或等于Inm并且小于或等于20nm，典型地，大于或等于2nm并且小于或等于4nm的粒徑)的氧化物半導(dǎo)體層。另外，通過(guò)在非晶氧化物半導(dǎo)體中布置微晶能夠改變氧化物半導(dǎo)體層的電特性。 例如，在利用用于沉積的基于In-Ga-Zn-O的氧化物半導(dǎo)體靶形成氧化物半導(dǎo)體層的情況下，通過(guò)形成由具有電各向異性的In2Ga2ZnO7代表的晶粒排列的微晶部分能夠改變氧化物半導(dǎo)體層的電特性。更具體地講，例如，通過(guò)把In2Ga2ZnO7的c軸排列為取向沿著垂直于氧化物半導(dǎo)體層的表面的方向，提高在平行于氧化物半導(dǎo)體層的表面的方向上的電導(dǎo)率，由此在垂直于氧化物半導(dǎo)體層的表面的方向上的絕緣性質(zhì)能夠増加。另外，這種微晶部分具有抑制雜質(zhì) (諸如，水或氫)進(jìn)入氧化物半導(dǎo)體層的功能。需要注意的是，通過(guò)由GRTA加熱氧化物半導(dǎo)體層的表面能夠形成以上包括微晶部分的氧化物半導(dǎo)體層。當(dāng)使用Zn的量小于In或Ga的量的濺射靶吋，能夠?qū)崿F(xiàn)更加有利的形成。能夠?qū)€未處理成島形層的氧化物半導(dǎo)體層140執(zhí)行對(duì)氧化物半導(dǎo)體層140執(zhí)行的第一熱處理。在這種情況下，在第一熱處理之后，從加熱設(shè)備取出襯底并且執(zhí)行光刻步驟。需要注意的是，以上熱處理能夠使氧化物半導(dǎo)體層140脫水或脫氫，因此能夠稱為脫水處理或脫氫處理。例如，在形成氧化物半導(dǎo)體層之后，在源或漏電極堆疊在氧化物半導(dǎo)體層140上方之后，或者在保護(hù)絕緣層形成在源或漏電極上方之后，可以在任何時(shí)刻執(zhí)行這種脫水處理或脫氫處理。這種脫水處理或脫氫處理可執(zhí)行超過(guò)一次。接下來(lái)，將源或漏電極142a和源或漏電極142b形成為與氧化物半導(dǎo)體層140接觸(參見圖4F)。源或漏電極142a和源或漏電極142b能夠以這種方式形成形成導(dǎo)電層以覆蓋氧化物半導(dǎo)體層140，然后選擇性地蝕刻該導(dǎo)電層。
通過(guò)PVD法(諸如，濺射法)、CVD (諸如，等離子體CVD法)能夠形成導(dǎo)電層。作為導(dǎo)電層的材料，能夠使用從鋁、鉻、銅、鉭、鈦、鑰和鎢選擇的元素，包含以上元素中的任何元素作為其成分的合金等。另外，可使用包含從錳、鎂、鋯、鈹和釷選擇的ー種或多種元素的材料。組合鋁和從鈦、鉭、鎢、鑰、鉻、釹和鈧選擇的ー種或多種元素的材料也可用于導(dǎo)電層的材料。替代地，可使用導(dǎo)電金屬氧化物形成導(dǎo)電層。作為導(dǎo)電金屬氧化物，能夠使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，在一些情況下縮寫入為IT0)、氧化銦-氧化鋅合金(In2O3-ZnO)或者包含硅或氧化硅的金屬氧化物材料中的任何材料。導(dǎo)電層可具有單層結(jié)構(gòu)或者兩層或更多層的疊層結(jié)構(gòu)。例如，能夠給出包含硅的鋁膜的單層結(jié)構(gòu)；鋁膜和堆疊在其上方的鈦膜的兩層結(jié)構(gòu)；鈦膜、鋁膜和鈦膜依次堆疊的
三層結(jié)構(gòu)等。這里，紫外線、KrF激光束或者ArF激光束優(yōu)選地用于形成蝕刻掩模的曝光。晶體管的溝道長(zhǎng)度(L)由源或漏電極142a的下邊緣部分和源或漏電極142b的下邊緣部分之間的距離確定。在執(zhí)行溝道長(zhǎng)度(L)小于25nm的圖案的曝光的情況下，在幾納米至幾十納米的極遠(yuǎn)紫外范圍(該范圍是極短波長(zhǎng))中執(zhí)行用于制作掩模的曝光。在使用極遠(yuǎn)紫外光的曝光中，分辨率高并且聚焦深度大。因此，稍后將要形成的晶體管的溝道長(zhǎng)度 (L)能夠大于或等于IOnm并且小于或等于lOOOnm，由此電路的操作速度能夠增加。另外， 晶體管的斷態(tài)電流極小，這防止了功耗的增加。合適地調(diào)整層的材料和蝕刻條件，從而在導(dǎo)電層的蝕刻中不去除氧化物半導(dǎo)體層 140。需要注意的是，根據(jù)材料和蝕刻條件，氧化物半導(dǎo)體層140在一些情況下在這個(gè)步驟中被部分地蝕刻以變?yōu)榫哂邪疾?凹陷部分)的氧化物半導(dǎo)體層。氧化物導(dǎo)電層可形成在氧化物半導(dǎo)體層140和源或漏電極層142a之間并且在氧化物半導(dǎo)體層140和源或漏電極層142b之間。氧化物導(dǎo)電層以及用于形成源或漏電極142a 和源或漏電極142b的導(dǎo)電層能夠連續(xù)地形成(連續(xù)沉積)。氧化物導(dǎo)電層能夠用作源區(qū)域或者漏區(qū)域。通過(guò)提供這種氧化物導(dǎo)電層，能夠減小源區(qū)域和漏區(qū)域的電阻并且能夠?qū)崿F(xiàn)晶體管的高速操作。為了減少掩模和步驟的數(shù)量，可利用使用多色調(diào)掩模形成的抗蝕劑掩模執(zhí)行蝕刻，多色調(diào)掩模是曝光掩模，光透射通過(guò)該曝光掩模以具有多種強(qiáng)度。利用多色調(diào)掩模形成的抗蝕劑掩模具有有著多種厚度的形狀(階梯狀形狀)并且還能夠通過(guò)磨光而在形狀方面改變；因此，抗蝕劑掩模能夠用在多個(gè)蝕刻步驟中以用于處理成不同圖案。也就是說(shuō)，通過(guò) ー個(gè)多色調(diào)掩模能夠形成與至少兩種或更多種不同圖案對(duì)應(yīng)的抗蝕劑掩摸。因此，曝光掩模的數(shù)量能夠減少并且對(duì)應(yīng)的光刻步驟的數(shù)量也能夠減少；由此能夠?qū)崿F(xiàn)エ藝的簡(jiǎn)化。需要注意的是，在以上步驟之后優(yōu)選地執(zhí)行使用氣體(諸如，N20、N2或Ar)的等離子體處理。通過(guò)這種等離子體處理，附著于露出的氧化物半導(dǎo)體層的表面的水被去除。替代地，可使用氧氣和氬氣的混合氣體執(zhí)行等離子體處理。其后，在不暴露于空氣的情況下形成與氧化物半導(dǎo)體層140的一部分接觸的保護(hù)絕緣層144 (參見圖4G)。通過(guò)合適地采用諸如濺射法的方法能夠形成保護(hù)絕緣層144，通過(guò)該方法防止雜質(zhì)(諸如，水或氫)進(jìn)入保護(hù)絕緣層144。保護(hù)絕緣層144形成為具有大于或等于Inm的厚度。作為能夠用于保護(hù)絕緣層144的材料，存在氧化硅、氮化硅、氮氧化硅、氧氮化硅等。保護(hù)絕緣層144可具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)。用于保護(hù)絕緣層144的成形的襯底溫度優(yōu)選地高于或等于室溫并且低于或等于300°C。用于保護(hù)絕緣層144的形成的氣氛優(yōu)選地是稀有氣體(通常為IS氣)氣氛、氧氣氣氛或者稀有氣體(通常為IS氣)和氧氣的混合氣氛。如果氫被包含在保護(hù)絕緣層144中，則引起氫進(jìn)入到氧化物半導(dǎo)體層、由氫提取氧化物半導(dǎo)體層中的氧等，并且使氧化物半導(dǎo)體層的背溝道側(cè)的電阻變低，這可形成寄生溝道。因此，很重要地，采用盡可能少地使用氫的形成方法，從而保護(hù)絕緣層144盡可能少地包含氫。另外，優(yōu)選地，在去除處理室中的剰余水分的同時(shí)形成保護(hù)絕緣層144。這是為了防止氫、羥基或水分被包含在氧化物半導(dǎo)體層140和保護(hù)絕緣層144中。為了去除處理室中的剰余水分，優(yōu)選地使用捕集真空泵。例如，優(yōu)選地使用低溫泵、離子泵或者鈦升華泵。抽空單元可以是具有冷阱的渦輪泵。從利用低溫泵抽空的沉積室去除氫原子、包含氫原子的化合物(諸如，水(H2O))等，由此減小在沉積室中形成的保護(hù)絕緣層144中所包含的雜質(zhì)的濃度。作為在保護(hù)絕緣層144的形成中使用的濺射氣體，優(yōu)選地使用雜質(zhì)(諸如，氫、水、 羥基或氫化物)減少至近似百萬(wàn)分之幾(優(yōu)選地，十億分之幾)的高純度氣體。然后，優(yōu)選地在惰性氣體氣氛或氧氣氣氛中執(zhí)行第二熱處理(優(yōu)選地在高于或等于200°C并且低于或等于400°C的溫度，例如在高于或等于250°C并且低于或等于350°C的溫度)。例如，在一小時(shí)期間在250°C在氮?dú)鈿夥罩袌?zhí)行第二熱處理。第二熱處理能夠減小薄膜晶體管的電特性的變化。另外，可在空氣中在大于或等于I小時(shí)并且小于或等于30小時(shí)期間在高于或等于 100°C并且低于或等于200°C的溫度執(zhí)行熱處理?？稍诠潭訜釡囟葓?zhí)行這種熱處理。替代地，可反復(fù)多次應(yīng)用下面的溫度循環(huán)溫度從室溫増加至高于或等于100°C并且低于或等于200°C的溫度，然后減小至室溫。另外，這種熱處理可在保護(hù)絕緣層的形成之前在減小的壓カ下執(zhí)行。減小的壓カ能夠使熱處理時(shí)間較短。需要注意的是，可替代于第二熱處理執(zhí)行這種熱處理；替代地，可除了第二熱處理之外還在第二熱處理之前或之后執(zhí)行這種熱處理。然后，層間絕緣層146形成在保護(hù)絕緣層144上方(參見圖5A)。層間絕緣層146 能夠通過(guò)PVD法、CVD法等形成。包含無(wú)機(jī)絕緣材料(諸如，氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁或氧化鉭)的材料能夠用于層間絕緣層146。另外，在形成層間絕緣層146之后，層間絕緣層146的表面優(yōu)選地經(jīng)受CMP處理、蝕刻處理等以便變平。接下來(lái)，在層間絕緣層146、保護(hù)絕緣層144和柵極絕緣層138中形成到達(dá)電極 136a、136b和136c、源或漏電極142a和源或漏電極142b的開ロ ；然后，導(dǎo)電層148形成為嵌入在這些開口中(參見圖5B)。例如，通過(guò)使用掩模的蝕刻能夠形成以上開ロ。例如，通過(guò)經(jīng)使用光掩模曝光能夠形成掩模。對(duì)于蝕刻，可執(zhí)行濕法蝕刻或干法蝕刻，但考慮到精細(xì)圖案化，優(yōu)選地執(zhí)行干法蝕刻。通過(guò)諸如PVD法或CVD法的沉積方法能夠形成導(dǎo)電層148。 用于導(dǎo)電層148的材料的例子包括導(dǎo)電材料，諸如鑰、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧、這些材料中的任何材料的合金以及包含這些材料中的任何材料的化合物(例如，這些材料中的任何材料的氮化物)。
具體地講，例如，導(dǎo)電層148能夠如下形成鈦膜在包括開ロ的區(qū)域中通過(guò)PVD法形成為具有小的厚度并且氮化鈦膜隨后通過(guò)CVD法形成為具有小的厚度；然后，鎢膜形成為嵌入在開口中。這里，通過(guò)PVD法形成的鈦膜具有減小在界面的氧化膜并減小與下部電極(這里，電極136a、136b和136c、源或漏電極142a和源或漏電極142b等)的接觸電阻的功能。另外，隨后形成的氮化鈦膜具有阻擋層性質(zhì)，從而防止導(dǎo)電材料的擴(kuò)散。替代地，在使用鈦、氮化鈦等形成阻擋膜之后，可通過(guò)鍍覆法形成銅膜。在形成導(dǎo)電層148之后，通過(guò)蝕刻處理、CMP處理等去除導(dǎo)電層148的一部分，從而露出層間絕緣層146并且形成電極150a、150b、150c、150d和150e(參見圖5C)。需要注意的是，當(dāng)通過(guò)去除以上導(dǎo)電層148的一部分形成電極150a、150b、150c、150d和150e時(shí)， 優(yōu)選地執(zhí)行處理從而獲得變平的表面。通過(guò)使層間絕緣層146以及電極150a、150b、150c、 150d和150e的表面變平，能夠在稍后的步驟中形成有利的電極、配線、絕緣層等。另外，形成絕緣層152并且在絕緣層152中形成到達(dá)電極150a、150b、150c、150d 和150e的開ロ ；然后，導(dǎo)電層形成為嵌入在這些開口中。其后，通過(guò)蝕刻、CMP等去除導(dǎo)電層的一部分，從而露出絕緣層152并且形成電極154a、154b、154c和154d(參見圖。這個(gè)步驟類似于形成電極150a等的步驟；因此，這里省略詳細(xì)的描述。當(dāng)以上述方式制造晶體管162時(shí)，氧化物半導(dǎo)體層140中的氫濃度小于或等于 5 X IO19原子/cm3并且晶體管162的斷態(tài)電流小于或等于I X 10_13A。因此，通過(guò)采用高度凈化的氧化物半導(dǎo)體層140能夠獲得具有極佳特性的晶體管162，在高度浄化的氧化物半導(dǎo)體層140中，充分地減小了氫濃度并且減少了由于缺氧導(dǎo)致的缺陷。另外，能夠制造具有極佳特性的半導(dǎo)體裝置，該半導(dǎo)體裝置包括位于下部的使用除氧化物半導(dǎo)體之外的材料形成的晶體管160和位于上部的使用氧化物半導(dǎo)體形成的晶體管162。需要注意的是，碳化硅(例如，4H_SiC)是與氧化物半導(dǎo)體相比的半導(dǎo)體材料。氧化物半導(dǎo)體和4H-SiC具有ー些共同的特點(diǎn)。一個(gè)例子是載流子密度。在室溫使用費(fèi)米-秋拉克(Femi-Dirac)分布，少數(shù)載流子的密度在氧化物半導(dǎo)體中被估計(jì)為近似10_7/cm3，該密度與4H-SiC的6. 7X IO-1Vcm3 ー樣極低。當(dāng)比較氧化物半導(dǎo)體的少數(shù)載流子密度與硅的本征載流子密度(IjXlOuVcm3)時(shí)，容易理解氧化物半導(dǎo)體的少數(shù)載流子密度很低。另外，氧化物半導(dǎo)體的能帶隙為3. OeV至3. 5eV，并且4H_SiC的能帶隙為3. 26eV, 這意味著氧化物半導(dǎo)體和碳化硅都是寬帶隙半導(dǎo)體。相比之下，在氧化物半導(dǎo)體和碳化硅之間存在很大差異，即在處理溫度方面。在使用碳化硅的半導(dǎo)體處理中通常需要在1500°C至2000°C激活的熱處理，從而難以形成碳化硅和使用除碳化硅之外的半導(dǎo)體材料形成的半導(dǎo)體元件的疊層。這是因?yàn)?，半?dǎo)體襯底、半導(dǎo)體元件等被這種高溫?fù)p傷。另ー方面，能夠利用在300°C至500°C (在低于或等于玻璃態(tài)轉(zhuǎn)化溫度的溫度，最大為近似700°C )的熱處理形成氧化物半導(dǎo)體；因此，在使用其他半導(dǎo)體材料形成集成電路之后，能夠使用氧化物半導(dǎo)體形成半導(dǎo)體元件。氧化物半導(dǎo)體相對(duì)于碳化硅具有這樣的優(yōu)點(diǎn)能夠使用低耐熱襯底，諸如玻璃襯底。此外，氧化物半導(dǎo)體還具有這樣的優(yōu)點(diǎn)與碳化硅相比能夠充分地減少能量成本，因?yàn)椴恍枰诟邷氐募訜釡囟取Ｐ枰⒁獾氖?，雖然進(jìn)行了許多關(guān)于諸如氧化物半導(dǎo)體的態(tài)密度(DOS)的物理性質(zhì)的研究，但它們未提出充分地減少能隙中的局域態(tài)的思想。在公開的發(fā)明的一個(gè)實(shí)施例中，從氧化物半導(dǎo)體去除能夠引起局域能級(jí)的水或氫，由此制造高度浄化的氧化物半導(dǎo)體。 這基于充分地減少局域態(tài)的思想并實(shí)現(xiàn)了優(yōu)異エ業(yè)產(chǎn)品的制造。需要注意的是，當(dāng)去除氫、水等時(shí)，在一些情況下也去除氧。因此，有利的是，通過(guò)把氧提供給由于缺氧產(chǎn)生的金屬的懸空鍵從而減少由于缺氧導(dǎo)致的局域態(tài)，進(jìn)ー步凈化氧化物半導(dǎo)體(使其成為i型氧化物半導(dǎo)體)。例如，由于缺氧導(dǎo)致的局域態(tài)能夠以下面的方式減少具有過(guò)多氧的氧化膜形成為與溝道形成區(qū)域緊密接觸；并且執(zhí)行在200°C至 400 0C (典型地，近似250°C)的熱處理，從而氧被從氧化膜提供給氧化物半導(dǎo)體。另外，在充分地減少氫、水等的氣氛或者氧氣氣氛中執(zhí)行并且跟在第二加熱處理之后的溫度減小步驟中，氧能夠被提供給氧化物半導(dǎo)體。能夠考慮氧化物半導(dǎo)體的缺陷的因素是在導(dǎo)帶以下在0. IeV至0. 2eV由于過(guò)多的氫導(dǎo)致的淺能級(jí)、由于缺氧導(dǎo)致的深能級(jí)等。徹底去除氫并充分地提供氧以便消除這些缺陷的技術(shù)思想應(yīng)該是有效的。需要注意的是，雖然氧化物半導(dǎo)體通常具有n型電導(dǎo)率，但在公開的發(fā)明的ー個(gè)實(shí)施例中，通過(guò)去除雜質(zhì)(諸如，水或氫)并提供作為氧化物半導(dǎo)體的成分的氧使氧化物半導(dǎo)體成為i型氧化物半導(dǎo)體。從這個(gè)方面，不同于通過(guò)添加雜質(zhì)而成為i型硅的硅的情況， 公開的發(fā)明的一個(gè)實(shí)施例包括新的技術(shù)思想。需要注意的是，使用氧化物半導(dǎo)體形成的晶體管162在這個(gè)實(shí)施例中是底柵晶體管；然而，本發(fā)明的實(shí)施例不限于此。晶體管162可以是底柵晶體管、頂柵晶體管或者雙柵晶體管。雙柵晶體管表示這樣的晶體管兩個(gè)柵電極層布置在溝道區(qū)域上方和下方并且在其間布置柵極絕緣層。<使用氧化物半導(dǎo)體的晶體管的導(dǎo)電機(jī)制>將參照?qǐng)D31、圖32、圖33A和33B以及圖34描述包括氧化物半導(dǎo)體的晶體管的導(dǎo)電機(jī)制。需要注意的是，下面的描述為了容易理解而基于理想情況的假設(shè)并且不必反映實(shí)際情況。還需要注意的是，下面的描述僅是一種考慮并且不影響本發(fā)明的有效性。圖31是包括氧化物半導(dǎo)體的晶體管(薄膜晶體管)的截面圖。氧化物半導(dǎo)體層 (OS)布置在柵電極(GEl)上方并且柵極絕緣層(GI)位于它們之間，并且源電極(S)和漏電極(D)布置在它們上方。提供絕緣層以覆蓋源電極(S)和漏電極(D)。圖32是圖31的A-A’部分的能帶圖(示意圖)。在圖32中，黑圓圈( )和白圓圈(〇)分別代表電子和空穴并具有電荷U，+q)。在正電壓(VD>0)施加于漏電極的情況下，虛線顯示沒(méi)有電壓施加于柵電極(\=0)的情況，并且實(shí)線顯示正電壓施加于柵電極 (VG>0)的情況。在沒(méi)有電壓施加于柵電極的情況下，載流子(電子)因?yàn)楦邉?shì)壘而不會(huì)從電極注入到氧化物半導(dǎo)體側(cè)，從而電流不流動(dòng)，這意味著截止?fàn)顟B(tài)。另ー方面，當(dāng)正電壓施加于柵電極時(shí)，勢(shì)壘降低，因此電流流動(dòng)，這意味著導(dǎo)通狀態(tài)。圖33A和33B是圖31的B-B’部分的能帶圖(示意圖)。圖33A表示正電壓(Ve>0) 施加于柵電極(GEl)并且載流子(電子)在源電極和漏電極之間流動(dòng)的導(dǎo)通狀態(tài)。圖33B 表示負(fù)電壓(\〈0)施加于柵電極(GEl)并且少數(shù)載流子不流動(dòng)的截止?fàn)顟B(tài)。圖34表示真空能級(jí)和金屬的功函數(shù)((K)之間的關(guān)系以及真空能級(jí)和氧化物半導(dǎo)體的電子親和勢(shì)(X)之間的關(guān)系。在普通溫度，金屬中的電子退化并且費(fèi)米能級(jí)位于導(dǎo)帶中。另ー方面，常規(guī)氧化物半導(dǎo)體是n型半導(dǎo)體，在n型半導(dǎo)體中，費(fèi)米能級(jí)(Ef)離開位于帶隙的中間的本征費(fèi)米能級(jí)(Ei)并更靠近導(dǎo)帶。需要注意的是，已知?dú)涞囊徊糠质茄趸锇雽?dǎo)體中的施主并且是導(dǎo)致氧化物半導(dǎo)體成為n型半導(dǎo)體的ー個(gè)因素。另ー方面，通過(guò)去除作為使氧化物半導(dǎo)體具有n型電導(dǎo)的一個(gè)因素的氫以便按照盡可能少地包含不是其主要成分的元素(雜質(zhì)元素)的方式進(jìn)行高度浄化，使根據(jù)公開的發(fā)明的一個(gè)實(shí)施例的氧化物半導(dǎo)體成為本征(i型)氧化物半導(dǎo)體或者基本上本征的氧化物半導(dǎo)體。換句話說(shuō)，根據(jù)公開的發(fā)明的一個(gè)實(shí)施例的氧化物半導(dǎo)體不是通過(guò)添加雜質(zhì)元素而成為i型氧化物半導(dǎo)體的氧化物半導(dǎo)體，而是通過(guò)盡可能多地去除雜質(zhì)(諸如，氫或水)而高度浄化的i型(本征)或者幾乎i型的氧化物半導(dǎo)體。以這種方式，費(fèi)米能級(jí)(Ef) 能夠極為接近本征費(fèi)米能級(jí)(Ei)。據(jù)稱，氧化物半導(dǎo)體的帶隙(Eg)為3. 15eV并且電子親和勢(shì)(X)是4.3V。源電極和漏電極中所包括的鈦(Ti)的功函數(shù)基本上等于氧化物半導(dǎo)體的電子親和勢(shì)(X)。在這種情況下，在金屬和氧化物半導(dǎo)體之間的界面未形成電子的肖特基勢(shì)壘。此時(shí)，電子在柵極絕緣層和凈化的氧化物半導(dǎo)體(在能量方面穩(wěn)定的氧化物半導(dǎo)體的最下面部分)之間的界面的附近移動(dòng)，如圖33A中所示。另外，如圖33B中所示，當(dāng)負(fù)電位施加于柵電極(GEl)時(shí)，電流的值極為接近零，因?yàn)樽鳛樯贁?shù)載流子的空穴基本上為零。以這種方式，通過(guò)進(jìn)行凈化以使得盡可能少地包含除其主要元素之外的元素 (即，雜質(zhì)元素)，獲得本征(i型)氧化物半導(dǎo)體或者基本上本征的氧化物半導(dǎo)體。因此， 氧化物半導(dǎo)體和柵極絕緣層之間的界面的特性變得明顯。由于這個(gè)原因，柵極絕緣層需要能夠與氧化物半導(dǎo)體形成有利的界面。具體地講，優(yōu)選地使用例如使用利用VHF頻帶至微波頻帶的范圍中的電源頻率產(chǎn)生的高密度等離子體通過(guò)CVD法形成的絕緣層、通過(guò)濺射法形成的絕緣層等。當(dāng)凈化氧化物半導(dǎo)體并且使氧化物半導(dǎo)體和柵極絕緣層之間的界面變得有利吋， 在晶體管具有例如IXlO4ilm的溝道寬度(W)和3 的溝道長(zhǎng)度(L)的情況下，可實(shí)現(xiàn) KT13A或更小的斷態(tài)電流和0. lV/dec的亞閾值擺幅(S值)(利用IOOnm厚的柵極絕緣層)。如上所述凈化氧化物半導(dǎo)體以盡可能少地包含除其主要元素之外的元素(即，雜質(zhì)元素)，從而薄膜晶體管能夠以有利的方式工作。<修改例子>參照?qǐng)D6、圖7A和7B、圖8A和8B以及圖9A和9B描述半導(dǎo)體裝置的結(jié)構(gòu)的修改例子。需要注意的是，在下面的修改例子中，晶體管162的結(jié)構(gòu)不同于已經(jīng)描述的結(jié)構(gòu)。換句話說(shuō)，晶體管160的結(jié)構(gòu)類似于已經(jīng)描述的結(jié)構(gòu)。在圖6中表示的例子中，晶體管162包括位于氧化物半導(dǎo)體層140和源或漏電極 142a和源或漏電極142b下方的柵電極136d，源或漏電極142a和源或漏電極142b在氧化物半導(dǎo)體層140的底表面與氧化物半導(dǎo)體層140接觸。由于平面結(jié)構(gòu)可對(duì)應(yīng)于截面結(jié)構(gòu)合適地改變，所以在這里僅描述截面結(jié)構(gòu)。作為圖6中表示的結(jié)構(gòu)和圖2A和2B中表示的結(jié)構(gòu)之間的很大差異，存在源或漏電極142a和源或漏電極142b連接到氧化物半導(dǎo)體層140的多個(gè)連接位置。也就是說(shuō)，在圖2A和2B中表示的結(jié)構(gòu)中，源或漏電極142a和源或漏電極142b在氧化物半導(dǎo)體層140的頂表面與氧化物半導(dǎo)體層140接觸；另一方面，在圖6中表示的結(jié)構(gòu)中，源或漏電極142a 和源或漏電極142b在氧化物半導(dǎo)體層140的底表面與氧化物半導(dǎo)體層140接觸。另外，由于這種接觸的差異，其他電極、其他絕緣層等的位置改變。關(guān)于每個(gè)部件的細(xì)節(jié)，可以參照?qǐng)D2A和2B。具體地講，半導(dǎo)體裝置包括柵電極136d，布置在層間絕緣層128上方；柵極絕緣層138，布置在柵電極136d上方；源或漏電極142a和源或漏電極142b，布置在柵極絕緣層 138上方；和氧化物半導(dǎo)體層140，與源或漏電極142a和源或漏電極142b的頂表面接觸。這里，柵電極136d布置為嵌入在絕緣層132中，絕緣層132形成在層間絕緣層128 上方。另外，類似于柵電極136d，電極136a、電極136b和電極136c被形成為分別與源或漏電極130a、源或漏電極130b和電極130c接觸。在晶體管162上方，提供保護(hù)絕緣層144并且保護(hù)絕緣層144與氧化物半導(dǎo)體層 140的一部分接觸。層間絕緣層146布置在保護(hù)絕緣層144上方。這里，在保護(hù)絕緣層144 和層間絕緣層146中，形成到達(dá)源或漏電極142a和源或漏電極142b的開ロ。在這些開ロ 中，電極150d和電極150e被形成為分別與源或漏電極142a和源或漏電極142b接觸。類似于電極150d和電極150e，在柵極絕緣層138、保護(hù)絕緣層144和層間絕緣層146中的開口中，電極150a、電極150b和電極150c被形成為分別與電極136a、電極136b和電極136c 接觸。另外，絕緣層152布置在層間絕緣層146上方。電極154a、電極154b、電極154c 和電極154d布置為嵌入在絕緣層152中。這里，電極154a與電極150a接觸；電極154b與電極150b接觸；電極154c與電極150c和150d接觸；并且電極154d與電極150e接觸。圖7A和7B中的每ー個(gè)表示柵電極136d布置在氧化物半導(dǎo)體層140上方的例子。 這里，圖7A表示源或漏電極142a和源或漏電極142b在氧化物半導(dǎo)體層140的底表面與氧化物半導(dǎo)體層140接觸的例子；并且圖7B表示源或漏電極142a和源或漏電極142b在氧化物半導(dǎo)體層140的頂表面與氧化物半導(dǎo)體層140接觸的例子。圖7A和7B的結(jié)構(gòu)在很大程度上不同于圖2A和2B以及圖6中的結(jié)構(gòu)，差別在于 柵電極136d布置在氧化物半導(dǎo)體層140上方。另外，圖7A中表示的結(jié)構(gòu)和圖7B中表示的結(jié)構(gòu)之間的很大差異在于源或漏電極142a和源或漏電極142b與氧化物半導(dǎo)體層140接觸的表面，該接觸的表面是氧化物半導(dǎo)體層140的頂表面或底表面。另外，由于這些差異，其他電極、其他絕緣層等的位置改變。關(guān)于每個(gè)部件的細(xì)節(jié)，可以參照?qǐng)D2A和2B中表示的結(jié)構(gòu)。具體地講，在圖7A中，半導(dǎo)體裝置包括源或漏電極142a和源或漏電極142b，布置在層間絕緣層128上方；氧化物半導(dǎo)體層140，與源或漏電極142a和源或漏電極142b的頂表面接觸；柵極絕緣層138，布置在氧化物半導(dǎo)體層140上方；和柵電極136d，在柵極絕緣層138上方位于與氧化物半導(dǎo)體層140重疊的區(qū)域中。在圖7B中，半導(dǎo)體裝置包括氧化物半導(dǎo)體層140，布置在層間絕緣層128上方； 源或漏電極142a和源或漏電極142b，布置為與氧化物半導(dǎo)體層140的頂表面接觸；柵極絕緣層138，布置在氧化物半導(dǎo)體層140、源或漏電極142a和源或漏電極142b上方；和柵電極 136d，在柵極絕緣層138上方位于與氧化物半導(dǎo)體層140重疊的區(qū)域中。需要注意的是，在圖7A和7B中表示的結(jié)構(gòu)中，在一些情況下能夠省略圖2A和2B等中表示的結(jié)構(gòu)所具有的部件(例如，電極150a、電極154a等)。在這種情況下，能夠次要地實(shí)現(xiàn)制造過(guò)程的簡(jiǎn)化。當(dāng)然，在圖2A和2B等中表示的結(jié)構(gòu)中也能夠省略不必要的部件。圖8A和8B中的姆一個(gè)表不兀件具有相對(duì)較大的尺寸并且柵電極136d布置在氧化物半導(dǎo)體層140下方的結(jié)構(gòu)的例子。在這種情況下，配線、電極等不需要被形成為嵌入在絕緣層中，因?yàn)楸砻娴钠秸然蚋采w范圍不需要極高。例如，柵電極136d等能夠以這種方式形成形成導(dǎo)電層，然后進(jìn)行圖案化。需要注意的是，雖然未示出，但能夠類似地制造晶體管 160。圖8A中表示的結(jié)構(gòu)和圖8B中表示的結(jié)構(gòu)之間的很大差異在于源或漏電極142a 和源或漏電極142b與氧化物半導(dǎo)體層140接觸的表面，該接觸的表面是氧化物半導(dǎo)體層 140的頂表面或底表面。另外，由于這種差異，其他電極、其他絕緣層等的位置改變。關(guān)于每個(gè)部件的細(xì)節(jié)，可以參照?qǐng)D2A和2B或其它附圖中表示的結(jié)構(gòu)。具體地講，在圖8A中表示的結(jié)構(gòu)中，半導(dǎo)體裝置包括柵電極136d，布置在層間絕緣層128上方；柵極絕緣層138，布置在柵電極136d上方；源或漏電極142a和源或漏電極 142b，布置在柵極絕緣層138上方；和氧化物半導(dǎo)體層140，與源或漏電極142a和源或漏電極142b的頂表面接觸。在圖8B中表示的結(jié)構(gòu)中，半導(dǎo)體裝置包括柵電極136d，布置在層間絕緣層128 上方；柵極絕緣層138，布置在柵電極136d上方；氧化物半導(dǎo)體層140，布置在柵極絕緣層 138上方以與柵電極136d重疊；以及源或漏電極142a和源或漏電極142b，布置為與氧化物半導(dǎo)體層140的頂表面接觸。需要注意的是，在圖8A和8B中表示的結(jié)構(gòu)中，在一些情況下也能夠省略圖2A和 2B等中表示的結(jié)構(gòu)所具有的部件。在這種情況下，也能夠?qū)崿F(xiàn)制造過(guò)程的簡(jiǎn)化。圖9A和9B中的每ー個(gè)表示元件具有相對(duì)較大的尺寸并且柵電極136d布置在氧化物半導(dǎo)體層140上方的結(jié)構(gòu)的例子。在這種情況下，配線、電極等也不需要被形成為嵌入在絕緣層中，因?yàn)楸砻娴钠秸然蚋采w范圍不需要極高。例如，柵電極136d等能夠以這種方式形成形成導(dǎo)電層，然后進(jìn)行圖案化。需要注意的是，雖然未示出，但能夠類似地制造晶體管160。圖9A中表示的結(jié)構(gòu)和圖9B中表示的結(jié)構(gòu)之間的很大差異在于源或漏電極142a 和源或漏電極142b與氧化物半導(dǎo)體層140接觸的表面，該接觸的表面是氧化物半導(dǎo)體層 140的頂表面或底表面。另外，由于這種差異，其他電極、其他絕緣層等的位置改變。關(guān)于每個(gè)部件的細(xì)節(jié)，可以參照?qǐng)D2A和2B或其它附圖中表示的結(jié)構(gòu)。具體地講，在圖9A中，半導(dǎo)體裝置包括源或漏電極142a和源或漏電極142b，布置在層間絕緣層128上方；氧化物半導(dǎo)體層140，與源或漏電極142a和源或漏電極142b的頂表面接觸；柵極絕緣層138，布置在源或漏電極142a、源或漏電極142b和氧化物半導(dǎo)體層 140上方；和柵電極136d，在柵極絕緣層138上方布置在與氧化物半導(dǎo)體層140重疊的區(qū)域中。在圖9B中，半導(dǎo)體裝置包括氧化物半導(dǎo)體層140，布置在層間絕緣層128上方； 源或漏電極142a和源或漏電極142b，布置為與氧化物半導(dǎo)體層140的頂表面接觸；柵極絕緣層138，布置在源或漏電極142a、源或漏電極142b和氧化物半導(dǎo)體層140上方；和柵電極 136d，在柵極絕緣層138上方布置在與氧化物半導(dǎo)體層140重疊的區(qū)域中。
需要注意的是，在圖9A和9B中表示的結(jié)構(gòu)中，在一些情況下也能夠省略圖2A和 2B等中表示的結(jié)構(gòu)所具有的部件。在這種情況下，也能夠?qū)崿F(xiàn)制造過(guò)程的簡(jiǎn)化。如上所述，根據(jù)公開的發(fā)明的一個(gè)實(shí)施例，實(shí)現(xiàn)了具有新型結(jié)構(gòu)的半導(dǎo)體裝置。雖然晶體管160和晶體管162在這個(gè)實(shí)施例中是堆疊的，但半導(dǎo)體裝置的結(jié)構(gòu)不限于此。另外，雖然描述了晶體管160的溝道長(zhǎng)度方向和晶體管162的溝道長(zhǎng)度方向彼此垂直的例子， 但晶體管160和162的位置不限于此。另外，晶體管160和162可布置為彼此重疊。需要注意的是，雖然在這個(gè)實(shí)施例中為了容易理解而描述了每最小存儲(chǔ)單元(一位)的半導(dǎo)體裝置，但半導(dǎo)體裝置的結(jié)構(gòu)不限于此。通過(guò)合適地連接多個(gè)半導(dǎo)體裝置能夠形成更發(fā)達(dá)的半導(dǎo)體裝置。例如，通過(guò)使用多個(gè)半導(dǎo)體裝置可制作NAND類型或NOR類型半導(dǎo)體裝置。配線的結(jié)構(gòu)不限于圖I中表示的配線的結(jié)構(gòu)并且能夠合適地改變。在根據(jù)這個(gè)實(shí)施例的半導(dǎo)體裝置中，晶體管162的小斷態(tài)電流特性使數(shù)據(jù)能夠保存極長(zhǎng)時(shí)間。換句話說(shuō)，不需要在DRAM等中需要的刷新操作；因此，能夠抑制功耗。另外， 該半導(dǎo)體裝置能夠基本上用作非易失性半導(dǎo)體裝置。由于通過(guò)晶體管162的開關(guān)操作寫入數(shù)據(jù)，所以不需要高電壓并且在半導(dǎo)體裝置中元件不會(huì)劣化。另外，因?yàn)橥ㄟ^(guò)使晶體管導(dǎo)通或截止來(lái)寫入或擦除數(shù)據(jù)，所以半導(dǎo)體裝置能夠容易地工作于高速。另外，存在這樣的優(yōu)點(diǎn)不需要用于擦除數(shù)據(jù)的擦除操作，擦除操作是閃速存儲(chǔ)器等中的必要操作。另外，使用除氧化物半導(dǎo)體之外的材料形成的晶體管能夠與使用氧化物半導(dǎo)體形成的晶體管相比工作于高得多的速度，并因此實(shí)現(xiàn)存儲(chǔ)內(nèi)容的高速讀取。在這個(gè)實(shí)施例中描述的結(jié)構(gòu)、方法等能夠合適地與任何其它實(shí)施例中的結(jié)構(gòu)、方法等組合。[實(shí)施例2]在這個(gè)實(shí)施例中，描述根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置的電路結(jié)構(gòu)和操作。半導(dǎo)體裝置中所包括的存儲(chǔ)元件(以下，也稱為存儲(chǔ)単元)的電路圖的例子表示在圖10中。圖10中表示的存儲(chǔ)單元200是多值存儲(chǔ)單元并包括源極線SL、位線BL、第一信號(hào)線SI、第二信號(hào)線S2、字線WL、晶體管201、晶體管202、晶體管203和電容器205。使用除氧化物半導(dǎo)體之外的材料形成晶體管201和203，并且使用氧化物半導(dǎo)體形成晶體管 202。這里，晶體管201的柵電極電連接到晶體管202的源電極和漏電極中的ー個(gè)。另外，源極線SL電連接到晶體管201的源電極，并且晶體管203的源電極電連接到晶體管201 的漏電極。位線BL電連接到晶體管203的漏電極，并且第一信號(hào)線SI電連接到晶體管202 的源電極和漏電極中的另ー個(gè)。第二信號(hào)線S2電連接到晶體管202的柵電極，并且字線WL 電連接到晶體管203的柵電極。另外，電容器205的一個(gè)電極電連接到晶體管201的柵電極以及所述晶體管202的源電極和漏電極中的ー個(gè)。為電容器205的另ー個(gè)電極提供預(yù)定電位,例如GND。接下來(lái)，描述圖10中表示的存儲(chǔ)單元200的操作。描述存儲(chǔ)單元200是四值存儲(chǔ)単元的情況。存儲(chǔ)單元200的四種狀態(tài)是數(shù)據(jù)“00b”、“01b”、“10b”和“ 11b”，并且在四種
狀態(tài)下的節(jié)點(diǎn)A的電位分別是V00, V01、V10和V11 (V00<V01<V10<Vn)。當(dāng)對(duì)存儲(chǔ)単元200執(zhí)行寫入時(shí)，源極線SL設(shè)置為0[V]，字線WL設(shè)置為0[V]，位線BL設(shè)置為0 [V]，并且第二信號(hào)線S2設(shè)置為2 [V]。當(dāng)執(zhí)行數(shù)據(jù)“00b”的寫入?yún)?，第一信?hào)線SI設(shè)置為Vtltl [V]。當(dāng)執(zhí)行數(shù)據(jù)“ 01b”的寫入時(shí)，第一信號(hào)線SI設(shè)置為Vtll [V]。當(dāng)執(zhí)行數(shù)據(jù)“10b”的寫入時(shí)，第一信號(hào)線SI設(shè)置為V1(I[V]。當(dāng)執(zhí)行數(shù)據(jù)“ lib”的寫入時(shí)，第一信號(hào)線SI設(shè)置為V11 [V]。此時(shí)，晶體管203處于截止?fàn)顟B(tài)并且晶體管202處于導(dǎo)通狀態(tài)。需要注意的是，在寫入的末尾，在第一信號(hào)線SI的電位改變之前，第二信號(hào)線S2設(shè)置為0 [V]，從而晶體管202截止。結(jié)果，在寫入數(shù)據(jù)“00b”、“01b”、“10b”或“l(fā)ib”之后，連接到晶體管201的柵電極的節(jié)點(diǎn)(以下，稱為節(jié)點(diǎn)A)的電位分別為近似VdVhVdV]、V1(I[V]或Vn[V]。電荷根據(jù)第一信號(hào)線SI的電位而積聚在節(jié)點(diǎn)A中，并且由于晶體管202的截止電流極小或者基本上為0，所以晶體管201的柵電極的電位長(zhǎng)時(shí)間保留。當(dāng)執(zhí)行存儲(chǔ)單元200的讀取吋，首先，位線BL預(yù)充電至Vpe [V]。然后，源極線SL 設(shè)置為Vs Mad[V]，字線WL設(shè)置為2V，第二信號(hào)線S2設(shè)置為0V，并且第一信號(hào)線SI設(shè)置為 0[V]。此時(shí)，晶體管203處于導(dǎo)通狀態(tài)并且晶體管202處于截止?fàn)顟B(tài)。結(jié)果，電流從源極線SL流至位線BL，并且位線BL充電至由(節(jié)點(diǎn)A的電位)-(晶體管201的閾值電壓Vth)代表的電位。因此，位線BL的電位變?yōu)榉謩e與數(shù)據(jù)“00b”、“01b”、 “10b”和“ lib”對(duì)應(yīng)的VQ(I-Vth、V01-Vth, Vltl-Vth和Vn-Vth。由于位線的與數(shù)據(jù)對(duì)應(yīng)的電位彼此不同，所以連接到位線BL的讀取電路能夠讀出數(shù)據(jù)“00b”、“01b”、“10b”和“ lib”。包括mXn位的存儲(chǔ)容量的根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置的方框電路圖表示在圖11中。根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置包括m個(gè)字線WL ；m個(gè)第二信號(hào)線S2 ；n個(gè)位線 BL ;11個(gè)第一信號(hào)線SI ;11個(gè)源極線SL;存儲(chǔ)單元陣列210，包括按照m個(gè)單元(行)乘n個(gè)單元(列)(m和n都是自然數(shù))的矩陣布置的多個(gè)存儲(chǔ)單元200(1，I)至200 (m，n);和外圍電路，諸如讀取電路211、第一信號(hào)線驅(qū)動(dòng)器電路212、用于第二信號(hào)線和字線的驅(qū)動(dòng)器電路213和電位產(chǎn)生電路214。作為其他外圍電路，可提供刷新電路等?？紤]每個(gè)存儲(chǔ)単元，例如存儲(chǔ)單元200 (i，j)(這里，i是大于或等于I并且小于或等于m的整數(shù)，j是大于或等于I并且小于或等于n的整數(shù))。存儲(chǔ)單元200 (i, j)連接到位線BL (j)、第一信號(hào)線SI (j)、源極線SL (j)、字線WL⑴和第二信號(hào)線S2⑴。另外，位線 BL(I)至BL(n)和源極線SL(I)至SL(n)連接到讀取電路211。第一信號(hào)線SI (I)至SI (n) 連接到第一信號(hào)線驅(qū)動(dòng)器電路212。字線WL(I)至WL(m)和第二信號(hào)線S2(l)至S2(m)連接到用于第二信號(hào)線和字線的驅(qū)動(dòng)器電路213。用于第二信號(hào)線和字線的驅(qū)動(dòng)器電路213的例子表示在圖12中。用于第二信號(hào)線和字線的驅(qū)動(dòng)器電路213包括解碼器215。解碼器215經(jīng)開關(guān)連接到第二信號(hào)線S2和字線WL。另外，第二信號(hào)線S2和字線WL經(jīng)開關(guān)連接到GND (地電位)。這些開關(guān)由讀使能信號(hào)(RE信號(hào))或者寫使能信號(hào)(WE信號(hào))控制。地址信號(hào)ADR從外部輸入到解碼器215。當(dāng)?shù)刂沸盘?hào)ADR輸入到用于第二信號(hào)線和字線的驅(qū)動(dòng)器電路213吋，由該地址指定的行(以下，也稱為選擇的行)被斷言(激活)并且其它行(以下，也稱為非選擇的行) 被去斷言(去激活)。另外，當(dāng)斷言RE信號(hào)時(shí)，字線WL連接到解碼器215的輸出，并且當(dāng)去斷言RE信號(hào)吋，字線WL連接到GND。當(dāng)斷言WE信號(hào)吋，第二信號(hào)線S2連接到解碼器215 的輸出，并且當(dāng)去斷言WE信號(hào)時(shí)，第二信號(hào)線S2連接到GND。
第一信號(hào)線驅(qū)動(dòng)器電路212的例子表示在圖13中。第一信號(hào)線驅(qū)動(dòng)器電路212 包括復(fù)用器(MUXl)。DI和寫入電位Vtltl. V01, V10和V11輸入到復(fù)用器(MUXl)。復(fù)用器的輸出端子經(jīng)開關(guān)連接到第一信號(hào)線SI。另外，第一信號(hào)線SI經(jīng)開關(guān)連接到GND。這些開關(guān)由寫入使能信號(hào)(WE信號(hào))控制。當(dāng)DI輸入到第一信號(hào)線驅(qū)動(dòng)器電路212吋，復(fù)用器(MUXl)根據(jù)DI的值從寫入電位\0、V01 > V10和V11選擇寫入電位\。復(fù)用器(MUXl)的行為顯示在表I中。當(dāng)斷言WE信號(hào)時(shí)，選擇的寫入電位Vw施加于第一信號(hào)線SI。當(dāng)去斷言WE信號(hào)吋，OV施加于第一信號(hào)線SI (第一信號(hào)線SI連接到GND)。[表 I]
DI[1]DI
MUXl輸出00對(duì)應(yīng)于V。。0I對(duì)應(yīng)于VtnI0對(duì)應(yīng)于VwII對(duì)應(yīng)于Vn 讀取電路211的例子表示在圖14中。讀取電路211包括多個(gè)感測(cè)放大器電路、邏輯電路219等。每個(gè)感測(cè)放大器電路的一個(gè)輸入端子經(jīng)開關(guān)連接到位線BL或配線Vp。。參考電位Vrefl和VMf2中的任何一個(gè)輸入到姆個(gè)感測(cè)放大器電路的另ー個(gè)輸入端子。姆個(gè)感測(cè)放大器電路的輸出端子連接到邏輯電路219的輸入端子。需要注意的是，這些開關(guān)由讀使能信號(hào)(RE信號(hào))控制。 通過(guò)設(shè)置每個(gè)參考電位
VrefO、Vrefi 矛ロ Vref2 的值以滿足 V00-Vth<Vref0<V01-Vth<Vrefl<V10 -Vth<Vref2<Vn-Vth,能夠讀出存儲(chǔ)單元的狀態(tài)作為3位數(shù)字信號(hào)。例如，在數(shù)據(jù)“00b”的情況下，位線BL的電位是Vcici-VtM這里，位線的電位小于參考電位VMf(l、VMfl和VMf2中的任何一個(gè)；因此，感測(cè)放大器電路的每個(gè)輸出SA_0UT0、SA_0UT1和SA_0UT2變?yōu)椤癘”。類似地，在數(shù)據(jù)“01b”的情況下，位線BL的電位是Vtll-Vth,從而感測(cè)放大器電路的輸出SA_0UT0、SA_0UT1 和SA_0UT2分別變?yōu)楹汀癘”。在數(shù)據(jù)“10b”的情況下，位線BL的電位是Vltl-Vth,由此感測(cè)放大器電路的輸出SA_0UT0、SA_0UT1和SA_0UT2分別變?yōu)椤?1”、“ I”和“O”。在數(shù)據(jù) “l(fā)ib”的情況下，位線BL的電位是V11-Vth，從而感測(cè)放大器電路的輸出SA_0UT0、SA_0UT1和 5八_0爪2分別變?yōu)椤?”、“1”和“1”。其后，使用在表2中的邏輯表中顯示的邏輯電路219， 從讀取電路211產(chǎn)生并輸出2位數(shù)據(jù)D0。[表2]
SA_0UT0SA_0UT1SA_0UT2DOlDOO00000
權(quán)利要求
1.一種半導(dǎo)體裝置，包括源極線；位線；第一信號(hào)線；多個(gè)第二信號(hào)線；多個(gè)字線；多個(gè)存儲(chǔ)單元，在源極線和位線之間彼此并聯(lián)；第一驅(qū)動(dòng)器電路，構(gòu)造為驅(qū)動(dòng)所述多個(gè)第二信號(hào)線和所述多個(gè)字線，從而選擇由輸入到第一驅(qū)動(dòng)器電路的地址信號(hào)從所述多個(gè)存儲(chǔ)單元指定的存儲(chǔ)單元；第二驅(qū)動(dòng)器電路，構(gòu)造為選擇多個(gè)寫入電位中的任何一個(gè)寫入電位并將其輸出到第一信號(hào)線；讀取電路，構(gòu)造為比較位線的電位和多個(gè)參考電位以讀出數(shù)據(jù)；和電位產(chǎn)生電路，構(gòu)造為產(chǎn)生所述多個(gè)寫入電位和所述多個(gè)參考電位并將其提供給第二驅(qū)動(dòng)器電路和讀取電路，其中所述多個(gè)存儲(chǔ)單元之一包括第一晶體管，包括第一柵電極、第一源電極和第一漏電極；第二晶體管，包括第二柵電極、第二源電極和第二漏電極；和第三晶體管，包括第三柵電極、第三源電極和第三漏電極，其中第一晶體管布置在包括半導(dǎo)體材料的襯底上，其中第二晶體管包括氧化物半導(dǎo)體層，其中第一柵電極以及第二源電極和第二漏電極中的一個(gè)彼此電連接，其中源極線和第一源電極彼此電連接，其中第一漏電極和第三源電極彼此電連接，其中位線和第三漏電極彼此電連接，其中第一信號(hào)線以及第二源電極和第二漏電極中的另一個(gè)彼此電連接，其中所述多個(gè)第二信號(hào)線之一和第二柵電極彼此電連接，并且其中所述多個(gè)字線之一和第三柵電極彼此電連接。
2.如權(quán)利要求I所述的半導(dǎo)體裝置，還包括電容器，電連接到第一柵電極。
3.如權(quán)利要求I所述的半導(dǎo)體裝置，其中第一晶體管包括溝道形成區(qū)域，布置在所述包括半導(dǎo)體材料的襯底上；雜質(zhì)區(qū)域，溝道形成區(qū)域布置在該雜質(zhì)區(qū)域之間；第一柵極絕緣層，位于溝道形成區(qū)域上方；第一柵電極，位于第一柵極絕緣層上方；以及第一源電極和第一漏電極，其中第一源電極電連接到雜質(zhì)區(qū)域中的一個(gè)，并且其中第二源電極電連接到雜質(zhì)區(qū)域中的另一個(gè)。
4.如權(quán)利要求I所述的半導(dǎo)體裝置，其中所述第二晶體管包括第二柵電極，位于所述包括半導(dǎo)體材料的襯底上方；第二柵極絕緣層，位于第二柵電極上方；氧化物半導(dǎo)體層，位于第二柵極絕緣層上方；以及第二源電極和第二漏電極，電連接到氧化物半導(dǎo)體層。
5.如權(quán)利要求I所述的半導(dǎo)體裝置，其中所述包括半導(dǎo)體材料的襯底是單晶半導(dǎo)體襯
6.如權(quán)利要求I所述的半導(dǎo)體裝置，其中所述半導(dǎo)體材料是硅。
7.如權(quán)利要求I所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層包括In、Ga和Zn。
8.如權(quán)利要求I所述的半導(dǎo)體裝置，其中氧化物半導(dǎo)體層包括In2Ga2ZnO7的晶體。
9.如權(quán)利要求I所述的半導(dǎo)體裝置，其中氧化物半導(dǎo)體層中的氫濃度小于或等于 5 X IO19 原子 /cm3。
10.如權(quán)利要求I所述的半導(dǎo)體裝置，其中第二晶體管的截止電流小于或等于 I X KT13A。
11.一種半導(dǎo)體裝置，包括源極線；位線；第一信號(hào)線；多個(gè)第二信號(hào)線；多個(gè)字線；多個(gè)存儲(chǔ)單元，在源極線和位線之間彼此并聯(lián)；第一驅(qū)動(dòng)器電路，構(gòu)造為驅(qū)動(dòng)所述多個(gè)第二信號(hào)線和所述多個(gè)字線，從而選擇由輸入到第一驅(qū)動(dòng)器電路的地址信號(hào)從所述多個(gè)存儲(chǔ)單元指定的存儲(chǔ)單元；第二驅(qū)動(dòng)器電路，構(gòu)造為選擇多個(gè)寫入電位中的任何一個(gè)寫入電位并將其輸出到第一信號(hào)線；讀取電路，包括參考存儲(chǔ)單元，該讀取電路構(gòu)造為比較指定的存儲(chǔ)單元的電導(dǎo)和參考存儲(chǔ)單元的電導(dǎo)以讀出數(shù)據(jù)；和電位產(chǎn)生電路，構(gòu)造為產(chǎn)生所述多個(gè)寫入電位和多個(gè)參考電位并將其提供給第二驅(qū)動(dòng)器電路和讀取電路，其中所述多個(gè)存儲(chǔ)單元之一包括第一晶體管，包括第一柵電極、第一源電極和第一漏電極；第二晶體管，包括第二柵電極、第二源電極和第二漏電極；和第三晶體管，包括第三柵電極、第三源電極和第三漏電極，其中第一晶體管布置在包括半導(dǎo)體材料的襯底上，其中第二晶體管包括氧化物半導(dǎo)體層，其中第一柵電極以及第二源電極和第二漏電極中的一個(gè)彼此電連接，其中源極線和第一源電極彼此電連接，其中第一漏電極和第三源電極彼此電連接，其中位線和第三漏電極彼此電連接，其中第一信號(hào)線以及第二源電極和第二漏電極中的另一個(gè)彼此電連接，其中所述多個(gè)第二信號(hào)線之一和第二柵電極彼此電連接，并且其中所述多個(gè)字線之一和第三柵電極彼此電連接。
12.如權(quán)利要求11所述的半導(dǎo)體裝置，其中所述第一晶體管包括溝道形成區(qū)域，布置在所述包括半導(dǎo)體材料的襯底上；雜質(zhì)區(qū)域，溝道形成區(qū)域布置在該雜質(zhì)區(qū)域之間；第一柵極絕緣層，位于溝道形成區(qū)域上方； 第一柵電極，位于第一柵極絕緣層上方；以及第一源電極和第一漏電極，其中第一源電極電連接到雜質(zhì)區(qū)域中的一個(gè)，并且其中第二源電極電連接到雜質(zhì)區(qū)域中的另一個(gè)。
13.如權(quán)利要求11所述的半導(dǎo)體裝置，其中所述第二晶體管包括第二柵電極，位于所述包括半導(dǎo)體材料的襯底上方；第二柵極絕緣層，位于第二柵電極上方；氧化物半導(dǎo)體層， 位于第二柵極絕緣層上方；以及第二源電極和第二漏電極，電連接到氧化物半導(dǎo)體層。
14.如權(quán)利要求11所述的半導(dǎo)體裝置，其中所述包括半導(dǎo)體材料的襯底是單晶半導(dǎo)體襯底。
15.如權(quán)利要求11所述的半導(dǎo)體裝置，其中所述半導(dǎo)體材料是硅。
16.如權(quán)利要求11所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層包括In、Ga和Zn。
17.如權(quán)利要求11所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層包括In2Ga2ZnO7的晶體。
18.如權(quán)利要求11所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層中的氫濃度小于或等于 5 X IO19 原子 /cm3。
19.如權(quán)利要求11所述的半導(dǎo)體裝置，其中第二晶體管的截止電流小于或等于 11Χ1(Γ13Α。
20.—種半導(dǎo)體裝置，包括源極線；位線；第一信號(hào)線；多個(gè)第二信號(hào)線；多個(gè)字線；多個(gè)存儲(chǔ)單元，在源極線和位線之間彼此并聯(lián)；第一驅(qū)動(dòng)器電路，構(gòu)造為驅(qū)動(dòng)所述多個(gè)第二信號(hào)線和所述多個(gè)字線，從而選擇由輸入到第一驅(qū)動(dòng)器電路的地址信號(hào)從所述多個(gè)存儲(chǔ)單元指定的存儲(chǔ)單元，并且構(gòu)造為選擇輸入到第一驅(qū)動(dòng)器電路的多個(gè)參考電位中的任何一個(gè)參考電位并將其輸出到從所述多個(gè)字線選擇的一個(gè)字線；第二驅(qū)動(dòng)器電路，構(gòu)造為選擇多個(gè)寫入電位中的任何一個(gè)寫入電位并將其輸出到第一信號(hào)線；讀取電路，電連接到位線，并構(gòu)造為通過(guò)讀出指定的存儲(chǔ)單元的電導(dǎo)來(lái)讀出數(shù)據(jù)；和電位產(chǎn)生電路，構(gòu)造為產(chǎn)生所述多個(gè)寫入電位和所述多個(gè)參考電位并將其提供給第二驅(qū)動(dòng)器電路和讀取電路，其中所述多個(gè)存儲(chǔ)單元之一包括第一晶體管，包括第一柵電極、第一源電極和第一漏電極；第二晶體管，包括第二柵電極、第二源電極和第二漏電極；和電容器，其中第一晶體管布置在包括半導(dǎo)體材料的襯底上，其中第二晶體管包括氧化物半導(dǎo)體層，其中第一柵電極、第二源電極和第二漏電極中的一個(gè)、以及電容器的一個(gè)電極彼此電連接，其中源極線和第一源電極彼此電連接，其中位線和第一漏電極彼此電連接，其中第一信號(hào)線以及第二源電極和第二漏電極中的另一個(gè)彼此電連接，其中所述多個(gè)第二信號(hào)線之一和第二柵電極彼此電連接，并且其中所述多個(gè)字線之一和電容器的另一個(gè)電極彼此電連接。
21.如權(quán)利要求20所述的半導(dǎo)體裝置，其中第一晶體管包括溝道形成區(qū)域，布置在所述包括半導(dǎo)體材料的襯底上；雜質(zhì)區(qū)域，溝道形成區(qū)域布置在該雜質(zhì)區(qū)域之間；第一柵極絕緣層，位于溝道形成區(qū)域上方；第一柵電極，位于第一柵極絕緣層上方；以及第一源電極和第一漏電極，其中第一源電極電連接到雜質(zhì)區(qū)域中的一個(gè)，并且其中第二源電極電連接到雜質(zhì)區(qū)域中的另一個(gè)。
22.如權(quán)利要求20所述的半導(dǎo)體裝置，其中所述第二晶體管包括第二柵電極，位于所述包括半導(dǎo)體材料的襯底上方；第二柵極絕緣層，位于第二柵電極上方；氧化物半導(dǎo)體層， 位于第二柵極絕緣層上方；以及第二源電極和第二漏電極，電連接到氧化物半導(dǎo)體層。
23.如權(quán)利要求20所述的半導(dǎo)體裝置，其中所述包括半導(dǎo)體材料的襯底是單晶半導(dǎo)體襯底。
24.如權(quán)利要求20所述的半導(dǎo)體裝置，其中所述半導(dǎo)體材料是硅。
25.如權(quán)利要求20所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層包括In、Ga和Zn。
26.如權(quán)利要求20所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層包括In2Ga2ZnO7的晶體。
27.如權(quán)利要求20所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層中的氫濃度小于或等于 5 X IO19 原子 /cm3。
28.如權(quán)利要求20所述的半導(dǎo)體裝置，其中第二晶體管的截止電流小于或等于 I X KT13A。
全文摘要
目的在于提供一種具有新型結(jié)構(gòu)的半導(dǎo)體裝置。包括第一配線；第二配線；第三配線；第四配線；第一晶體管，包括第一柵電極、第一源電極和第一漏電極；第二晶體管，包括第二柵電極、第二源電極和第二漏電極。第一晶體管布置在包括半導(dǎo)體材料的襯底上方并且第二晶體管包括氧化物半導(dǎo)體層。
文檔編號(hào)H01L27/108GK102612741SQ20108004993
公開日2012年7月25日 申請(qǐng)日期2010年10月21日 優(yōu)先權(quán)日2009年11月6日
發(fā)明者加藤清, 小山潤(rùn), 山崎舜平 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所