專利名稱：半導體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及其中安裝有半導體集成電路的半導體裝置的結(jié)構(gòu)。
背景技術(shù)：
以專用集成電路(ASIC)為代表的半導體集成電路(以下稱之為半導體芯片)均包括處理信號的核心電路、從外部電路輸入信號以及將信號輸出到外部電路的輸入-輸出電路、電源、和接地輸入電路(GND輸入電路)。電源和GND輸入電路供核心電路和輸入-輸出電路使用。在典型的半導體裝置中，半導體芯片安裝在稱為封裝的構(gòu)件中。將其中安裝有半導體芯片的封裝安裝在印刷電路板上使半導體芯片中的信號輸入-輸出電路、電源和GND輸入電路與印刷電路板連接。 存在許多類型的封裝。例如，當使用具有100個或更多個輸入-輸出端子的半導體芯片時，常使用球柵陣列(BGA)封裝。諸如BGA封裝的封裝包括稱為內(nèi)插器(interposer)的基板，并且半導體芯片安裝在內(nèi)插器上。內(nèi)插器具有被布線的信號圖案、電源圖案(powerpattern)和GND圖案。半導體芯片通過配線與輸入-輸出端子連接。因為近年來用于信號輸入-輸出和核心電路的多個電源和多個GND輸入電路存在于每個半導體芯片中，所以多個電源圖案和多個接地圖案存在于內(nèi)插器基板上。因此，迄今為止采取了各種措施來使供電和接地穩(wěn)定。已知一種方法，在該方法中，使電源圖案在內(nèi)插器基板上與GND圖案相對，以在電源圖案與GND圖案之間生成電容性分量，以便使供電和接地穩(wěn)定。USP No. 6999299公開了一種技術(shù)，在該技術(shù)中，在內(nèi)插器基板的內(nèi)層中電源平面與GND平面分開，并且電源端子和GND端子交替地布置，以確保電容。由于半導體工藝的小型化，半導體芯片中的電流消耗增大，引起直流(DC)電壓降低和/或電遷移的問題。因此，有必要構(gòu)建這樣一種結(jié)構(gòu)，該結(jié)構(gòu)能夠通過減小半導體裝置以及印刷電路板中的電源圖案和GND圖案的電阻來保持較低的阻抗并且使大量電流流動。另外，半導體芯片中的電流消耗的增加促使在半導體芯片中使用許多電源。例如，將半導體芯片的電源分割為多個電源，以在工作期間使這些電路中的一些停止、或者將較低電壓供給具有較低工作頻率的電路。因此，要求半導體裝置中的電源圖案和GND圖案具有易于支持半導體芯片中的許多電源的結(jié)構(gòu)。然而，在相關(guān)技術(shù)中的方法中，用于不同電壓的許多導通孔存在于各個電源區(qū)域和GND區(qū)域中(例如，用于不同電壓的許多GND導通孔和用于不同電壓的許多電源導通孔存在于電源區(qū)域中)，其代表是USP No. 6999299中所公開的技術(shù)，在該技術(shù)中，緊密地布置用于供電和接地的許多導通孔。因此，即使采用平面形狀來減小電阻，但是由于許多通孔，有效電阻實際上還是增大，阻止阻抗保持在較低值。引文列表專利文獻PTL I USP No. 6999299

發(fā)明內(nèi)容
本發(fā)明提供了一種半導體裝置，其能夠保持電源圖案和GND圖案的較低電阻和較低阻抗，并且具有大的容許電流。本發(fā)明還提供了一種半導體裝置，其能夠容易地形成支持具有許多電源的半導體芯片的電源圖案和GND圖案。根據(jù)本發(fā)明的實施例，一種半導體裝置包括安裝在內(nèi)插器基板上的半導體芯片，所述內(nèi)插器基板上提供有多個連接端子。所述內(nèi)插器基板是包括作為內(nèi)層的電源層的多層基板。所述多個連接端子包括電源端子、接地端子和信號端子。所述電源端子布置在一個電源區(qū)域中，并且所述電源區(qū)域僅包括電源端子。根據(jù)本發(fā)明的另一個實施例，一 種半導體裝置包括安裝在內(nèi)插器基板上的半導體芯片，所述內(nèi)插器基板上提供有多個連接端子。所述內(nèi)插器基板是包括作為內(nèi)層的電源層的多層基板。所述多個連接端子包括至少兩種類型的電源端子、接地端子和信號端子。在所述電源端子之中，相同類型的電源端子布置在同一電源區(qū)域中，并且每個電源區(qū)域僅包括相同類型的電源端子。根據(jù)以下參照附圖對示例性實施例的描述，本發(fā)明的進一步特征將會變得清楚。


圖I是根據(jù)本發(fā)明的第一實施例的半導體裝置的截面圖。圖2A是根據(jù)本發(fā)明的第一實施例的半導體裝置的內(nèi)插器基板的各層的平面圖。圖2B是根據(jù)本發(fā)明的第一實施例的半導體裝置的內(nèi)插器基板的各層的平面圖。圖2C是根據(jù)本發(fā)明的第一實施例的半導體裝置的內(nèi)插器基板的各層的平面圖。圖2D是根據(jù)本發(fā)明的第一實施例的半導體裝置的內(nèi)插器基板的各層的平面圖。圖3A是根據(jù)本發(fā)明的第二實施例的半導體裝置的內(nèi)插器基板的各層的平面圖。圖3B是根據(jù)本發(fā)明的第二實施例的半導體裝置的內(nèi)插器基板的各層的平面圖。圖3C是根據(jù)本發(fā)明的第二實施例的半導體裝置的內(nèi)插器基板的各層的平面圖。圖3D是根據(jù)本發(fā)明的第二實施例的半導體裝置的內(nèi)插器基板的各層的平面圖。圖4A是相關(guān)技術(shù)中的半導體裝置的連接端子面的平面圖。圖4B是相關(guān)技術(shù)中的半導體裝置的電源層(power layer)的平面圖。
具體實施例方式本文將參照附圖來描述本發(fā)明的實施例。第一實施例現(xiàn)在將參照圖I和圖2A至圖2D來描述本發(fā)明的第一實施例。圖I是根據(jù)本發(fā)明的第一實施例的半導體裝置的截面圖。參照圖1，半導體裝置10包括半導體芯片I、內(nèi)插器基板2、連接端子3和密封樹脂4。內(nèi)插器基板2是多層基板，其包括作為表面層的連接端子面2a和半導體芯片安裝面2b以及作為內(nèi)層的電源層2c和接地(GND)層2d。半導體芯片I與形成在半導體芯片安裝面2b上的電源圖案、GND圖案和信號圖案(未顯示)連接。電源圖案、GND圖案和信號圖案通過通孔5被導向連接端子面2a，以與對應的連接端子3連接。在圖I中的半導體裝置10中使用一種類型的電源。電源層2c和GND層2d的布置順序可相反。圖2A是半導體裝置10的連接端子面2a的平面圖。參照圖2A，連接端子面2a具有電源端子101、接地端子(GND端子)102和信號端子103，通過電源端子101，半導體芯片I被供電，通過接地端子102，半導體芯片I接地，通過信號端子103，各種信號被供給半導體芯片I。所有電源端子101布置在電源區(qū)域111中，電源區(qū)域111僅包括電源端子101。所有GND端子102布置在接地區(qū)域(GND區(qū)域)112中，GND區(qū)域112僅包括GND端子102。圖2B是半導體裝置10的GND層2d的平面圖。參照圖2B，GND層2d上形成有GND圖案122，其通過通孔152與GND端子102和下述GND圖案132連接。為了方便，在圖2B中未示出除了通孔152之外的電源通孔和信號通孔。圖2C是半導體裝置10的電源層2c的平面圖。參照圖2C，電源層2c上形成有電 源圖案121，其通過通孔151與電源端子101和下述電源圖案131連接。為了方便，在圖2C中未示出除了通孔151之外的GND通孔和信號通孔。圖2D是半導體裝置10的半導體芯片安裝面2b的平面圖。半導體芯片I使用虛線表示，并且為了方便，在圖2D中未示出通孔。參照圖2D，半導體芯片安裝面2b上形成有電源圖案131、連接電源圖案11、GND圖案132和GND電源圖案12。電源圖案131通過通孔151與電源端子101和電源圖案121連接。連接電源圖案11設置在半導體芯片I中，并且通過引線鍵合(未顯示)與電源圖案131連接。GND圖案132通過通孔152與GND端子102和GND圖案122連接。GND電源圖案12設置在半導體芯片I中，并且通過引線鍵合(未顯示)與GND圖案132連接。在上述第一實施例中，電源圖案121中沒有形成GND通孔和信號通孔。因此，因為電源圖案121的電阻可減小并且其阻抗可保持在較低值，所以即使大量電流流過電源圖案121，也可穩(wěn)定地供電。另外，在GND圖案122中沒有形成電源通孔和信號通孔。因此，因為GND圖案122的電阻可減小并且其阻抗可保持在較低值，所以即使大量電流流過GND圖案122，也可穩(wěn)定地接地。優(yōu)選地，在第一實施例中可在電源區(qū)域111與GND區(qū)域112之間的邊界中布置旁路電容器(未顯示)。雖然電源端子101和GND端子102分別匯集在電源區(qū)域111和GND區(qū)域112中，但是GND端子102不必需包括在一個GND區(qū)域112中，GND端子102可分散在多個區(qū)域中。第二實施例現(xiàn)在將參照圖3A至圖3D來描述本發(fā)明的第二實施例。因為第二實施例中所使用的半導體裝置的截面圖與第一實施例中的半導體裝置10的截面圖相同，所以在第二實施例中使用與第一實施例中的標號相同的標號。第二實施例與第一實施例的不同之處在于內(nèi)插器基板2的連接端子面2a和半導體芯片安裝面2b的形狀。在第二實施例中的半導體裝置中使用四種類型的電源。圖3A是半導體裝置10的連接端子面2a的平面圖。參照圖3A，連接端子面2a具有第一電源端子201、第二電源端子202、第三電源端子203、第四電源端子204、GND端子205和信號端子206，通過第一電源端子201，半導體芯片I被供電，通過GND端子205，半導體芯片I接地，通過信號端子206，各種信號被供給半導體芯片I。所有的第一電源端子201布置在第一電源區(qū)域211中，第一電源區(qū)域211僅包括第一電源端子201。類似地，第二電源端子202布置在第二電源區(qū)域212中，第二電源區(qū)域212僅包括第二電源端子202。第三電源端子203布置在第三電源區(qū)域213中，第三電源區(qū)域213僅包括第三電源端子203。第四電源端子204布置在第四電源區(qū)域214中，第四電源區(qū)域214僅包括第四電源端子204。所有GND端子205布置在GND區(qū)域215中，GND區(qū)域215僅包括GND端子205。GND區(qū)域215被形成為與第一電源區(qū)域211、第二電源區(qū)域212、第三電源區(qū)域213和第四電源區(qū)域214全部相鄰。在圖3A中，GND區(qū)域215被形成為加號形狀。圖3B是半導體裝置10的GND層2d的平面圖。參照圖3B，GND層2d具有GND圖案225，其通過通孔255與GND端子205和下述GND圖案235連接。為了方便，在圖3B中未示出除了通孔255之外的電源通孔和信號通孔。 圖3C是半導體裝置10的電源層2c的平面圖。參照圖3C，電源層2c具有第一電源圖案221、第二電源圖案222、第三電源圖案223和第四電源圖案224。第一電源圖案221通過通孔251與第一電源端子201和下述第一電源圖案231連接。第二電源圖案222通過通孔252與第二電源端子202和下述第二電源圖案232連接。第三電源圖案223通過通孔253與第三電源端子203和下述第三電源圖案233連接。第四電源圖案224通過通孔254與第四電源端子204和下述第四電源圖案234連接。為了方便，在圖3C中未示出除了通孔252、252、253和254之外的GND通孔和信號通孔。圖3D是半導體裝置10的半導體芯片安裝面2b的平面圖。半導體芯片I使用虛線表示，并且為了方便，在圖3D中未示出通孔。參照圖3D，標號231表示半導體芯片安裝面2b上的第一電源圖案，并且通過上述通孔251與第一電源端子201和第一電源圖案221連接。標號21表示設置在半導體芯片I中的第一連接電源圖案，并且通過引線鍵合(未顯示)與第一電源圖案231連接。標號232表示半導體芯片安裝面2b上的第二電源圖案，并且通過上述通孔252與第二電源端子202和第二電源圖案222連接。標號22表示設置在半導體芯片I中的第二連接電源圖案，并且通過引線鍵合(未顯示)與第二電源圖案232連接。標號233表示半導體芯片安裝面2b上的第三電源圖案，并且通過上述通孔253與第三電源端子203和第三電源圖案223連接。標號23表示設置在半導體芯片I中的第三連接電源圖案，并且通過引線鍵合(未顯示)與第三電源圖案233連接。標號234表示半導體芯片安裝面2b上的第四電源圖案，并且通過上述通孔254與第四電源端子204和第四電源圖案224連接。標號24表示設置在半導體芯片I中的第四連接電源圖案，并且通過引線鍵合(未顯示)與第四電源圖案234連接。標號235表示半導體芯片安裝面2b上的GND圖案，并且通過上述通孔255與GND端子205和GND圖案225連接。標號25表示設置在半導體芯片I中的GND電源圖案，并且通過引線鍵合(未顯示)與GND圖案235連接。在上述第二實施例中，在第一電源圖案221、第二電源圖案222、第三電源圖案223和第四電源圖案224中沒有形成其它電源通孔、GND通孔和信號通孔。因此，因為第一電源圖案221至第四電源圖案224的電阻可減小并且其阻抗可保持在較低值，所以即使大量電流流過第一電源圖案221至第四電源圖案224，也可穩(wěn)定地供電。另外，在GND圖案225中沒有形成電源通孔和信號通孔。因此，因為GND圖案225的電阻可減小并且其阻抗可保持在較低值，所以即使大量電流流過GND圖案225，也可穩(wěn)定地接地。優(yōu)選地，在第二實施例中可在第一電源區(qū)域211至第四電源區(qū)域214與GND區(qū)域215之間的邊界中布置旁路電容器(未顯示)。GND端子205不必需包括在一個GND區(qū)域215中，GND端子205可分散在多個區(qū)域中。雖然在第二實施例中對于所有電源端子形成了通孔，但是不必需建立電源端子與通孔之間的一一對應關(guān)系。通孔的數(shù)量可根據(jù)設計而變化。較少數(shù)量的通孔使得電源圖案的區(qū)域可擴大，以更穩(wěn)定地供電。通孔并不是必需的,可根據(jù)設計使用非通孔(non-through via hole)。非通孔的使用使得電源圖案的區(qū)域可擴大，以更穩(wěn)定地供電。、
作為引線鍵合半導體芯片的替代，可使用觸發(fā)器(flip-flop)半導體芯片。引線鍵合半導體芯片的使用使得電源圖案的區(qū)域可進一步擴大，以更穩(wěn)定地供電。雖然在第二實施例中描述了使用四種類型的電源的情況，但是本發(fā)明不限于這種情況。類似的方法可用于支持至少兩種類型的電源。例如，可使用具有不同電壓的電源、或者具有相同電壓、但是由于噪聲干擾等而彼此分離的電源(例如，模擬電源和數(shù)字電源)。比較示例現(xiàn)在將參照圖4A和圖4B對本發(fā)明的比較示例進行描述。因為比較示例中所使用的半導體裝置的截面圖與第一實施例中的半導體裝置10的截面圖相同，所以在比較示例中使用與第一實施例中的標號相同的標號。在比較示例中的半導體裝置中使用四種類型的電源。圖4A是半導體裝置1000的連接端子面2a的平面圖。半導體裝置1000具有第一電源端子1001、第二電源端子1002、第三電源端子1003、第四電源端子1004、GND端子1005和信號端子1006,通過第一電源端子1001,半導體芯片I被供電,通過GND端子1005,半導體芯片I接地，通過信號端子1006，各種信號被供給半導體芯片I。因為在相關(guān)技術(shù)中，電源端子通常接近GND端子，所以交替布置各個電源端子和GND端子。圖4B是半導體裝置1000的電源層2c的平面圖。電源層2c具有第一電源圖案1011、第二電源圖案1012、第三電源圖案1013、第四電源圖案1014、通孔1051、通孔1052、通孔1053、通孔1054和GND通孔1055。第一電源圖案1011通過通孔1051與第一電源端子1001和半導體裝置1000連接。第二電源圖案1012通過通孔1052與第二電源端子1002和半導體裝置1000連接。第三電源圖案1013通過通孔1053與第三電源端子1003和半導體裝置1000連接。第四電源圖案1014通過通孔1054與第四電源端子1004和半導體裝置1000連接。為了方便，在圖4B中未示出除了第一電源圖案1011至第四電源圖案1014之外的區(qū)域中形成的GND通孔和信號通孔。因為在相關(guān)技術(shù)中的半導體裝置中，電源端子與GND端子緊密地布置，所以如圖4A和圖4B所示，許多孔(包括其它電源通孔、GND通孔1055和其它信號通孔)存在于半導體裝置中。結(jié)果，盡管較大的區(qū)域被分配給電源結(jié)構(gòu)以便使阻抗保持在較低值，但是電源結(jié)構(gòu)的有效電阻增大，并且容許電流量減小。因為在本發(fā)明的實施例中的內(nèi)插器基板中在具有相同電壓的電源平面中不存在具有不同電壓的電源通孔、GND通孔和信號通孔，所以電源結(jié)構(gòu)的區(qū)域可增大。因此，可降低電源結(jié)構(gòu)的電阻并且增大容許電流量。盡管已參照示例性實施例描述了本發(fā)明，但是應該理解本發(fā)明不限于所公開的示例性實施例。應該給予權(quán)利要求的范圍最廣泛的解釋，以涵蓋所有這樣的修改以及等同的結(jié)構(gòu)和功能。
本申請要求于2009年11月11日提交的日本專利申請No. 2009-258195和于2010年10月26日提交的日本專利申請No. 2010-240054的權(quán)益，這些日本專利申請的全部內(nèi)容通過引用并入本文。
權(quán)利要求
1.一種半導體裝置，包括 多層內(nèi)插器基板，包括作為內(nèi)層的電源層； 多個連接端子，設置在所述內(nèi)插器基板的一個表面上；和 半導體芯片，安裝在所述內(nèi)插器基板的另一個表面上， 其中，所述多個連接端子包括電源端子、接地端子和信號端子， 其中，所述電源端子通過電源通孔與所述電源層上的電源圖案和所述半導體芯片連接， 其中，所述接地端子通過接地通孔與所述半導體芯片連接， 其中，所述信號端子通過信號通孔與所述半導體芯片連接，并且 其中，形成在所述電源層上的電源圖案中的所有通孔是與所述電源圖案連接的電源通孔。
2.根據(jù)權(quán)利要求I所述的半導體裝置， 其中，還提供接地層作為所述內(nèi)插器基板的內(nèi)層，所述接地端子通過所述接地通孔與設置在所述接地層上的接地圖案和所述半導體芯片連接，并且形成在所述接地圖案中的所有通孔是與所述接地圖案連接的接地通孔。
3.根據(jù)權(quán)利要求2所述的半導體裝置， 其中，所述接地圖案被布置為與所述電源圖案相鄰。
4.一種半導體裝置，包括 多層內(nèi)插器基板，包括作為內(nèi)層的電源層； 多個連接端子，設置在所述內(nèi)插器基板的一個表面上；和 半導體芯片，安裝在所述內(nèi)插器基板的另一個表面上， 其中，所述多個連接端子包括電源端子、接地端子和信號端子，通過所述電源端子，從至少兩種類型的電源供電， 其中，所述電源端子通過電源通孔與由所述電源層上的至少兩個區(qū)域組成的電源圖案和所述半導體芯片連接， 其中，所述接地端子通過接地通孔與所述半導體芯片連接， 其中，所述信號端子通過信號通孔與所述半導體芯片連接，并且其中，形成在所述電源層上的各個電源圖案中的所有通孔是與所述各個電源圖案連接的電源通孔。
5.根據(jù)權(quán)利要求4所述的半導體裝置， 其中，還提供接地層作為所述內(nèi)插器基板的內(nèi)層，所述接地端子通過所述接地通孔與設置在所述接地層上的接地圖案和所述半導體芯片連接，并且形成在所述接地圖案中的所有通孔是與所述接地圖案連接的接地通孔。
6.根據(jù)權(quán)利要求5所述的半導體裝置， 其中，所述接地圖案被布置為與所有電源圖案相鄰。
7.根據(jù)權(quán)利要求4所述的半導體裝置， 其中，所述至少兩種類型的電源具有不同的電壓。
全文摘要
一種半導體裝置包括多層內(nèi)插器基板，其包括作為內(nèi)層的電源層；多個連接端子，其設置在內(nèi)插器基板的一個表面上；和半導體芯片，其安裝在內(nèi)插器基板的另一個表面上。在設置在該半導體裝置中的電源端子、接地端子和信號端子之中，所有電源端子布置在一個電源區(qū)域中，電源區(qū)域僅包括電源端子。
文檔編號H01L23/498GK102668071SQ20108005038
公開日2012年9月12日 申請日期2010年11月2日 優(yōu)先權(quán)日2009年11月11日
發(fā)明者星聰 申請人:佳能株式會社