專利名稱：具有選擇性摻雜的jfet區(qū)的功率半導(dǎo)體器件及形成這樣的器件的相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，并且更具體地涉及具有JFET區(qū)的半導(dǎo)體器件。
背景技術(shù)：
功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(“M0SFET”)是一種可在高功率應(yīng)用中被用作開關(guān)器件的眾所周知的半導(dǎo)體晶體管類型。可以通過向器件的柵電極施加?xùn)艠O偏壓來接通或關(guān)斷功率M0SFET。當(dāng)功率MOSFET被接通時(shí)(即它處于其“導(dǎo)通狀態(tài)”)，電流被傳導(dǎo)通過MOSFET的溝道。當(dāng)從柵電極去除所述偏壓(或使所述偏壓降低到閾值水平以下)時(shí)，電流停止傳導(dǎo)通過溝道。舉例來說，當(dāng)足以在器件的P型溝道區(qū)中形成導(dǎo)電的η型反型層的柵極偏壓被施加時(shí)，η型MOSFET接通。該η型反型層電連接MOSFET的η型源極區(qū)與漏極區(qū)，由此慮及它們之間的多數(shù)載流子傳導(dǎo)。薄氧化物柵級絕緣層將功率MOSFET的柵電極與溝道區(qū)分隔開。由于MOSFET的柵極與溝道區(qū)隔離，因此需要最小柵電流將MOSFET保持在其導(dǎo)通狀態(tài)或者使MOSFET在其導(dǎo)通狀態(tài)與其斷開狀態(tài)之間切換。由于柵極與溝道區(qū)一起形成電容器，柵電流在切換期間被保持為很小。因此，在切換期間僅需要最小的充電和放電電流，從而慮及較低復(fù)雜度的柵極驅(qū)動(dòng)電路。此外，由于MOSFET是單極器件，其中電流傳導(dǎo)完全通過多數(shù)載流子運(yùn)輸而發(fā)生，MOSFET可以表現(xiàn)出非常高的切換速度。然而，功率MOSFET的漂移區(qū)會(huì)表現(xiàn)出相對高的導(dǎo)通電阻，這是由于缺少少數(shù)載流子注入而引起的。該提高的電阻可能限制利用功率MOSFET可獲得的正向電流密度。另外，在使用MOSFET的情況下，MOSFET的柵極絕緣層可能隨時(shí)間而劣化。雙極結(jié)晶體管(“BJT”)是另外一種可以在高功率應(yīng)用中被用作開關(guān)器件的眾所周知的半導(dǎo)體器件類型。如本領(lǐng)域技術(shù)人員所已知的那樣，BJT包括在半導(dǎo)體材料中彼此緊密相鄰形成的兩個(gè)ρ-η結(jié)。在操作中，電荷載流子進(jìn)入鄰近所述ρ-η結(jié)中的一個(gè)的、所述半導(dǎo)體材料的第一區(qū)(其被稱為發(fā)射極)。大多數(shù)電荷載流子從鄰近另一 Ρ-η結(jié)的、所述半導(dǎo)體材料的第二區(qū)(其被稱為集電極)離開器件。集電極和發(fā)射極形成在所述半導(dǎo)體材料的具有相同導(dǎo)電類型的區(qū)域中。所述半導(dǎo)體材料的相對薄的、被稱為基極的第三區(qū)位于集電極與發(fā)射極之間，并且具有與集電極和發(fā)射極的導(dǎo)電類型相反的導(dǎo)電類型。因此，BJT的兩個(gè)ρ-η結(jié)形成在集電極與基極交會(huì)的地方和基極與發(fā)射極交會(huì)的地方。通過使小電流流過BJT的基極，按比例更大的電流從發(fā)射極通向集電極。 BJT是電流控制器件，這是因?yàn)锽JT是通過使電流流過晶體管的基極而被接“通”的(即其被偏置為使得電流在發(fā)射極與集電極之間流動(dòng))。例如，在NPN BJT(即具有η型集電極和發(fā)射極區(qū)和P型基極區(qū)的BJT)中，典型地通過向基極施加正電壓使基極-發(fā)射極Ρ-η結(jié)正向偏置而使晶體管接通。當(dāng)器件以這樣的方式被偏置時(shí)，空穴流入晶體管的基極，在晶體管的基極處它們被注入到發(fā)射極中。由于基極是P型區(qū)域，因此空穴被稱為“多數(shù)載流子”，并且空穴在這樣的區(qū)域中是“正常的”電荷載流子。同時(shí)，電子從發(fā)射極被注入到基極中，在基極處它們朝向集電極擴(kuò)散。由于電子在P型基極區(qū)中不是正常的電荷載流子，因此這些電子被稱為“少數(shù)載流子”。由于發(fā)射極-集電極電流包括電子和空穴電流兩者，因此該器件被稱為“雙極”器件。BJT可能需要相對大的基極電流來將器件保持在其導(dǎo)通狀態(tài)。這樣，可能需要相對復(fù)雜的外部驅(qū)動(dòng)電路來提供高功率BJT可能需要的相對大的基極電流。此外，由于電流傳導(dǎo)的雙極特性，BJT的切換速度可能顯著地慢于功率MOSFET的切換速度。還已知包含了雙極電流傳導(dǎo)與MOS控制電流的組合的器件。這樣的器件的一個(gè)示例是絕緣柵雙極晶體管(“IGBT”)，其為結(jié)合功率MOSFET的高阻抗柵極與功率BJT的小的導(dǎo)通狀態(tài)傳導(dǎo)損耗的器件。IGBT可例如被實(shí)現(xiàn)為包括處于輸入端的高電壓η溝道MOSFET和處于輸出端的BJT的復(fù)合晶體管對(Darlington pair)。BJT的基極電流通過MOSFET的溝道被提供，由此允許簡化的外部驅(qū)動(dòng)電路。IGBT可結(jié)合BJT的高溫、高電流密度切換特性與MOSFET的最小驅(qū)動(dòng)需求。
大多數(shù)功率半導(dǎo)體器件由硅(“Si”)形成，但是各種其他的半導(dǎo)體材料也已被使用。碳化硅(“Sic”)就是這些備選材料之一。碳化硅具有可能有利的半導(dǎo)體特性，例如包括寬帶隙、高電場擊穿強(qiáng)度、高導(dǎo)熱性、高電子遷移率、高熔點(diǎn)以及高飽和電子漂移速度。因此，相對于由舉例來說諸如為硅的其他半導(dǎo)體材料形成的器件而言，由碳化硅形成的電子器件可具有以更高的溫度、以高功率密度、以更高的速度、以更高的功率水平和/或在高輻射密度下操作的能力。

發(fā)明內(nèi)容
按照本發(fā)明的實(shí)施例，半導(dǎo)體開關(guān)器件被提供，其包括具有第一導(dǎo)電類型的寬帶隙漂移層。這些器件還包括具有第二導(dǎo)電類型并且位于所述寬帶隙漂移層上的第一和第二寬帶隙阱區(qū)。在所述第一和第二寬帶隙阱區(qū)上分別設(shè)置具有所述第一導(dǎo)電類型的第一和第二寬帶隙源極/漏極區(qū)。在所述第一和第二阱區(qū)之間設(shè)置具有所述第一導(dǎo)電類型的寬帶隙JFET區(qū)。所述JFET區(qū)的第一局部JFET區(qū)鄰近所述第一阱區(qū)的側(cè)表面設(shè)置，并且所述JFET區(qū)的第二局部JFET區(qū)鄰近所述第二阱區(qū)的側(cè)表面設(shè)置。所述第一和第二局部JFET區(qū)各自的摻雜濃度均超過所述JFET區(qū)的位于所述第一和第二局部JFET區(qū)之間的中心部分的摻雜濃度。在一些實(shí)施例中，所述第一和第二局部JFET區(qū)中的每一個(gè)的峰值摻雜濃度可超過所述JFET區(qū)的中心部分處的摻雜濃度至少兩倍。在一些實(shí)施例中，所述第一和第二局部JFET區(qū)可分別至少部分地在所述第一和第二寬帶隙阱區(qū)下方延伸。而且，所述器件還可包括位于所述寬帶隙JFET區(qū)以及所述第一和第二寬帶隙阱區(qū)上的柵極絕緣層。柵電極可以被設(shè)置在所述柵極絕緣層上。在一些實(shí)施例中，所述第一局部JFET區(qū)可至少部分地在所述第一寬帶隙源極/漏極區(qū)下方延伸，并且所述第二局部JFET區(qū)可至少部分地在所述第二寬帶隙源極/漏極區(qū)下方延伸。在一些實(shí)施例中，所述半導(dǎo)體開關(guān)器件可以是碳化硅M0SFET。在其中所述開關(guān)器件是碳化硅MOSFET的一些實(shí)施例中，所述寬帶隙漂移層可以是η型碳化硅漂移層，所述第一和第二寬帶隙阱區(qū)可以是第一和第二 P型碳化硅P阱，所述第一和第二寬帶隙源極/漏極區(qū)可以是第一和第二 η型碳化硅源極/漏極區(qū)，并且所述寬帶隙JFET區(qū)可以是η型碳化硅JFET區(qū)。
在其他實(shí)施例中，半導(dǎo)體開關(guān)器件可以是碳化硅絕緣柵雙極結(jié)晶體管(“IGBT”)。在其中所述開關(guān)器件是碳化硅IGBT的一些實(shí)施例中，所述器件可包括η型碳化硅襯底和分別形成在第一和第二寬帶隙阱區(qū)中的第一和第二 η+碳化硅發(fā)射極區(qū)。在這樣的實(shí)施例中，所述寬帶隙漂移層可以是P型碳化硅漂移層，所述第一和第二寬帶隙阱區(qū)可以是第一和第二 η型碳化硅η阱，所述第一和第二寬帶隙源極/漏極區(qū)可以是第一和第二 P型碳化硅源極/漏極區(qū)，并且所述寬帶隙JFET區(qū)可以是P型碳化硅JFET區(qū)。按照本發(fā)明的另外的實(shí)施例，IGBT被提供，其包括具有第一導(dǎo)電類型并且位于具有第二導(dǎo)電類型的寬帶隙襯底上的寬帶隙漂移層。具有所述第二導(dǎo)電類型的第一和第二寬帶隙阱區(qū)被設(shè)置在所述寬帶隙漂移層上。具有所述第一導(dǎo)電類型的第一和第二寬帶隙源極/漏極區(qū)分別被設(shè)置在所述第一和第二寬帶隙阱區(qū)上。具有所述第二導(dǎo)電類型的第一和第二寬帶隙集電極區(qū)分別被設(shè)置在所述第一和第二寬帶隙阱區(qū)上。具有所述第一導(dǎo)電類型的寬帶隙JFET區(qū)被設(shè)置在所述第一和第二阱區(qū)之間。該JFET區(qū)包括第一和第二局部JFET區(qū)，所述第一和第二局部JFET區(qū)鄰近所述第一和第二阱區(qū)的相應(yīng)的側(cè)表面。這些局部JFET區(qū)的摻雜濃度超過所述JFET區(qū)的位于所述JFET區(qū)的第一和第二局部JFET區(qū)之間的中心·部分的摻雜濃度。在一些實(shí)施例中，所述第一和第二局部JFET區(qū)分別至少部分地在所述第一和第二寬帶隙阱區(qū)下方延伸。這些IGBT還可包括位于所述JFET區(qū)以及所述第一和第二寬帶隙阱區(qū)上的柵極絕緣層和位于所述柵極絕緣層上的柵電極。所述第一和第二局部JFET區(qū)還分別至少部分地在所述第一和第二寬帶隙源極/漏極區(qū)下方延伸。按照本發(fā)明的還有另外的實(shí)施例，形成功率場效應(yīng)晶體管的方法被提供，其中形成具有第一導(dǎo)電類型的第一寬帶隙層。在所述第一寬帶隙層的頂面上形成掩膜層，所述掩膜層在其中具有第一和第二開口。通過所述掩膜層中的第一和第二開口在所述第一寬帶隙層的上部中形成第一和第二重度摻雜的源極/漏極區(qū)。進(jìn)而可去除所述掩膜層的一部分。分別在所述第一和第二寬帶隙層中形成具有第二導(dǎo)電類型的第一和第二寬帶隙阱區(qū)，使得所述第一和第二重度摻雜的源極/漏極區(qū)分別處在所述第一和第二寬帶隙阱區(qū)中。分別鄰近所述第一和第二寬帶隙阱區(qū)的側(cè)邊緣形成具有所述第一導(dǎo)電類型的第一和第二局部JFET區(qū)。所述第一和第二局部JFET區(qū)被具有所述第一導(dǎo)電類型的寬帶隙JFET區(qū)分隔開，并且所述第一和第二局部JFET區(qū)各自的摻雜濃度均超過它們之間的寬帶隙JFET區(qū)的摻雜濃度。在一些實(shí)施例中，所述第一寬帶隙層包括寬帶隙漂移層。在其他實(shí)施例中，所述第一寬帶隙層包括形成在寬帶隙漂移層上的寬帶隙電流擴(kuò)展層?？赏ㄟ^以這樣的濃度將所述第二導(dǎo)電類型的離子注入到所述寬帶隙漂移層中即所述濃度形成所述第一寬帶隙阱區(qū)但不足以實(shí)質(zhì)上改變處于所述第一寬帶隙阱區(qū)內(nèi)的所述第一重度摻雜的源極/漏極區(qū)的摻雜濃度，而在所述寬帶隙漂移層中形成具有所述第二導(dǎo)電類型的第一寬帶隙層阱區(qū)，使得所述第一重度摻雜的源極/漏極區(qū)處于所述第一寬帶隙阱區(qū)之內(nèi)?？赏ㄟ^在形成所述第一和第二寬帶隙阱區(qū)之后將所述第一導(dǎo)電類型的摻雜物注入到包括所述第一和第二寬帶隙阱區(qū)以及所述第一和第二重度摻雜的源極/漏極區(qū)的襯底的暴露區(qū)域中而形成所述第一和第二局部JFET區(qū)，使得所述第一和第二局部JFET區(qū)的摻雜濃度高于所述JFET區(qū)的其他部分的摻雜濃度。而且，所述第一和第二局部JFET區(qū)可比所述第一和第二寬帶隙阱區(qū)更接近所述寬帶隙漂移層的底面延伸。


圖I是常規(guī)的功率MOSFET的示意性截面圖。圖2是根據(jù)本發(fā)明的實(shí)施例的功率MOSFET的示意性截面圖。圖3是根據(jù)本發(fā)明的另外的實(shí)施例的功率MOSFET的示意性截面圖。圖4是示出常規(guī)的功率MOSFET相較于根據(jù)本發(fā)明的兩個(gè)不同實(shí)施例的MOSFET的仿真輸出特性的曲線圖。圖5是示出被用于生成圖4的曲線圖的常規(guī)功率MOSFET和根據(jù)本發(fā)明的實(shí)施例的兩個(gè)MOSFET在JFET區(qū)中的仿真電流分布的曲線圖。
圖6是示出被用于生成圖4的曲線圖的常規(guī)功率MOSFET和根據(jù)本發(fā)明的實(shí)施例的兩個(gè)MOSFET的仿真反向電流-電壓特性的曲線圖。圖7A和圖7B是示出常規(guī)功率MOSFET和根據(jù)本發(fā)明的實(shí)施例的MOSFET兩者的仿真電場強(qiáng)度(在1200伏的襯底電壓下)的截面圖。圖7C是示出沿圖7A的7C-7C線和圖7B的7C-7C線取的仿真電場值的曲線圖。圖8是根據(jù)本發(fā)明的某些實(shí)施例的功率IGBT的電路圖。圖9是根據(jù)本發(fā)明的某些實(shí)施例的功率IGBT的示意性截面圖。圖10A-10F是示出形成根據(jù)本發(fā)明的某些實(shí)施例的包括局部JFET區(qū)的MOSFET的方法的示意性截面圖。
具體實(shí)施例方式在下文中參考附圖更全面地描述了本發(fā)明，在附圖中示出了本發(fā)明的實(shí)施例。然而，本發(fā)明可以許多不同的形式來實(shí)施，并且不應(yīng)被視為限于本文所陳述的實(shí)施例。相反地，這些實(shí)施例被提供使得本公開內(nèi)容將是徹底和完整的，并且將向本領(lǐng)域的技術(shù)人員全面地傳達(dá)本發(fā)明的范圍。在附圖中，可能為了清楚起見而放大各層和區(qū)的尺寸及相對尺寸。應(yīng)理解的是，當(dāng)元件或?qū)颖环Q為“在另一元件或?qū)由稀?、“連接至另一元件或?qū)印被颉芭c另一元件或?qū)玉詈稀睍r(shí)，其可以是直接在該另一元件或?qū)由稀⒅苯舆B接至該另一元件或?qū)踊蛘吲c該另一元件或?qū)玉詈?，或者可存在居間的元件或?qū)印Ｏ喾吹?，?dāng)元件被稱為“直接在另一元件或?qū)由稀?、“直接連接至另一元件或?qū)印被颉芭c另一元件或?qū)又苯玉詈稀睍r(shí)，則不存在居間的元件或?qū)?。如在本文中所使用的那樣，術(shù)語“和/或”包括相關(guān)列出的項(xiàng)中的一個(gè)或多個(gè)的任意和所有組合。相同的標(biāo)號始終指示相同的元件。應(yīng)理解的是，盡管術(shù)語第一和第二在本文中被用于描述不同的區(qū)、層和/或元件，但這些區(qū)、層和/或元件不應(yīng)受這些術(shù)語的限制。這些術(shù)語僅被用于區(qū)分一個(gè)區(qū)、層或元件與另一個(gè)區(qū)、層或元件。因此，下面所討論的第一區(qū)、層或元件可被稱為第二區(qū)、層或元件，并且類似地，第二區(qū)、層或元件可被稱為第一區(qū)、層或元件而不背離本發(fā)明的范圍。諸如“下”或“底”和“上”或“頂”的相對術(shù)語在本文中可以被用于描述如附圖所示的、一個(gè)元件與另一個(gè)元件的關(guān)系。應(yīng)理解的是，相對術(shù)語旨在涵蓋除在附圖中所描繪的定向之外的、器件的不同定向。例如，如果附圖中的器件被翻轉(zhuǎn)，則被描述為處于其他元件“下”側(cè)的元件進(jìn)而將被定向?yàn)樘幱谠撈渌吧稀眰?cè)。因此，示例性術(shù)語“下”可以涵蓋“下”和“上”兩個(gè)定向，這取決于附圖的具體定向。類似地，如果附圖中的一幅上的器件被翻轉(zhuǎn)，則被描述為在其他元件“下面”或“下方”的元件進(jìn)而將被定向?yàn)樵谄渌摹吧厦妗?。因此，示例性術(shù)語“下面”或“下方”可以涵蓋上面和下面兩個(gè)定向。在本文中所使用的術(shù)語僅是為了描述具體實(shí)施例的目的，而不是旨在限制本發(fā)明。除非上下文另有明確指示，否則如在本文中所使用的那樣，單數(shù)形式“一”、“一個(gè)”以及“這個(gè)”旨在也包括復(fù)數(shù)形式。還應(yīng)理解的是，術(shù)語“包含”和/或“包括”當(dāng)在本文中被使用時(shí)指定所陳述的特征、元件和/或組件的存在，但并不排除一個(gè)或多個(gè)其他特征、元件、組件和/或其組合的存在或增加。在本文中參考作為示意性圖示的截面圖示描述了本發(fā)明的實(shí)施例。因此，例如由于制造技術(shù)和/或公差而引起的圖示形狀的變化應(yīng)被預(yù)期。因而，本發(fā)明的實(shí)施例不應(yīng)被視為限于在本文中所示出的區(qū)域的具體形狀，而是包括例如由于制造所導(dǎo)致的形狀偏差。例如，被示出為矩形的注入?yún)^(qū)典型地將具有圓形或曲線特征，和/或在其邊緣處具有注入 濃度梯度而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。因此，在附圖中所示出的區(qū)域本質(zhì)上是示意性的，而它們的形狀不是旨在示出器件的區(qū)域的實(shí)際形狀并且不是旨在限制本發(fā)明的范圍。除非另有定義，否則在本文中所使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)都具有與本發(fā)明所屬領(lǐng)域的一個(gè)普通技術(shù)人員一般所理解的含義相同的含義。還應(yīng)理解的是，諸如在常用字典中所定義的那些的術(shù)語應(yīng)被解釋為具有與它們在本公開內(nèi)容的上下文以及相關(guān)領(lǐng)域中的含義相一致的含義，并且不應(yīng)在理想化或過于正式的意義上被解釋，除非在本文中明確地這樣定義。如在本文中所使用的那樣，源極區(qū)和漏極區(qū)可被通稱為“源極/漏極區(qū)”，其為被用于或者指示源極區(qū)或者指示漏極區(qū)的術(shù)語。應(yīng)理解的是，在本文中所公開的各實(shí)施例可以被組合。因而，相對于第一實(shí)施例描繪和/或描述的特征可同樣地包括在第二實(shí)施例中，并且反之亦然。功率MOSFET和IGBT如今都被用在需要高電壓阻斷的應(yīng)用中，所述高電壓阻斷諸如為5，000伏或更高的電壓阻斷。舉例來說，在市場上可買到碳化硅M0SFET，它們的額定電流密度為lOA/cm2或更大，這將阻斷至少IOkV的電壓。為了形成這樣的高功率碳化硅M0SFET，典型地形成多個(gè)“單位元(unit cell) ”，其中每個(gè)單位元典型地包括兩個(gè)相鄰的具有公共的柵電極、獨(dú)立的源極區(qū)和公共的漏極區(qū)的M0SFET。在高功率應(yīng)用中，大量的這些單位元典型地被設(shè)置在單個(gè)半導(dǎo)體襯底上，并且公共的柵電極典型地形成在半導(dǎo)體襯底的頂面上，其充當(dāng)所有單位元的柵電極。半導(dǎo)體襯底的相對(底)面充當(dāng)器件的所有單位元的公共漏極(或源極)。多個(gè)源極(或漏極)區(qū)被夾設(shè)(interpose)在柵電極中的開口內(nèi)。這些源極區(qū)還彼此電連接以充當(dāng)公共的源極。在本文中，典型地相對于示出功率MOSFET的單個(gè)單位元的截面圖來描述本發(fā)明的實(shí)施例。因而，應(yīng)理解的是實(shí)際的實(shí)現(xiàn)典型地將包括大量單位元。然而，還應(yīng)理解的是，本發(fā)明并不局限于這樣的器件，并且本文所附的權(quán)利要求也涵蓋MOSFET以及包括單個(gè)單位元或者甚至包括單個(gè)MOSFET晶體管的其他功率開關(guān)器件。此外，雖然本公開內(nèi)容專注于碳化硅器件，但應(yīng)理解的是，本發(fā)明的實(shí)施例也可對使用其他寬帶隙半導(dǎo)體形成的器件具有適用性。在本文中，術(shù)語“寬帶隙”指具有至少1.4eV的帶隙的半導(dǎo)體。
圖I是包括兩個(gè)單獨(dú)的MOSFET晶體管的常規(guī)功率MOSFET 100的單位元的示意性截面圖。如圖I所示，可在重度摻雜(n+)的單晶η型碳化硅襯底110上實(shí)現(xiàn)MOSFET 100。輕度摻雜OO的碳化硅漂移層120被設(shè)置在襯底110上。η型碳化硅電流擴(kuò)展層140被設(shè)置在η_碳化硅漂移層120上。在形成η_碳化硅漂移層120之后例如可通過外延生長來形成電流擴(kuò)展層140，以便提供中度摻雜(η)的電流擴(kuò)展層140，該層的摻雜濃度超過更輕度摻雜的η_碳化硅漂移層120的摻雜濃度。電流擴(kuò)展層140進(jìn)而可選擇性地被蝕刻以形成第一和第二間隔開的P型碳化硅阱130、135( “ρ阱”)，它們被設(shè)置在η型電流擴(kuò)展層140的上表面中。可替換地，P阱130、135可通過離子注入工藝來形成。每個(gè)ρ阱130、135的全部或部分可以被重度摻雜(P+)。在本文中，電流擴(kuò)展層140的位于器件的相鄰P阱(或η阱)之間的部分被稱為器件的JFET區(qū)142。第一和第二重度摻雜(η+) 的η型碳化硅區(qū)150、155被設(shè)置在相應(yīng)的第一和第二 P阱130、135之內(nèi)。還應(yīng)理解的是，電流擴(kuò)展層140可以被省略，使得P阱130、135形成在漂移層120的上部中。在這樣的器件中，JFET區(qū)142典型地由離子注入形成，以在P阱130、135之間設(shè)置JFET區(qū)142，該JFET區(qū)142的摻雜濃度高于漂移層120的其他部分的摻雜濃度。第一和第二重度摻雜(η+)的η型碳化硅區(qū)150、155充當(dāng)M0SFET100的兩個(gè)單獨(dú)的晶體管的源極區(qū)，而電流擴(kuò)展層140充當(dāng)M0SFET100的公共漏極區(qū)。溝道區(qū)131被設(shè)置在位于源極區(qū)150與JFET區(qū)142之間的ρ阱130中，并且溝道區(qū)136被設(shè)置在位于源極區(qū)155與JFET區(qū)142之間的ρ阱135中。柵極絕緣層170被設(shè)置在JFET區(qū)142、ρ阱130、135的部分以及η型碳化硅區(qū)150、155的部分上。柵電極180被設(shè)置在柵極絕緣層170上。柵電極180可例如包括摻雜的多晶硅或碳化硅層，并且絕緣層170可例如包括二氧化硅。如圖I所示，柵極絕緣層170可包圍柵電極180。η+源極區(qū)150、155上的歐姆接觸部190 (例如金屬層)充當(dāng)公共的源極接觸部，并且η+碳化硅襯底100的背面上的歐姆接觸部195充當(dāng)MOSFET 100的漏極接觸部。如從以上討論中應(yīng)清楚的是，在常規(guī)的碳化硅MOSFET中，位于ρ阱130、135之間的JFET區(qū)142比在下面的漂移層120更重度地被摻雜。這種更高的摻雜濃度被提供以降低JFET區(qū)142的電阻，以便提高器件100所支持的電流密度。不幸的是，當(dāng)MOSFET 100處于其斷開狀態(tài)時(shí)，JFET區(qū)142中的更高的摻雜濃度提高了 MOSFET 100的電場。該提高的電場可能損害柵極絕緣層170和/或降低制造良率。JFET區(qū)142中提高的摻雜濃度也可能產(chǎn)生降低舉例來說諸如為功率IGBT的一些器件的電壓阻斷能力的效果。按照本發(fā)明的實(shí)施例，諸如功率MOSFET和IGBT的功率開關(guān)器件被提供，其包括選擇性摻雜的JFET區(qū)。特別地，在一些實(shí)施例中，JFET區(qū)可包括第一和第二外圍部分，這些外圍部分鄰近阱并且比JFET區(qū)的中心部分更高度地被摻雜。在本文中，有時(shí)將JFET區(qū)的這些更高度摻雜的外圍部分稱為“局部JFET區(qū)”。在一些實(shí)施例中，可通過將摻雜物注入到JFET區(qū)的鄰近阱的外圍部分中而同時(shí)JFET區(qū)的中心部分不被注入來形成局部JFET區(qū)。通過選擇性地注入JFET區(qū)，由于在JFET區(qū)的中心部分中提供較低的摻雜濃度，例如當(dāng)器件處于其斷開狀態(tài)時(shí)降低柵氧化層中的電場可以是有可能的。根據(jù)本發(fā)明的實(shí)施例的功率MOSFET、IGBT及其他器件相較于常規(guī)的功率器件可展現(xiàn)大量優(yōu)點(diǎn)。例如，如上文所述，當(dāng)根據(jù)本發(fā)明的實(shí)施例的功率MOSFET和IGBT處于其斷開狀態(tài)時(shí)，所述MOSFET和IGBT可在柵氧化層中展現(xiàn)更低的電場水平。因此，根據(jù)本發(fā)明的實(shí)施例的器件的柵氧化層相較于常規(guī)的功率器件，可經(jīng)歷更小的應(yīng)力，并且因此可具有改善的器件穩(wěn)定性。由于柵氧化物在器件操作期間可經(jīng)歷更小的應(yīng)力，限定器件的標(biāo)準(zhǔn)可以被降低，這可導(dǎo)致改善的器件制造良率。另外，當(dāng)根據(jù)本發(fā)明的實(shí)施例的器件處于其斷開狀態(tài)時(shí)，相較于常規(guī)器件，晶體管的位于JFET區(qū)的相對面上的耗盡區(qū)可趨向于以器件層結(jié)構(gòu)內(nèi)從柵電極起測量的更深深度在JFET區(qū)下方合并。因此，根據(jù)本發(fā)明的實(shí)施例的器件可展現(xiàn)減少的反向漏電流。相較于在器件的JFET區(qū)中具有較淺的耗盡區(qū)的常規(guī)器件，這些耗盡區(qū)的合并還可提供增強(qiáng)的電壓阻斷能力。此外，在常規(guī)IGBT具有經(jīng)由離子注入被摻雜的電流擴(kuò)展層的情況下，固有的折衷可存在于器件的切換速度與使器件導(dǎo)通所需的正向電壓降(Vf)之間。特別地，離子注入對晶體造成損害，其降低了載流子壽命，而受損的區(qū)域可捕獲載流子并且允許它們重新結(jié)合。因此，離子注入可提高器件的切換速度，但這樣做會(huì)顯著提高使器件導(dǎo)通所需的正向電壓降。在許多應(yīng)用中，正向電壓降的這種提高的負(fù)面結(jié)果可能超過改善的切換速度所提供的任何優(yōu)點(diǎn)。由于根據(jù)本發(fā)明的實(shí)施例的IGBT可僅部分地注入JFET區(qū)，通常將導(dǎo)致較小的離子注入損害。對于許多應(yīng)用而言，這較之常規(guī)的IGBT可提供正向電壓降與切換速度之間更好的折衷。另外，根據(jù)本發(fā)明的實(shí)施例的IGBT還可在器件的有源區(qū)域內(nèi)提供非破壞性的雪崩電流通路。如本領(lǐng)域的技術(shù)人員已知的那樣，BJT中的“雪崩擊穿”(其有時(shí)被簡稱為“雪崩”)指當(dāng)向器件施加強(qiáng)電場時(shí)可能發(fā)生的快速電流倍增。在功率SiC BJT中(并且因此在SiC IGBT中)，這種雪崩電流中的許多通常將流過器件的包圍有源區(qū)域的終端區(qū)域。不幸的是，這樣的器件的終端區(qū)域通常不能應(yīng)付雪崩電流水平，并且因此如果發(fā)生雪崩擊穿，則器件將被永久性地破壞。根據(jù)本發(fā)明的一些實(shí)施例的功率IGBT可具有局部JFET區(qū)，所述局部JFET區(qū)至少部分地在器件的阱區(qū)下方延伸，由于阱下方提高的摻雜水平導(dǎo)致阱下方的ρ-η結(jié)處的電場提高，這便于達(dá)到雪崩條件，因此可使雪崩電流更容易流過器件的有源區(qū)域。因此，根據(jù)本發(fā)明的實(shí)施例的IGBT可在器件的有源區(qū)域內(nèi)包括漏電流通路，其在器件擊穿時(shí)傳送雪崩電流。當(dāng)雪崩電流通過這些漏電流通路被傳送時(shí)，其可以不破壞器件，并且因此，根據(jù)本發(fā)明的某些實(shí)施例的IGBT可更有可能經(jīng)受住雪崩事件。圖2是根據(jù)本發(fā)明的某些實(shí)施例的功率MOSFET 200的示意性截面圖。MOSFET 200可例如在重度摻雜的塊狀單晶η型碳化硅襯底210上被實(shí)現(xiàn)為單片器件。然而，應(yīng)理解的是，在一些實(shí)施例中，襯底210可在器件形成之后被去除，或者可完全被省略。還應(yīng)理解的是，在本文中，術(shù)語“襯底”可包括半導(dǎo)體層，舉例來說諸如為外延生長的半導(dǎo)體層或者以其他方式形成在半導(dǎo)體或非半導(dǎo)體襯底上的半導(dǎo)體層。輕度摻雜OO的η型碳化硅漂移層 220被設(shè)置在襯底210上。η_碳化硅漂移層220可例如通過外延生長而形成。第一和第二間隔開的P型碳化硅P阱230、235被設(shè)置在η_漂移層220的上表面中。每個(gè)ρ阱230、235的全部或部分可被重度摻雜(P+)。η型碳化硅JFET區(qū)242被設(shè)置在η_碳化硅漂移層220上并且位于P阱230、235之間。JFET區(qū)242包括中心部分244和鄰近相應(yīng)的ρ阱230、235的兩個(gè)局部JFET區(qū)246、248。JFET區(qū)242的局部JFET區(qū)246、248可具有第一摻雜濃度，該第一摻雜濃度大于JFET區(qū)242的中心部分244的第二摻雜濃度。舉例來說，在一些實(shí)施例中，局部JFET區(qū)246、248的摻雜濃度可以超過JFET區(qū)242的中心部分244的摻雜濃度至少約兩倍。在一些實(shí)施例中，局部JFET區(qū)246、248的摻雜濃度可以超過JFET區(qū)242的中心部分244的摻雜濃度大約四倍到十四倍之間。如下面將更詳細(xì)地討論的那樣，在一些實(shí)施例中，可通過外延生長厚的n_碳化硅漂移層220并且進(jìn)而選擇性地蝕刻該層以形成用于ρ阱230、235的凹穴對來形成η型碳化硅JFET區(qū)242。ρ阱230、235進(jìn)而可以被選擇性地生長在這些凹穴中。進(jìn)而可例如通過使用選擇性離子注入進(jìn)一步摻雜JFET區(qū)242的鄰近ρ阱230、235的部分來形成局部JFET區(qū)246、248。以這種方式，具有輕度摻雜的中心部分244和中度摻雜的局部JFET區(qū)246、248的JFET區(qū)242可以被提供。第一和第二重度摻雜(η+)的η型碳化硅區(qū)250、255例如通過選擇性外延生長(這可在形成局部JFET區(qū)246、248之前或之后完成)在相應(yīng)的第一和第二 P阱230、235之內(nèi)形成。所有的層/區(qū)210、220、230、235、242、250、255可包括4H-SiC層/區(qū)。第一和第二重度摻雜(n+)的η型碳化硅區(qū)250、255充當(dāng)MOSFT 200的源極區(qū)，而η—漂移層220充當(dāng)MOSFET 200的公共漏極區(qū)。溝道區(qū)231被設(shè)置在位于源極區(qū)250與公共漏極區(qū)220之間 的ρ阱230中，并且溝道區(qū)236被設(shè)置在位于源極區(qū)255與公共漏極區(qū)220之間的ρ阱235中。柵極絕緣層270被設(shè)置在JFET區(qū)242、P阱230、235的部分以及η+碳化硅區(qū)250、255的部分上。柵電極280被設(shè)置在柵極絕緣層270上。柵電極280可例如包括摻雜的多晶硅或碳化硅層，并且柵極絕緣層270可例如包括二氧化硅。如圖2所示，在一些實(shí)施例中，柵極絕緣層270可包圍柵電極280。在η+源極區(qū)250、255上形成歐姆接觸部290(例如金屬)來提供源極接觸部。在一些實(shí)施例中，單個(gè)金屬層可被用于為兩個(gè)單獨(dú)的MOSFET提供歐姆接觸部290。歐姆接觸部295形成在η.碳化硅襯底200的背面上，其充當(dāng)MOSFET 200的漏極接觸部。就載流子濃度而言，上述ρ+和η+導(dǎo)電類型的區(qū)域和外延層可以被盡可能地重度摻雜而不引起過多的制造缺陷。用于生產(chǎn)P型碳化硅區(qū)的合適的摻雜物包括鋁、硼或鎵。用于生產(chǎn)η型碳化硅區(qū)的合適的摻雜物包括氮和磷。如圖2所示，在一些實(shí)施例中，局部JFET區(qū)246、248距器件的頂面(即與襯底相對的表面)的深度可大致與P阱230、235的深度相同。圖3是根據(jù)本發(fā)明的另外的實(shí)施例的功率MOSFET 300的示意性截面圖。MOSFET300可與上述MOSFET 200幾乎完全相同，并且因此，在本文中將不再進(jìn)一步描述MOSFET300的與MOSFET 200的對應(yīng)元件完全相同(并且標(biāo)號完全相同)的元件。然而，如圖3所示，MOSFET 300與MOSFET 200的不同之處在于M0SFET 300的局部JFET區(qū)346、348延伸至超過P阱230、235的深度的深度，并且如圖3進(jìn)一步所示，在一些實(shí)施例中，局部JFET區(qū)346、348可部分地在ρ阱230、235下方延伸。例如，在一些實(shí)施例中，每個(gè)局部JFET區(qū)346、348可在其鄰近的相應(yīng)的ρ阱230、235下方延伸直至例如約O. 2到O. 3微米。如所示出的那樣，在一些實(shí)施例中，局部JFET區(qū)346、348可橫向延伸以位于它們相應(yīng)的關(guān)聯(lián)ρ阱230、235和它們的關(guān)聯(lián)源極區(qū)250、255兩者的下方。還應(yīng)理解的是，可在另外的實(shí)施例中通過擴(kuò)展或縮小局部JFET區(qū)346、348的位于ρ阱230、235之間的部分的寬度來改變JFET區(qū)342的中心部分344的寬度“W”。在圖2和圖3的MOSFET 200和MOSFET 300中，柵極絕緣層270和柵電極280直接形成在JFET區(qū)242/342上。然而，應(yīng)理解的是，在其他實(shí)施例中，掩埋溝道區(qū)可以被設(shè)置在源極接觸部290之間。這樣的掩埋溝道區(qū)可例如包括直接形成在柵極絕緣層270下方的中度摻雜的η型碳化硅層(例如摻雜至3 X IOlfVcm3的濃度)。該掩埋溝道的寬度可與柵極絕緣層270的寬度完全相同，并且掩埋溝道的側(cè)表面可直接接觸歐姆源極接觸部290的側(cè)表面。掩埋溝道層可直接形成在JFET區(qū)242/342、局部JFET區(qū)246、248/346、348、ρ阱230、235以及η+碳化硅源極區(qū)250、255上。圖4是示出下列各項(xiàng)的仿真輸出特性的曲線圖(I)上述圖I的常規(guī)功率MOSFET100(除了在用于生成圖4的曲線圖的仿真中所使用的器件中省略了電流擴(kuò)展層140，使得JFET區(qū)142和ρ阱130、135直接位于碳化硅漂移層120之上)；(2)上述圖3的MOSFET300 ；以及(3)作為上述圖3的MOSFET 300的具有更寬的局部JFET區(qū)的修改版本的MOSFET300'。特別地，圖4示出了作為向襯底和柵電極(其中源極接觸部接地)施加的電壓的函數(shù)的漏極-源極電流(Ids)的密度。在用于創(chuàng)建圖4的仿真中，所有三個(gè)MOSFET 100,300,300;的漂移區(qū)均具有5X IO15CnT3的摻雜濃度。常規(guī)的功率MOSFET 100具有摻雜濃度為
2.75 X IO1W3 的 JFET 區(qū) 142。MOSFET 300 具有 JFET 區(qū) 342，該 JFET 區(qū) 342 具有摻雜濃度分別為5 X IO16CnT3的局部JFET區(qū)346、348和摻雜濃度為5 X IO15CnT3的中心部分344。在 MOSFET 300中，局部JFET區(qū)346、348分別在它們相應(yīng)的ρ阱330、335下方延伸較短的距離(具體而言，位于P阱230、235下方的每個(gè)局部JFET區(qū)346、348的邊緣與最接近JFET區(qū)342的源極區(qū)250、255的邊緣在豎直方向上對準(zhǔn))，并且局部JFET區(qū)346、348的最大寬度(圖3中的寬度“d”)等于O. 5微米。MOSFET 300'具有JFET區(qū)，該JFET區(qū)具有摻雜濃度分別為3 X IO16CnT3的局部JFET區(qū)和摻雜濃度為5 X IO15CnT3的中心部分。在MOSFET 300'中，每個(gè)局部JFET區(qū)的最大寬度(圖3中的寬度“d”)等于I. O微米，并且每個(gè)局部JFET區(qū)在其相應(yīng)的P阱下方延伸O. 5微米的距離。應(yīng)理解的是，在另外的實(shí)施例中，局部JFET區(qū)可在它們相應(yīng)的P阱下方延伸每個(gè)P阱的全部寬度。在圖4中，每個(gè)MOSFET 100、300、300'的仿真結(jié)果如此密切吻合，以至于看起來僅對每個(gè)仿真的柵電壓Vg繪制了單條曲線。由此，應(yīng)理解的是，圖4中的每條曲線代表所有三個(gè)MOSFET 100、300、300'的仿真結(jié)果。因而，圖4示出了與常規(guī)JFET區(qū)相反的對局部JFET區(qū)的使用在提供上文所討論的各種其他優(yōu)點(diǎn)的同時(shí)可能不會(huì)導(dǎo)致電流-電壓特性的犧牲。圖5是示出被用于生成圖4的曲線圖的常規(guī)功率MOSFET 100和MOSFET 300、300'在JFET區(qū)中的仿真電流分布的曲線圖。特別地，圖5示出了沿圖I和圖3中的5-5線取的MOSFET 100、300、300'中的每一個(gè)的電流分布。在圖5中，曲線410示出了 MOSFET100的電流分布，曲線420示出了 MOSFET 300的電流分布，并且曲線430示出了 MOSFET300'的電流分布，這些電流分布均針對15伏的柵電壓(Vg)和I伏的源極-漏極電壓VDS。圖5的曲線圖的X軸上的值“5”對應(yīng)于所述MOSFET中的每一個(gè)的JFET區(qū)的中心。如圖5所示，常規(guī)的MOSFET 100在其JFET區(qū)142的中心部分具有相對高的電流密度(即大于700A/cm2)，并且在溝道131、136中具有約為1050A/cm2的最大電流密度。相反，MOSFET 300在其JFET區(qū)342的中心部分344中具有降低的電流密度(即低至大約620A/cm2)，并且在溝道區(qū)231、236中具有較高的電流密度(即大于約1300A/cm2)。MOSFET 300'在其JFET區(qū)的中心部分中具有更進(jìn)一步降低的電流密度(即小于600A/cm2)，并且在溝道區(qū)中具有中等電流密度(即大約llOOA/cm2)。因而，圖5的曲線圖示出了根據(jù)本發(fā)明的實(shí)施例的局部JFET區(qū)可被用于在提高局部JFET區(qū)中位于JFET區(qū)邊緣處的電流密度的同時(shí)降低JFET區(qū)的中心部分中的電流密度。圖6是示出被用于生成圖4的曲線圖的常規(guī)功率MOSFET 100和功率MOSFET 300、300'的仿真反向電流-電壓特性的曲線圖。在圖6中，曲線411示出了 MOSFET 100的仿真反向電流-電壓特性，曲線421示出了 MOSFET 300的仿真反向電流-電壓特性，并且曲線431示出了 MOSFET 300;的仿真反向電流-電壓特性。如圖6所示，在阻斷電壓的整個(gè)范圍上，根據(jù)本發(fā)明的實(shí)施例的MOSFET 300,300;的反向漏電流密度小于常規(guī)MOSFET 100的反向漏電流。事實(shí)上，對于MOSFET 300;而言，反向漏電流在阻斷電壓的整個(gè)范圍上大體上更小。此外，相對于MOSFET 300而言，圖6示出了相較于常規(guī)的M0SFET100，反向漏電流的斜率在高阻斷電壓處更迅速地提高。這顯示出，當(dāng)MOSFET 300被用在IGBT中時(shí)，相較于常規(guī)的IGBT，其將傳導(dǎo)更高的雪崩擊穿電流通過JFET區(qū)。如上所述，傳導(dǎo)更高的雪崩電流通過JFET區(qū)的器件更有可能經(jīng)受住雪崩事件，這是因?yàn)樗龈叩碾娏鲙椭鷾p少了轉(zhuǎn)移到器件外圍的電流。圖7A和圖7B是示出當(dāng)常規(guī)功率MOSFET 100和MOSFET 300處于其斷開狀態(tài)時(shí)這 兩者的電場強(qiáng)度(針對1200伏的襯底電壓)的截面圖。如圖7A和圖7B所示，常規(guī)MOSFET100的柵氧化層170中的電場相當(dāng)高，而MOSFET 300的柵氧化層270中的電場明顯降低。遍及器件100和300的其他部分的電場相對類似。圖7C是示出沿圖7A的7C-7C線和圖7B的7C-7C線取的仿真電場值的曲線圖。如圖7C中的曲線422所示，相較于常規(guī)MOSFET 100的柵氧化層170中的大約3. 25 X IO6伏/cm(曲線412)，MOSFET 300的柵氧化層270中的電場被降低至大約2. 90 X IO6伏/cm。圖7C還示出了在柵氧化區(qū)外部，這兩個(gè)器件的電場類似。圖8是根據(jù)本發(fā)明的實(shí)施例的ρ溝道IGBT 500的電路圖。圖9是圖8的IGBT 500的單位元的實(shí)現(xiàn)的截面圖。如圖8所示，IGBT 500包括NPN碳化硅功率BJT 501，其具有基極502、發(fā)射極503和集電極504。IGBT 500還包括碳化硅功率MOSFET 505，其具有柵極506、源極507和漏極508。碳化硅功率MOSFET 505的源極507與碳化硅功率BJT 501的基極502電連接，并且碳化硅功率MOSFET 505的漏極508與碳化硅功率BJT 501的集它極504它連接。IGBT 500可如下操作。外部驅(qū)動(dòng)電路與MOSFET 505的柵極506連接以向功率MOSFET 505施加?xùn)艠O偏壓。當(dāng)該外部驅(qū)動(dòng)電路向柵電極506施加足夠電壓時(shí)，在柵極506下方形成反型層，該反型層充當(dāng)將BJT 501的集電極504電連接至BJT 501的基極502的溝道509?？昭◤募姌O區(qū)504通過溝道509被傳導(dǎo)到基極501中。該空穴電流充當(dāng)驅(qū)動(dòng)BJT 501的基極電流。響應(yīng)于該空穴電流，電子從BJT 501的發(fā)射極503越過基極502被傳導(dǎo)至BJT 501的集電極504。因而，碳化硅功率MOSFET 505將碳化硅功率BJT 501從電流驅(qū)動(dòng)器件轉(zhuǎn)化為電壓驅(qū)動(dòng)器件，這可慮及簡化的外部驅(qū)動(dòng)電路。碳化硅功率MOSFET 505充當(dāng)驅(qū)動(dòng)器晶體管，并且碳化硅功率BJT 501充當(dāng)IGBT 500的輸出晶體管。圖9是下列各項(xiàng)的不意性截面圖(a)被用于形成圖8的功率MOSFET 505的至少一部分的兩個(gè)單獨(dú)的MOSFET 505'和(b)被用于形成圖8的功率BJT 501的至少一部分的兩個(gè)單獨(dú)的BJT 501'。應(yīng)理解的是，為了形成功率IGBT 500，將并聯(lián)實(shí)現(xiàn)多個(gè)單獨(dú)的MOSFET505'并且將并聯(lián)實(shí)現(xiàn)多個(gè)單獨(dú)的BJT 501'。在一些實(shí)施例中，各單獨(dú)的MOSFET 505可與各單獨(dú)的BJT 50Γ在空間上分隔開，而在其他實(shí)施例中，各單獨(dú)的MOSFET 505'可與各單獨(dú)的BJT 501'在整個(gè)器件中相互混合。在任何一種情況下，單獨(dú)的MOSFET 505'與單獨(dú)的BJT 50Γ的組合可在功能上被視為IGBT 500的單位元。如圖9所示，MOSFET 505'和BJT 501'可形成在同一塊狀單晶η型碳化硅襯底510上。ρ+碳化娃場阻擋層(field stopper layer) 512可以被設(shè)置在襯底510上。ρ型場阻擋層512可外延生長并且可例如為大約O. 2微米厚，并且可被摻雜至大約5 X IO17CnT3的濃度。輕度摻雜(PO的P型碳化硅漂移層520被設(shè)置在場阻擋層512上。ρ型漂移層520可例如為以大約2 X IO14CnT3的濃度摻雜的100微米(μπι)厚的外延層。在P型碳化娃漂移層520的上表面中設(shè)置有一對碳化硅η阱530、535。在η阱530的中心部分中形成有P+碳化硅源極區(qū)550，并且在η阱535的中心部分中形成有P+碳化硅源極區(qū)555。重度摻雜的η+碳化娃區(qū)560形成在鄰近ρ+碳化娃區(qū)550的η講530的上部中，并且重度摻雜的η+碳化硅區(qū)565形成在鄰近ρ+碳化硅區(qū)555的η阱535的上部中。ρ+碳化硅源極區(qū)550與重度摻雜的η.碳化硅層560的組合包括單位元的IGBT中的第一個(gè)的陽極，并且P+碳化硅源極區(qū)555與重度摻雜的η+碳化硅層565的組合包括單位元的IGBT中的第二個(gè)的陽極。位于η阱530、535之間的ρ型碳化硅漂移層520的上部包括ρ型JFET區(qū)542。JFET區(qū)542包括中心部分544和鄰近相應(yīng)的η阱530,535的兩個(gè)局部JFET區(qū)546,548 JFET區(qū)542的局部JFET區(qū)546、548可具有第一摻雜濃度，該第一摻雜濃度大于JFET區(qū)542的中心部分544的第二摻雜濃度。歐姆接觸部590被形成以接觸η+碳化硅區(qū)560和ρ+碳化硅區(qū)550，并且歐姆接觸部591被形成以接觸η+碳化硅區(qū)565和ρ+碳化硅區(qū)555。歐姆接觸部595形成在η.碳化硅襯底510的背面上。諸如二氧化硅層的柵極絕緣層570形成在p_JFET區(qū)542、n阱530、535的頂部上并且形成至P+碳化硅發(fā)射極區(qū)550、555上。最終，舉例來說諸如為碳化硅層的MOSFET柵極580形成在柵極絕緣層570上。由此，MOSFET溝道被限定在η阱530、535中并且位于ρ+發(fā)射極區(qū)550、555與ρ型JFET區(qū)542之間。η+碳化硅區(qū)560、565充當(dāng)BJT 50Γ的集電極50f。ρ型碳化硅層512、520、542充當(dāng)BJT 501'的基極502'，而η+碳化硅襯底510充當(dāng)BJT 501'的發(fā)射極503'。ρ+碳化硅區(qū)550、555充當(dāng)相應(yīng)的MOSFET 505 ^的漏極50V，而ρ型JFET區(qū)542、546、548充當(dāng)MOSFET 505'的源極507'。在圖9中還示出了通過IGBT 500的空穴電流和電子電流。在IGBT 500中包括局部JFET區(qū)546、548可提供大量優(yōu)點(diǎn)。首先，如上所述，當(dāng)IGBT 500處于其斷開狀態(tài)時(shí)，JFET區(qū)542的中心部分中的降低的摻雜濃度可使柵氧化層570中的電場降低。另外，位于JFET區(qū)542的相對面上的MOSFET 505'的耗盡區(qū)可趨向于在JFET區(qū)542下方合并，并且可從柵極進(jìn)一步延伸，相較于常規(guī)器件，這可減少反向漏電流并且增強(qiáng)IGBT 500的電壓阻斷能力。另外，如圖9所示，局部JFET區(qū)546、548可部分地位于ρ阱230、235之下。因此，P-漂移層520與η阱530、535之間的ρ-η結(jié)可更容易經(jīng)歷雪崩擊穿，這是因?yàn)榫植縅FET區(qū)546、548的部分地位于η阱530、535之下的部分中的更高的摻雜水平導(dǎo)致更高的電場，而這便于在器件的有源區(qū)域內(nèi)更快速地達(dá)到雪崩條件。由于可增加通過η阱530、535的雪崩電流，進(jìn)而可降低IGBT 500的外圍處的雪崩電流，因此這可以是有利的。由于外圍處過多的雪崩電流可能在物理上損害或破壞IGBT 500，因此通過η阱530、535所提供的增加的雪崩電流可提供更有可能經(jīng)受住雪崩事件的更健壯的器件。另外，通過使局部JFET區(qū)546、548延伸至部分地位于η阱530、535之下，降低BJT、501的電流增益，由此降低通過器件的電子電流與空穴電流之比可以是有可能的。因而，相較于常規(guī)的IGBT，根據(jù)本發(fā)明的實(shí)施例的IGBT可具有相對較高的空穴電流水平(該電流流過器件的JFET區(qū))和相對較低的電子電流水平(其為能夠引起諸如IGBT500的ρ溝道IGBT的閂鎖效應(yīng)的電流)。因而，根據(jù)本發(fā)明的實(shí)施例的IGBT可不容易受到閂鎖效應(yīng)的影響。盡管圖8和圖9示出了根據(jù)本發(fā)明的實(shí)施例的ρ溝道IGBT 500的單位元50(V的結(jié)構(gòu)，但應(yīng)理解的是，可以按照本發(fā)明的另外的實(shí)施例來提供η溝道IGBT。例如，在一個(gè)這樣的實(shí)施例中，可提供η溝道IGBT的單位元，除了每個(gè)半導(dǎo)體層的極性相反之外，其具有與圖9所示的結(jié)構(gòu)相同的結(jié)構(gòu)。同樣應(yīng)理解的是，可提供具有根據(jù)本發(fā)明的實(shí)施例的局部JFET區(qū)的η型和ρ型MOSFET兩者。按照本發(fā)明的另外的實(shí)施例，形成具有選擇性摻雜的JFET區(qū)的功率場效應(yīng)晶體管的方法以及形成包括這樣的晶體管的器件的方法被提供。例如，圖10A-10F示出了根據(jù)本發(fā)明的一些實(shí)施例的用于形成η溝道MOSFET的JFET區(qū)的方法。 如圖IOA所示，操作可開始于在η型碳化硅襯底600上形成輕度摻雜的η型碳化硅漂移區(qū)605 (其可例如以5Χ IO1Vcm3的濃度被摻雜)。接著，參考圖10Β，可依次在碳化硅漂移層605的上表面上形成諸如氧化物掩膜層(例如二氧化硅)的第一掩膜層610和諸如為光致抗蝕劑、多晶硅層或氮化層(例如氮化硅)的第二掩膜層615。如圖IOB所示，可依次蝕刻第二掩膜層615和第一掩膜層610以使η型碳化硅漂移區(qū)605的部分暴露。進(jìn)而可通過第一和第二掩膜層中的開口來執(zhí)行使用η型摻雜物的離子注入工藝以在η型碳化硅漂移區(qū)605的上表面中形成第一和第二重度摻雜的η型源極/漏極區(qū)620、625。如圖IOC所示，進(jìn)而可例如使用干法或濕法蝕刻工藝(取決于用于形成第二掩膜層的材料)來去除第二掩膜層615，并且進(jìn)而可例如使用緩沖氧化物蝕刻工藝來選擇性地去除第一氧化層610的部分以使漂移層605的頂面的另外的部分暴露。然后，如圖IOD所示，可執(zhí)行第二離子注入工藝以將P型摻雜物注入η型碳化硅漂移區(qū)605的暴露的上表面?？蓪⒌诙x子注入工藝設(shè)定為與上文所討論的第一離子注入工藝相比將P型摻雜物注入更深的深度。因此，中度至重度摻雜的P型區(qū)630、635、640可形成在η型碳化硅漂移區(qū)605的鄰近第一和第二源極/漏極區(qū)620、625的上部中，并且重度至非常重度摻雜的P型區(qū)645可形成在η型碳化硅漂移區(qū)605的位于第一和第二源極/漏極區(qū)620、625以及ρ型區(qū)630、635、640下方的一部分中。區(qū)域630、635、640、645包括MOSFET的ρ型阱區(qū)650?？梢詫Φ谝缓偷诙礃O/漏極區(qū)620、625進(jìn)行足夠重度的η型摻雜，使得即使在使用ρ型摻雜物的第二離子注入工藝之后，這些區(qū)域也可保持為重度摻雜的η型區(qū)620、625。接著，如圖IOE所示，第二緩沖氧化物蝕刻(或其他掩膜去除工藝)可被用于選擇性地去除第一掩膜層610的附加部分，由此使η型碳化硅漂移區(qū)605的鄰近ρ阱650的側(cè)邊緣的附加部分暴露?？梢酝ㄟ^第一掩膜層610中的開口向η型碳化硅漂移區(qū)605的上表面的暴露部分中執(zhí)行使用η型摻雜物的第三離子注入工藝。該第三離子注入工藝可被用于形成鄰近P阱650的側(cè)邊緣的第一和第二中度摻雜的局部JFET區(qū)655、660。局部JFET區(qū)可被η型摻雜至例如為2. 75X IOlfVcm3的濃度。接著，如圖IOF所示，第一掩膜層610的其余部分可被去除，并且舉例來說諸如為二氧化硅層的柵極絕緣層665和柵電極670可依次形成在器件的上表面上以完成M0SFET。
如圖10A-10F所示，可使用自對準(zhǔn)技術(shù)來執(zhí)行JFET區(qū)和局部JFET區(qū)注入，并且因此可在不需要對JFET區(qū)進(jìn)行圖形化的情況下形成M0SFET。另外，可沉積單層光致抗蝕劑(或其他掩膜)(即第一和第二掩膜層610、615)，其可被用于上文所討論的第一、第二和第三離子注入工藝。另外，在一些實(shí)施例中，可在上文所討論的第三離子注入工藝期間使用逆向注入分布，以便相較于局部JFET區(qū)655、660的上部更重度地?fù)诫s局部JFET區(qū)655、660的下部。該逆向注入分布可被用于更好地控制MOSFET的閾值電壓。還應(yīng)理解的是，雖然圖10A-10F示出了根據(jù)本發(fā)明的實(shí)施例的形成MOSFT的一種方式，但也可使用其他方法。最終，雖然圖10A-10F示出了根據(jù)本發(fā)明的實(shí)施例的形成MOSFET的方法，但應(yīng)理解的是，在本文中所公開的操作可被適當(dāng)?shù)匦薷囊孕纬膳e例來說諸如為圖8-9的IGBT 500的其他器件。雖然主要參考MOSFET和IGBT描述了以上發(fā)明的實(shí)施例，但應(yīng)理解的是，根據(jù)本發(fā)明的實(shí)施例的局部JFET區(qū)可被用在其他器件中。
雖然參考具體附圖描述了上述實(shí)施例，但應(yīng)理解的是，本發(fā)明的一些實(shí)施例可包括附加和/或居間的層、結(jié)構(gòu)或元件，和/或可被刪除的具體的層、結(jié)構(gòu)或元件。雖然已描述了本發(fā)明的若干示例性實(shí)施例，但本領(lǐng)域的技術(shù)人員將容易地理解，許多修改在所述示例性實(shí)施例中是可能的并且在本質(zhì)上不背離本發(fā)明的新穎性示教和優(yōu)點(diǎn)。相應(yīng)地，所有這樣的修改旨在包括于權(quán)利要求所限定的本發(fā)明的范圍內(nèi)。因此，應(yīng)理解的是，上述內(nèi)容是本發(fā)明的示意，而本發(fā)明不應(yīng)被視為限于所公開的具體實(shí)施例，并且對所公開的實(shí)施例及其他實(shí)施例的修改旨在包括于所附權(quán)利要求的范圍內(nèi)。本發(fā)明由下面的權(quán)利要求限定，并且權(quán)利要求的等同內(nèi)容也被包括在其中。
權(quán)利要求
1.一種半導(dǎo)體開關(guān)器件，其包括 寬帶隙漂移層，其具有第一導(dǎo)電類型； 第一寬帶隙阱區(qū)，其具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型并且位于所述寬帶隙漂移層上； 第二寬帶隙阱區(qū)，其具有所述第二導(dǎo)電類型并且位于所述寬帶隙漂移層上； 第一寬帶隙源極/漏極區(qū)，其具有所述第一導(dǎo)電類型并且位于所述第一寬帶隙阱區(qū)上； 第二寬帶隙源極/漏極區(qū)，其具有所述第一導(dǎo)電類型并且位于所述第二寬帶隙阱區(qū)上；以及 寬帶隙JFET區(qū)，其具有所述第一導(dǎo)電類型并且位于所述第一和第二阱區(qū)之間； 其中所述JFET區(qū)的鄰近所述第一阱區(qū)的側(cè)表面的第一局部JFET區(qū)和所述JFET區(qū)的鄰近所述第二阱區(qū)的側(cè)表面的第二局部JFET區(qū)的的摻雜濃度超過所述JFET區(qū)的位于所述JFET區(qū)的第一和第二局部JFET區(qū)之間的中心部分的摻雜濃度。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體開關(guān)器件，其中所述JFET區(qū)的第一和第二局部JFET區(qū)分別至少部分地在所述第一和第二寬帶隙阱區(qū)的下方延伸。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體開關(guān)器件，其還包括位于所述寬帶隙JFET區(qū)以及所述第一和第二寬帶隙阱區(qū)上的柵極絕緣層和位于所述柵極絕緣層上的柵電極。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體開關(guān)器件，其中所述器件包括碳化硅MOSFET。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體開關(guān)器件，其中所述寬帶隙漂移層包括η型碳化硅漂移層，其中所述第一和第二寬帶隙阱區(qū)包括第一和第二 P型碳化硅P阱，其中所述第一和第二寬帶隙源極/漏極區(qū)包括第一和第二 η型碳化硅源極/漏極區(qū)，并且其中所述寬帶隙JFET區(qū)包括η型碳化硅JFET區(qū)。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體開關(guān)器件，其中所述第一和第二局部JFET區(qū)中的每一個(gè)的峰值摻雜濃度超過所述JFET區(qū)的中心部分處的摻雜濃度至少兩倍。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體開關(guān)器件，其中所述JFET區(qū)的第一局部JFET區(qū)還至少部分地在所述第一寬帶隙源極/漏極區(qū)下方延伸，并且所述JFET區(qū)的第二局部JFET區(qū)還至少部分地在所述第二寬帶隙源極/漏極區(qū)下方延伸。
8.根據(jù)權(quán)利要求I所述的半導(dǎo)體開關(guān)器件，其中所述器件包括碳化硅絕緣柵雙極結(jié)晶體管(“IGBT”)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體開關(guān)器件，其中所述器件還包括η型碳化硅襯底和分別形成在所述第一和第二寬帶隙阱區(qū)中的第一和第二 η+碳化硅發(fā)射極區(qū)，并且其中所述寬帶隙漂移層包括P型碳化硅漂移層，其中所述第一和第二寬帶隙阱區(qū)包括第一和第二 η型碳化硅η阱，其中所述第一和第二寬帶隙源極/漏極區(qū)包括第一和第二 P型碳化硅源極/漏極區(qū)，并且其中所述寬帶隙JFET區(qū)包括P型碳化硅JFET區(qū)。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體開關(guān)器件，其中所述器件還包括P型碳化硅電流擴(kuò)展層，其中所述P型碳化硅JFET區(qū)是所述P型碳化硅電流擴(kuò)展層的一部分，并且其中所述第一和第二局部JFET區(qū)包括所述P型碳化硅電流擴(kuò)展層的注入部分。
11.一種絕緣柵雙極結(jié)晶體管(“1681'”)，其包括 寬帶隙漂移層，其具有第一導(dǎo)電類型并且位于寬帶隙襯底上，所述寬帶隙襯底具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型； 第一寬帶隙阱區(qū)，其具有所述第二導(dǎo)電類型并且位于所述寬帶隙漂移層上； 第二寬帶隙阱區(qū)，其具有所述第二導(dǎo)電類型并且位于所述寬帶隙漂移層上； 第一寬帶隙源極/漏極區(qū)，其具有所述第一導(dǎo)電類型并且位于所述第一寬帶隙阱區(qū)上； 第二寬帶隙源極/漏極區(qū)，其具有所述第一導(dǎo)電類型并且位于所述第二寬帶隙阱區(qū)上； 第一寬帶隙集電極區(qū)，其具有所述第二導(dǎo)電類型并且位于所述第一寬帶隙阱區(qū)上； 第二寬帶隙集電極區(qū)，其具有所述第二導(dǎo)電類型并且位于所述第二寬帶隙阱區(qū)上； 寬帶隙JFET區(qū)，其具有所述第一導(dǎo)電類型并且位于所述第一和第二阱區(qū)之間； 其中所述JFET區(qū)的鄰近所述第一阱區(qū)的側(cè)表面的第一局部JFET區(qū)和所述JFET區(qū)的鄰近所述第二阱區(qū)的側(cè)表面的第二局部JFET區(qū)的摻雜濃度超過所述JFET區(qū)的位于所述JFET區(qū)的第一和第二局部JFET區(qū)之間的中心部分的摻雜濃度。
12.根據(jù)權(quán)利要求11所述的IGBT，其中所述JFET區(qū)的第一和第二局部JFET區(qū)分別至少部分地在所述第一和第二寬帶隙阱區(qū)下方延伸。
13.根據(jù)權(quán)利要求12所述的IGBT，其還包括位于所述寬帶隙JFET區(qū)以及所述第一和第二寬帶隙阱區(qū)上的柵極絕緣層和位于所述柵極絕緣層上的柵電極。
14.根據(jù)權(quán)利要求12所述的IGBT，其中所述JFET區(qū)的第一局部JFET區(qū)還至少部分地在所述第一寬帶隙源極/漏極區(qū)下方延伸，并且所述JFET區(qū)的第二局部JFET區(qū)還至少部分地在所述第二寬帶隙源極/漏極區(qū)下方延伸。
15.根據(jù)權(quán)利要求11所述的IGBT，其中所述第一導(dǎo)電類型為P型并且所述第二導(dǎo)電類型為η型。
16.一種形成功率場效應(yīng)晶體管的方法，其包括 形成具有第一導(dǎo)電類型的第一寬帶隙層； 在所述第一寬帶隙層的頂面上形成掩膜層，所述掩膜層在其中具有第一和第二開口 ；通過所述掩膜層中的第一和第二開口在所述第一寬帶隙層的上部中形成第一和第二重度摻雜的源極/漏極區(qū)； 去除所述掩膜層的一部分； 在所述第一寬帶隙層中形成具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的第一寬帶隙阱區(qū)，使得所述第一重度摻雜的源極/漏極區(qū)處于所述第一寬帶隙阱區(qū)之內(nèi)； 在所述第一寬帶隙層中形成具有所述第二導(dǎo)電類型的第二寬帶隙阱區(qū)，使得所述第二重度摻雜的源極/漏極區(qū)處于所述第二寬帶隙阱區(qū)之內(nèi)； 鄰近所述第一寬帶隙阱區(qū)的側(cè)邊緣形成具有所述第一導(dǎo)電類型的第一局部JFET區(qū)，并且鄰近所述第二寬帶隙阱區(qū)的側(cè)邊緣形成具有所述第一導(dǎo)電類型的第二局部JFET區(qū)，其中所述第一和第二局部JFET區(qū)被具有所述第一導(dǎo)電類型的寬帶隙JFET區(qū)分隔開； 其中所述第一和第二局部JFET區(qū)各自的摻雜濃度均超過位于它們之間的寬帶隙JFET區(qū)的摻雜濃度。
17.根據(jù)權(quán)利要求16所述的方法，其中所述第一寬帶隙層包括寬帶隙漂移層。
18.根據(jù)權(quán)利要求16所述的方法，其中所述方法還包括形成寬帶隙漂移層，并且其中所述第一寬帶隙層包括形成在所述寬帶隙漂移層上的寬帶隙電流擴(kuò)展層。
19.根據(jù)權(quán)利要求17所述的方法，其中在所述寬帶隙漂移層中形成具有所述第二導(dǎo)電類型的第一寬帶隙阱區(qū)使得所述第一重度摻雜的源極/漏極區(qū)處于所述第一寬帶隙阱區(qū)之內(nèi)包括以這樣的濃度將所述第二導(dǎo)電類型的離子注入到所述寬帶隙漂移層中即所述濃度形成所述第一寬帶隙阱區(qū)但不足以實(shí)質(zhì)上改變處于所述第一寬帶隙阱區(qū)內(nèi)的所述第一重度摻雜的源極/漏極區(qū)的摻雜濃度。
20.根據(jù)權(quán)利要求19所述的方法，其中通過在形成所述第一和第二寬帶隙阱區(qū)之后將所述第一導(dǎo)電類型的摻雜物注入到包括所述第一和第二寬帶隙阱區(qū)以及所述第一和第二重度摻雜的源極/漏極區(qū)的襯底的暴露區(qū)域中而形成所述第一和第二局部JFET區(qū)，使得所述第一和第二局部JFET區(qū)的摻雜濃度高于所述JFET區(qū)的其他部分的摻雜濃度。
21.根據(jù)權(quán)利要求17所述的方法，其中所述第一和第二局部JFET區(qū)比所述第一和第二寬帶隙阱區(qū)更靠近所述寬帶隙漂移層的底面延伸。
22.—種半導(dǎo)體開關(guān)器件，其包括 寬帶隙漂移層，其具有第一導(dǎo)電類型； 第一寬帶隙阱區(qū)，其具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型并且位于所述寬帶隙漂移層上； 第二寬帶隙阱區(qū)，其具有所述第二導(dǎo)電類型并且位于所述寬帶隙漂移層上；以及 寬帶隙JFET區(qū)，其具有所述第一導(dǎo)電類型并且位于所述第一和第二阱區(qū)之間； 其中所述寬帶隙JFET區(qū)包括中間部分，所述中間部分的摻雜濃度低于所述寬帶隙JFET區(qū)的外圍部分的摻雜濃度。
23.根據(jù)權(quán)利要求22所述的開關(guān)器件，其中所述寬帶隙JFET區(qū)的外圍部分至少部分地在所述第一寬帶隙阱區(qū)下方延伸。
24.根據(jù)權(quán)利要求23所述的開關(guān)器件，其中所述寬帶隙JFET區(qū)的外圍部分的峰值摻雜濃度超過所述JFET區(qū)的中間部分處的摻雜濃度至少兩倍。
全文摘要
一種半導(dǎo)體開關(guān)器件包括寬帶隙漂移層，其具有第一導(dǎo)電類型(例如n型)；以及第一和第二寬帶隙阱區(qū)，其具有第二導(dǎo)電類型(例如p型)并且位于所述寬帶隙漂移層上。所述第一導(dǎo)電類型的第一和第二寬帶隙源極/漏極區(qū)分別位于所述第一和第二寬帶隙阱區(qū)上。具有所述第一導(dǎo)電類型的寬帶隙JFET區(qū)被設(shè)置在所述第一和第二阱區(qū)之間。該JFET區(qū)包括鄰近所述第一阱區(qū)的側(cè)表面的第一局部JFET區(qū)和鄰近所述第二阱區(qū)的側(cè)表面的第二局部JFET區(qū)。所述局部JFET區(qū)的摻雜濃度超過所述JFET區(qū)的位于所述JFET區(qū)的第一和第二局部JFET區(qū)之間的中心部分的摻雜濃度。
文檔編號H01L29/80GK102714224SQ201080061047
公開日2012年10月3日 申請日期2010年10月19日 優(yōu)先權(quán)日2009年11月3日
發(fā)明者張清純 申請人:克里公司