專(zhuān)利名稱：多層存儲(chǔ)陣列的制作方法
多層存儲(chǔ)陣列政府利益聲明本發(fā)明是在政府支持下完成的。政府擁有本發(fā)明的一些權(quán)利。
背景技術(shù)：
隨著數(shù)字?jǐn)?shù)據(jù)的使用增加，對(duì)更快、更小和更有效的存儲(chǔ)結(jié)構(gòu)的需求也增加。一種近來(lái)開(kāi)發(fā)出的存儲(chǔ)結(jié)構(gòu)是交叉存儲(chǔ)陣列。交叉存儲(chǔ)陣列包括與第二組平行導(dǎo)線相交叉的第一組導(dǎo)線。在第一組導(dǎo)線和第二組導(dǎo)線之間的交叉位置，放置被配置為存儲(chǔ)數(shù)字?jǐn)?shù)據(jù)的可編程存儲(chǔ)元件。傳統(tǒng)上，建造更高密度的存儲(chǔ)陣列是通過(guò)減小導(dǎo)線寬度和存儲(chǔ)元件的尺寸來(lái)實(shí)現(xiàn)的。然而，更小的導(dǎo)線寬度和更小的存儲(chǔ)元件導(dǎo)致更昂貴和更復(fù)雜的制造過(guò)程。一種建造更高密度存儲(chǔ)陣列的方法是在第三維度上堆疊交叉陣列。然而，在通常的用于制造交叉陣列的光刻工藝中，堆疊交叉陣列需要更多掩模。使用的掩模越多，在第三維度上堆疊存儲(chǔ)陣列會(huì)越昂貴。


附示本發(fā)明中描述的原理的各個(gè)實(shí)施例并且是說(shuō)明書(shū)的一部分。所圖示的實(shí)施例僅是示例，而不限制權(quán)利要求的范圍。圖1是根據(jù)本發(fā)明中描述的原理的一個(gè)示例示出說(shuō)明性交叉陣列的示意圖。圖2A是根據(jù)本發(fā)明中描述的原理的一個(gè)示例示出說(shuō)明性底部有向存儲(chǔ)元件及其伴隨電路圖的圖。圖2B是根據(jù)本發(fā)明中描述的原理的一個(gè)示例示出說(shuō)明性頂部有向存儲(chǔ)元件及其伴隨電路圖的圖。圖3A是根據(jù)本發(fā)明中描述的原理的一個(gè)示例示出圖2A的底部有向裝置的說(shuō)明性電流與電壓關(guān)系的圖。圖3B是根據(jù)本發(fā)明中描述的原理的一個(gè)示例示出圖2B的頂部有向裝置的說(shuō)明性電流與電壓關(guān)系的圖。圖4是根據(jù)本發(fā)明中描述的原理的一個(gè)示例示出多層存儲(chǔ)陣列中的交叉點(diǎn)的說(shuō)明性立體圖的圖。圖5是根據(jù)本發(fā)明中描述的原理的一個(gè)示例示出多層存儲(chǔ)陣列中的交叉點(diǎn)的說(shuō)明性側(cè)視圖的圖。圖6是根據(jù)本發(fā)明中描述的原理的一個(gè)示例示出說(shuō)明性的在多層存儲(chǔ)陣列中存取數(shù)據(jù)的方法的流程圖。在所有附圖中，相同的附圖標(biāo)記表不相似但不一定相同的兀件。
具體實(shí)施例方式如上所述，一種建造更高密度存儲(chǔ)陣列的方法是在第三維度中堆疊交叉陣列。然而，在通常的用于制造交叉陣列的光刻工藝中，堆疊交叉陣列需要更多掩模。使用的掩模越多，在第三維度中堆疊存儲(chǔ)陣列會(huì)越昂貴。鑒于該問(wèn)題和其它問(wèn)題，本說(shuō)明書(shū)公開(kāi)了在光刻制造工藝中使用較少掩模的多層存儲(chǔ)陣列。根據(jù)特定的說(shuō)明性示例，在多層存儲(chǔ)陣列中，來(lái)自兩個(gè)相鄰層的存儲(chǔ)元件共享這兩個(gè)層之間的導(dǎo)線。另外，除存儲(chǔ)數(shù)據(jù)以外，這些存儲(chǔ)元件被配置為像二極管一樣工作。二極管允許一個(gè)方向的電流，同時(shí)抑制電流在相反方向的流動(dòng)。如下文將更詳細(xì)地描述的，這些存儲(chǔ)元件的類(lèi)二極管特性允許在沒(méi)有來(lái)自相同層和相鄰層中的未選存儲(chǔ)元件的負(fù)面影響的情況下訪問(wèn)目標(biāo)存儲(chǔ)元件。通過(guò)使用包含本發(fā)明中描述的原理的方法和系統(tǒng)，實(shí)現(xiàn)了在光刻制造工藝中需要較少掩模的多層存儲(chǔ)陣列。具體地，該多層存儲(chǔ)陣列將僅需要N+1個(gè)掩模，而不是2*N個(gè)掩膜，其中N是掩模數(shù)量。這允許以低成本生產(chǎn)高密度多層存儲(chǔ)陣列。在下面的描述中，為了進(jìn)行說(shuō)明，闡述多個(gè)具體細(xì)節(jié)來(lái)提供本系統(tǒng)和方法的全面理解。然而，將對(duì)本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本裝置、系統(tǒng)和方法可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)踐。說(shuō)明書(shū)中對(duì)“實(shí)施例”、“示例”或類(lèi)似語(yǔ)言的引用指的是，關(guān)于該實(shí)施例或該示例描述的特定特征、結(jié)構(gòu)或特性至少包含在這個(gè)實(shí)施例中，而不一定包含在其它實(shí)施例中。在說(shuō)明書(shū)各處，短語(yǔ)“在一個(gè)實(shí)施例中”或類(lèi)似短語(yǔ)的不同實(shí)例不一定全部都指同一實(shí)施例。在整個(gè)本說(shuō)明書(shū)和所附權(quán)利要求中，形成交叉存儲(chǔ)陣列的導(dǎo)線被稱為“行線”和“列線”。這些詞語(yǔ)不表示特定方向。相反，它們表示相對(duì)于彼此的方向。現(xiàn)在參考附圖，圖1是示出說(shuō)明性交叉存儲(chǔ)陣列(100)的示意圖。根據(jù)特定說(shuō)明性示例，交叉陣列(100)包括一組行線(102)，該組行線(102)通常是平行的。另外，一組列線(104)通常垂直于行線(102)并且與行線(102)相交叉。在行線(108)和列線(110)之間的交叉位置，布置可編程存儲(chǔ)元件(106)。根據(jù)特定說(shuō)明性示例，可編程存儲(chǔ)元件(106)可以是憶阻裝置。憶阻裝置表現(xiàn)過(guò)去電刺激的“存儲(chǔ)器”。例如，憶阻裝置可以包括包含移動(dòng)摻雜物的憶阻基體材料。這些摻雜物能夠在基體中移動(dòng)來(lái)動(dòng)態(tài)改變憶阻裝置的電操作。摻雜物的運(yùn)動(dòng)可以通過(guò)施加像在適合的基體上的施加電壓這樣的編程條件來(lái)誘導(dǎo)。編程電壓產(chǎn)生穿過(guò)憶阻基體的相對(duì)高的電場(chǎng)并改變摻雜物的分布。在去掉電場(chǎng)以后，摻雜物的位置和特性保持穩(wěn)定直到施加另一編程電場(chǎng)。例如，通過(guò)改變憶阻基體中的摻雜物構(gòu)成，可以改變裝置的電阻。憶阻裝置通過(guò)施加低讀取電壓來(lái)讀取，低讀取電壓允許檢測(cè)到憶阻裝置的內(nèi)電阻而不產(chǎn)生足夠的導(dǎo)致顯著摻雜物運(yùn)動(dòng)的電場(chǎng)。因此，憶阻裝置的狀態(tài)在長(zhǎng)時(shí)間段后并經(jīng)過(guò)多個(gè)讀取周期仍可以保持穩(wěn)定。根據(jù)特定說(shuō)明性示例，交叉陣列(100)可以用來(lái)形成非易失性存儲(chǔ)陣列。每個(gè)可編程存儲(chǔ)元件(106)用來(lái)代表數(shù)據(jù)的一個(gè)或多個(gè)比特。盡管圖1中示出單獨(dú)的行線(108)和列線(110)具有矩形截面，但是交叉還可以具有方形、圓形、橢圓形或更復(fù)雜的截面。導(dǎo)線還可以具有許多不同的寬度、直徑、寬高比和/或偏心率。交叉可以是納米線、亞微級(jí)線、微級(jí)線或具有更大尺寸的線。在一些實(shí)例中，存儲(chǔ)元件可以通過(guò)存儲(chǔ)元件的電極之間的通路與行線(102)和列線連接。這些通路可以經(jīng)過(guò)在存儲(chǔ)元件和導(dǎo)線之間放置的層間介電材料。介電材料抑制電流的流動(dòng)。根據(jù)特定說(shuō)明性示例，交叉結(jié)構(gòu)(100)可以集成到互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路或其它傳統(tǒng)計(jì)算機(jī)電路中。每條單獨(dú)的位線可以通過(guò)通路(112)連接至CMOS電路。通路(112)可以表現(xiàn)為通過(guò)在制造交叉結(jié)構(gòu)時(shí)使用的各個(gè)基板材料的導(dǎo)電路徑。該CMOS電路能夠向憶阻裝置提供附加功能，例如輸入/輸出功能、緩沖、邏輯、組態(tài)或其它功能。多個(gè)交叉陣列能夠在CMOS電路上方形成，以建造多層電路。行線(102)和列線(104)可以充當(dāng)字線和位線。字線用來(lái)存取位的整個(gè)字，位線用來(lái)存取字中的特定位。字是為處理目的而被組合在一起的一組位。例如，處理器體系結(jié)構(gòu)通常被設(shè)計(jì)為處理字而非單獨(dú)的位。如上文所述，交叉陣列中的存儲(chǔ)元件可以是憶阻存儲(chǔ)元件。憶阻存儲(chǔ)元件抑制固有的非線性行為。該非線性行為允許憶阻存儲(chǔ)元件模擬二極管的行為。為了選擇交叉陣列中的存儲(chǔ)元件，選擇連接至該存儲(chǔ)元件的行線和列線。通過(guò)向這些線施加電壓來(lái)選擇線。在實(shí)際的交叉陣列中，沒(méi)有選擇裝置或晶體管防止電流非特意地經(jīng)過(guò)具有低電阻的替代路徑。這些替代路徑被稱為潛通路(sneak path)。憶阻存儲(chǔ)元件的類(lèi)二極管特性能夠防止存儲(chǔ)陣列中的潛通路。圖2A和2B圖示存儲(chǔ)元件(例如圖1的106)的兩種可能構(gòu)造。圖2A是示出說(shuō)明性頂部有向存儲(chǔ)元件(200)及其伴隨電路圖(218)的圖。頂部有向存儲(chǔ)元件(200)是允許電流從底部電極(208 )向頂部電極(202 )流動(dòng)并抑制電流從頂部電極(202 )向底部電極(208 )流動(dòng)的存儲(chǔ)元件。在整個(gè)本說(shuō)明書(shū)以及在所附權(quán)利要求中，詞語(yǔ)“頂部”和“底部”不表示特定位置，而是相對(duì)于彼此的位置。根據(jù)一個(gè)說(shuō)明性示例，頂部有向存儲(chǔ)元件(200)包括與憶阻基體(214)電接觸和物理接觸的頂部電極(202)和底部電極(208)。憶阻基體(214)包括兩個(gè)分離的區(qū)域:非故意摻雜的半導(dǎo)體區(qū)域(204)和高摻雜區(qū)域(206)。詞語(yǔ)“憶阻基體”描述由具有電子半導(dǎo)體性的材料或名義上電絕緣的材料構(gòu)成的薄膜，還描述弱離子導(dǎo)體。憶阻基體(214)能夠傳輸和容納充當(dāng)摻雜物的離子，以控制電子通過(guò)憶阻存儲(chǔ)元件(200)的流動(dòng)?；竟ぷ髂Ｊ绞鞘┘与妶?chǎng)(漂移場(chǎng))，電場(chǎng)可以超過(guò)使離子能夠穿越憶阻裝置在憶阻基體(214)中運(yùn)動(dòng)的有效閾值。電場(chǎng)足夠大，以使離子種類(lèi)經(jīng)由離子傳輸在憶阻基體(214)中傳輸。離子種類(lèi)具體地選自充當(dāng)憶阻基體(214)的電子摻雜物的那些離子，并且因此將基體的導(dǎo)電性從高阻態(tài)改變成低阻態(tài)。此外，選擇憶阻基體(214)和摻雜物種類(lèi)，使得摻雜物在憶阻基體(214)中的漂移是可能但不那么容易的。這確保憶阻裝置保持在其被設(shè)置的任何狀態(tài)下相當(dāng)長(zhǎng)的時(shí)間，在室溫下可能許多年。因此，憶阻存儲(chǔ)元件(200)是非易失性的。非易失性的裝置是在接收功率或不接收功率的情況下保持其狀態(tài)的裝置。基體材料可以是通常小于200nm厚的薄膜，并且在很多情況下是納米晶或非結(jié)晶的。摻雜物種類(lèi)在這樣的納米結(jié)構(gòu)化的材料中的遷移率大大地高于在塊結(jié)晶材料中的遷移率，因?yàn)閿U(kuò)散能夠通過(guò)晶界、孔隙或通過(guò)非結(jié)晶材料中的局部結(jié)構(gòu)缺陷發(fā)生。此外，由于膜是如此薄，所以將足夠的摻雜物漂移到薄膜的局部區(qū)域內(nèi)或漂移出薄膜的局部區(qū)域以顯著改變薄膜的導(dǎo)電性所需的時(shí)間量是相對(duì)快速的。納米級(jí)的憶阻裝置的另一優(yōu)點(diǎn)是能夠由相對(duì)小的施加電壓產(chǎn)生大的電場(chǎng)。
電子通過(guò)基體材料的輸送經(jīng)常受到電子的量子力學(xué)隧道效應(yīng)控制。當(dāng)半導(dǎo)體性的基體材料在具有電極的結(jié)處的近距離上實(shí)質(zhì)是本征的時(shí)，隧穿勢(shì)壘是高和寬的，這促使憶阻裝置處于高阻態(tài)。當(dāng)將相當(dāng)數(shù)量的摻雜物種類(lèi)注入到本征半導(dǎo)體的一部分內(nèi)或者分散到本征半導(dǎo)體的一部分中時(shí)，隧穿勢(shì)壘的寬度或許和高度被帶電種類(lèi)的電勢(shì)減弱。這導(dǎo)致元件導(dǎo)電率的升高，將憶阻存儲(chǔ)元件(200)置于低阻態(tài)。半導(dǎo)體性區(qū)域(204)具有非常少的摻雜物并且防止電流在兩個(gè)電極(202、208)之間流動(dòng)。高摻雜區(qū)域(206)是導(dǎo)電的并且用作摻雜物的源，該摻雜物能夠移動(dòng)到半導(dǎo)體性區(qū)域(204)中以改變憶阻基體(214)的整體導(dǎo)電性。憶阻基體材料可以包括多種金屬氧化物，例如二氧化鈦、氧化釩、氧化鉭、氧化鎳、氧化鉿、氧化錯(cuò)、氧化銅和氧化鐵。憶阻基體材料還可以包括三氧化物(tertiary oxide),例如氧化鈦鍶(SrTi03)。電極(202、208)可以由多種導(dǎo)電材料構(gòu)成，導(dǎo)電材料包括但并不限于金屬、金屬合金、金屬?gòu)?fù)合材料、納米結(jié)構(gòu)的金屬材料、重?fù)诫s的半導(dǎo)體或其它適合的導(dǎo)電材料。電極可以是非還原性導(dǎo)電材料，以便不干預(yù)憶阻基體(214)材料的氧化物?？梢允┘泳幊屉妷?，以改變憶阻存儲(chǔ)元件(200)的狀態(tài)。編程電壓產(chǎn)生電場(chǎng)，電場(chǎng)不僅促進(jìn)摻雜物從高摻雜區(qū)域(206)移動(dòng)至本征半導(dǎo)體性區(qū)域(204)中，而且促進(jìn)在氧化憶阻材料中經(jīng)由電還原過(guò)程產(chǎn)生一些本地?fù)诫s物，例如氧空位(oxygen vacancy)。在憶阻基體(214)上施加的極性和電壓差根據(jù)許多因素變化，因素包括但不限于材料特性、幾何形狀、摻雜物種類(lèi)、溫度和其它因素。例如，當(dāng)離子帶正電荷時(shí)，離子被正電壓勢(shì)排斥并被吸引到負(fù)電壓勢(shì)。根據(jù)一個(gè)說(shuō)明性示例，在頂部電極(202)和底部電極(208)之間施加正電壓差。這將半導(dǎo)體性區(qū)域(204)和高摻雜區(qū)域(206)之間的界面推向底部電極(208)。這是因?yàn)閹д姾傻膿诫s物會(huì)進(jìn)一步從半導(dǎo)體性區(qū)域(204)擴(kuò)散到高摻雜區(qū)域(206)中，這增加了隧穿勢(shì)壘的寬度。這使得頂部有向存儲(chǔ)元件(200)更具有電阻性并且降低了電流的流動(dòng)。另夕卜，半導(dǎo)體性區(qū)域(204)和頂部電極(202)之間的結(jié)充當(dāng)二極管(210)。等效電路圖(218)示出與電阻(212)串聯(lián)的二極管(210)。當(dāng)從頂部電極(202)至底部電極(208)施加負(fù)電壓差時(shí)，氧空位摻雜物進(jìn)一步移動(dòng)至半導(dǎo)體性區(qū)域中并離開(kāi)底部電極(208)。這減少了本征層的厚度，因此減少了隧穿勢(shì)壘的寬度。這減少了頂部有向存儲(chǔ)元件(200)的電阻并提高了電流的流動(dòng)。圖2B是示出說(shuō)明性底部有向存儲(chǔ)元件(216)及其伴隨電路圖的圖。底部有向存儲(chǔ)元件(216)類(lèi)似于頂部有向存儲(chǔ)元件(200)。差別在于高摻雜區(qū)域(206)和半導(dǎo)體性區(qū)域(214)的位置是互換的。在圖2B中，當(dāng)相對(duì)于底部電極(208)向頂部電極施加負(fù)電壓時(shí)，半導(dǎo)體性區(qū)域(204)和高摻雜區(qū)域(206)之間的界面向頂部電極(202)移動(dòng)。這促使存儲(chǔ)元件(216)更具有電阻性并且抑制了電流的流動(dòng)。當(dāng)相對(duì)于底部電極(208)向頂部電極(202)施加正電壓時(shí)，底部有向存儲(chǔ)元件(216)于是變成不那么具有電阻性。這允許電流通過(guò)存儲(chǔ)元件(216)的流動(dòng)。另外，半導(dǎo)體性區(qū)域(204)和底部電極(208)之間的結(jié)表現(xiàn)得像二極管(210)。該二極管在電路圖(220)中示出。圖3A是示出圖2A的頂部有向存儲(chǔ)元件的說(shuō)明性電流與電壓關(guān)系的圖。從圖(300)中可以看出，當(dāng)在頂部電極到底部電極之間施加正電壓V，正電流I將流過(guò)存儲(chǔ)元件。作為約定，正電流表示電流從頂部電極(例如圖2的202)向底部電極(例如圖2的208)流動(dòng)。當(dāng)將零電壓或較小電壓施加在底部有向存儲(chǔ)元件上時(shí)，可忽略的電流量將流過(guò)存儲(chǔ)元件。圖3B是示出圖2B的底部有向存儲(chǔ)元件的說(shuō)明性電流與電壓關(guān)系的圖。橫軸表示電壓(304)，豎軸表示電流(302)。從圖(308)中可以看出，當(dāng)在頂部電極和底部電極之間施加負(fù)電壓-V，負(fù)電流-1流過(guò)存儲(chǔ)元件。作為約定，負(fù)電流表示電流從存儲(chǔ)元件的底部電極向頂部電極流動(dòng)。當(dāng)施加零電壓或更高電壓時(shí)，可忽略的電流量流過(guò)存儲(chǔ)元件。圖4是示出多層存儲(chǔ)陣列中的交叉點(diǎn)(400)的說(shuō)明性立體圖的圖。根據(jù)特定說(shuō)明性示例，底部有向存儲(chǔ)元件(404)被放置在第一線(406 )和與第一線(406 )相對(duì)垂直的第二線(408)之間。另外，頂部有向存儲(chǔ)元件(402)被放置在第二線和與第二線(408)大體垂直的第三線之間。具體地，底部有向存儲(chǔ)元件的底部電極與第一線(406)電接觸。另外，底部有向存儲(chǔ)元件(404)的頂部電極和頂部有向存儲(chǔ)元件(402)的底部電極都與第二線(408)電接觸。另外，頂部有向存儲(chǔ)元件(402)的頂部電極與第三線(410)電接觸。第一線(406)、第二線(408)和第三線(410)每條線代表一組平行線之一。在一個(gè)示例中，第一線(406)和第三線可以對(duì)應(yīng)于位線，第二線(408)可以對(duì)應(yīng)于字線。根據(jù)一個(gè)示例，為了訪問(wèn)陣列中的特定存儲(chǔ)元件，在特定存儲(chǔ)元件上施加電壓。待訪問(wèn)的存儲(chǔ)元件將被稱為目標(biāo)存儲(chǔ)元件。為了在目標(biāo)存儲(chǔ)元件上施加電壓，將電壓切換到與目標(biāo)存儲(chǔ)元件的頂部電極連接的線上和與目標(biāo)存儲(chǔ)元件的底部電極連接的線上。為訪問(wèn)目標(biāo)存儲(chǔ)元件而在該目標(biāo)存儲(chǔ)元件上施加的電壓電平的幅度取決于是想要讀取目標(biāo)存儲(chǔ)元件的狀態(tài)還是想要寫(xiě)入目標(biāo)存儲(chǔ)元件的狀態(tài)。為了讀取目標(biāo)存儲(chǔ)元件的狀態(tài)，通常施加較低電壓，以便不改變目標(biāo)存儲(chǔ)元件的狀態(tài)。為了寫(xiě)入目標(biāo)存儲(chǔ)元件的狀態(tài)，施加較高電壓，以如上所述改變高摻雜區(qū)域(例如圖2的206)和半導(dǎo)體性區(qū)域(例如圖
2的204)之間界面的位置。根據(jù)一個(gè)說(shuō)明性示例，為了訪問(wèn)底部有向存儲(chǔ)元件(404)，在存儲(chǔ)元件(404)上施加電壓V。為了導(dǎo)致在存儲(chǔ)元件(404)上施加正電壓V，將電壓V/2 (412)施加至與底部有向存儲(chǔ)元件(404)的頂部電極連接的第二線(408)。另外，將電壓-V/2 (414)施加至與底部有向存儲(chǔ)元件(404)的底部電極連接的第一線(406 )。這將在底部有向存儲(chǔ)元件(404)上導(dǎo)致電壓降V。如果第三線(410)未被施加電壓，那么頂部有向存儲(chǔ)元件(402)僅僅看見(jiàn)電壓-V/2。頂部有向存儲(chǔ)元件(402)的類(lèi)二極管特性防止電流形成通過(guò)多層陣列的這一層的潛通路。為了訪問(wèn)頂部有向存儲(chǔ)元件(402)，在存儲(chǔ)元件(404)上施加電壓-V。為了導(dǎo)致在存儲(chǔ)元件(404)上施加電壓-V，將電壓-V/2 (414)施加至與頂部有向存儲(chǔ)元件(402)的頂部電極連接的第三線(410)。另外，將電壓V/2 (412)施加至與頂部有向存儲(chǔ)元件的底部電極連接的第二線(408)。這會(huì)在頂部有向存儲(chǔ)元件(404)的頂部電極和底部電極之間導(dǎo)致電壓降-V。根據(jù)特定的說(shuō)明性示例，可以對(duì)多個(gè)存儲(chǔ)元件同時(shí)進(jìn)行寫(xiě)入。這能夠通過(guò)向一條線施加V/2并且沿該條線向多個(gè)存儲(chǔ)元件施加-V/2來(lái)實(shí)現(xiàn)。例如，第二線(408)可以充當(dāng)字線。向第二線(408)施加電壓V/2。向與第一線(406)平行延伸的線施加電壓-V/2。在第二線(408)和被施加-V/2的第一線(406)之間連接的每個(gè)底部有向存儲(chǔ)元件(404)將受到影響。該過(guò)程被稱為平行寫(xiě)入。圖5是示出多層存儲(chǔ)陣列(500)中的一個(gè)交叉點(diǎn)的說(shuō)明性側(cè)視圖的圖。根據(jù)特定說(shuō)明性示例，多個(gè)層可以被堆疊在彼此上方。每個(gè)層(514)將與相鄰層(514)共享由行線(506)和/或列線(508)組成的層。行線(506)指在一個(gè)方向延伸的導(dǎo)電引線，列線(508)指在大體與行線垂直的方向上延伸的導(dǎo)電引線。行線(506)和列線(508)可以通過(guò)通路(510)與尋址電路(512)連接。層I (514-1)包括一組底部有向存儲(chǔ)元件(502)。因此，在每個(gè)交叉點(diǎn)處，底部有向存儲(chǔ)元件(502)被放置在列線(508-1)和行線(506-1)之間。于是，電流能夠從與列線(508-1)連接的頂部電極和與行線(506-1)連接的底部電極穿越底部有向存儲(chǔ)元件(502)流動(dòng)。在向行線(506 )和列線(508 )施加正常工作電壓電平時(shí)，抑制電流從底部電極流向頂部電極。這防止來(lái)自層2 (514-2)的各種電壓和電流干預(yù)層I (514-1)的存儲(chǔ)元件(502)。層2包括一組頂部有向存儲(chǔ)元件(504)。因此，允許電流從與列線(508-2)連接的底部電極和與行線(506-1)連接的頂部電極流動(dòng)。在向行線(506)和列線(508)施加正常工作電壓電平時(shí)，抑制電流在與層2 (514-2)相關(guān)聯(lián)的行線(506-1)和列線(508-2)之間流動(dòng)。這防止來(lái)自層I (514-1)的各種電壓和電流干預(yù)層2 (514-2)的存儲(chǔ)元件(504)。層3 (514-3)和層4 (514-4)延續(xù)了在層I (514-1)和層2 (514-2)之間展示的圖案。層3 (514-3)包括連接在列線(508-2)和行線(506-2)之間的一組底部有向存儲(chǔ)元件(502)。層4 (514-4)包括連接在行線(506-2)和列線(508-3)之間的一組頂部有向存儲(chǔ)元件(504)。通過(guò)在多層存儲(chǔ)陣列中的相鄰層之間共享相同的導(dǎo)體，在制造過(guò)程中使用減少的一組掩模。因此，制造過(guò)程不那么昂貴并且可以生產(chǎn)更高密度的存儲(chǔ)陣列。通過(guò)每一連續(xù)層對(duì)頂部有向存儲(chǔ)元件(504)和底部有向存儲(chǔ)元件進(jìn)行輪換，對(duì)一個(gè)層使用的讀取/寫(xiě)入操作將不會(huì)負(fù)面地影響相鄰層。圖6是示出用于形成多層存儲(chǔ)陣列的說(shuō)明性方法(500)的流程圖。根據(jù)特定的說(shuō)明性示例，該方法包括:用與存儲(chǔ)陣列相關(guān)聯(lián)的尋址電路，在被布置在第一組平行線和第二組平行線之間的第一存儲(chǔ)元件上施加(框602)電壓，第二組平行線與第一組平行線相交叉；以及用與存儲(chǔ)陣列相關(guān)聯(lián)的尋址電路，在被設(shè)置在第二組平行線和第三組平行線之間的第二存儲(chǔ)元件上施加(框604)電壓，第三組平行線與第二組平行線相交叉?？傊ㄟ^(guò)使用包含本發(fā)明中描述的原理的方法和系統(tǒng)，實(shí)現(xiàn)了在相鄰層之間共享多組導(dǎo)線的多層存儲(chǔ)陣列。每一連續(xù)層對(duì)頂部有向存儲(chǔ)元件和底部有向存儲(chǔ)元件的輪換，確保了對(duì)一個(gè)層使用的讀取/寫(xiě)入操作將不會(huì)負(fù)面影響相鄰層。多層存儲(chǔ)陣列使用減少的一組導(dǎo)電引線降低了制造成本并產(chǎn)生了更高密度的存儲(chǔ)陣列。提供上面的描述僅為了說(shuō)明和描述包含所描述原理的實(shí)施例和實(shí)施例。本說(shuō)明書(shū)不意味著是詳盡的或者不意味著將這些原理局限于所公開(kāi)的任何準(zhǔn)確形式。鑒于上面的教導(dǎo)，許多修改和改變是可能的。
權(quán)利要求
1.一種多層存儲(chǔ)陣列(500)，包括: 多個(gè)層(514)，每個(gè)層包括: 一組平行的頂部線， 與所述一組平行的頂部線相交叉的一組平行的底部線，以及 存儲(chǔ)元件(200、216)，設(shè)置在所述一組平行的頂部線和所述一組平行的底部線組之間的交叉位置； 其中，來(lái)自所述層(514)之一的一組平行的頂部線也是所述層(514)中相鄰層的一組平行的底部線。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)陣列，其中所述存儲(chǔ)元件(200、216)是憶阻存儲(chǔ)元件。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)陣列，其中所述憶阻存儲(chǔ)元件包括金屬氧化物材料。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)陣列，其中所述存儲(chǔ)元件(200、216)抑制電流在一個(gè)方向上的流動(dòng)。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)陣列，其中來(lái)自所述層(514)之一的所述存儲(chǔ)元件(200、216)中的每個(gè)存儲(chǔ)元件抑制電流在一個(gè)方向上流動(dòng)，在所述層(514)中相鄰層中的所述存儲(chǔ)元件(200、216)中的每個(gè)存儲(chǔ)元件抑制電流在與所述一個(gè)方向相反的方向上流動(dòng)。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)陣列，其中在所述存儲(chǔ)元件兩端的電極包括非還原性導(dǎo)電材料。
7.根據(jù)權(quán)利要求1所 述的存儲(chǔ)陣列，其中為了訪問(wèn)所述層(514)之一的存儲(chǔ)元件(200、216)，電壓被施加至來(lái)自所述一組平行的頂部線的第一線和來(lái)自所述一組平行的底部線的第二線，所述頂部線和所述底部線連接至所述存儲(chǔ)元件。
8.根據(jù)權(quán)利要求1所述的存儲(chǔ)陣列，其中施加至來(lái)自所述層(514)之一的存儲(chǔ)元件的電壓的極性在將所述電壓至所述層(514)中相鄰層中的存儲(chǔ)元件時(shí)被顛倒。
9.根據(jù)權(quán)利要求1所述的存儲(chǔ)陣列，其中沿著相同線的多個(gè)存儲(chǔ)元件(200、216)同時(shí)被訪問(wèn)。
10.一種存儲(chǔ)系統(tǒng)，包括: 尋址電路；以及 多層交叉存儲(chǔ)陣列(500)，包括: 與第二組平行線相交叉的第一組平行線，第一組存儲(chǔ)元件(200、216)被設(shè)置在所述第一組平行線和所述第二組平行線之間的交叉位置， 與所述第二組平行線相交叉的第三組平行線，第二組存儲(chǔ)元件被設(shè)置在所述第二組平行線和所述第三組平行線之間的交叉位置； 其中所述第一組存儲(chǔ)元件(200)抑制第一方向上的電流，所述第二組存儲(chǔ)元件(216)抑制與所述第一方向相反的第二方向上的電流。
11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述存儲(chǔ)元件(200、216)是憶阻存儲(chǔ)元件。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述憶阻存儲(chǔ)元件包括金屬氧化物材料。
13.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中在所述存儲(chǔ)元件(200、216)兩端的電極包括非還原性導(dǎo)電材料。
14.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中為了訪問(wèn)所述第一組存儲(chǔ)元件(200)，第一電壓被選擇性地施加至所述第一組平行線和所述第二組平行線。
15.一種在多層存儲(chǔ)陣列中訪問(wèn)數(shù)據(jù)的方法，所述方法包括:用與所述存儲(chǔ)陣列相關(guān)聯(lián)的尋址電路，在被布置在第一組平行線和第二組平行線之間的第一存儲(chǔ)元件(200)上施加電壓，所述第二組平行線與所述第一組平行線相交叉；以及用與所述存儲(chǔ)陣列相關(guān)聯(lián)的所述尋址電路，在被布置在所述第二組平行線和第三組平行線之間的第二存儲(chǔ)元件(216)上施加電壓，所述第三組平行線與所述第二組平行線相交叉； 其中所述第一存儲(chǔ)元件(200)抑制第一方向上的電流， 所述第二存儲(chǔ)器(216)抑制與所述第一方向相反的第二方向上的電流。
全文摘要
一種多層交叉存儲(chǔ)陣列包括多個(gè)層(514)。每個(gè)層(514)包括一組平行的頂部線，與一組平行的頂部線相交叉的一組平行的底部線，以及被布置在一組平行的頂部線和一組平行的底部線之間的交叉位置的存儲(chǔ)元件(200、216)。來(lái)自層(514)之一的一組平行的頂部線是層(514)中相鄰層的一組平行的底部線。
文檔編號(hào)H01L21/8247GK103098211SQ201080068814
公開(kāi)日2013年5月8日 申請(qǐng)日期2010年8月30日 優(yōu)先權(quán)日2010年8月30日
發(fā)明者賈尼斯·H·尼克爾, 吉爾貝托·梅代羅斯·里貝羅, 楊建華 申請(qǐng)人:惠普發(fā)展公司，有限責(zé)任合伙企業(yè)