專利名稱：鍺硅hbt工藝中垂直寄生型pnp器件及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種鍺硅HBT工藝中垂直寄生型PNP器件，本發(fā)明還涉及該鍺硅HBT工藝中垂直寄生型PNP器件的制造方法。
背景技術(shù)：
在射頻應(yīng)用中，需要越來越高的器件特征頻率。在BiCMOS工藝技術(shù)中，NPN三極管，特別是鍺硅異質(zhì)結(jié)三極管(HBT)或者鍺硅碳異質(zhì)結(jié)三極管(SiGeC HBT)則是超高頻器件的很好選擇。并且SiGe工藝基本與硅工藝相兼容，因此鍺硅HBT已經(jīng)成為超高頻器件的主流之一。在這種背景下，其對輸出器件的要求也相應(yīng)地提高，比如具有不小于15的電流增益系數(shù)和截止頻率?，F(xiàn)有技術(shù)中輸出器件能采用垂直型寄生PNP三極管，現(xiàn)有BiCMOS的鍺硅HBT工藝中的垂直寄生型PNP器件的集電極的引出通常先由一形成于淺槽隔離(STI)即淺槽場氧底部的埋層或阱和器件的集電區(qū)相接觸并將集電區(qū)引出到和集電區(qū)相鄰的另一個有源區(qū)中、 通過在該另一個有源區(qū)中形成金屬接觸引出集電極。這樣的做法是由其器件的垂直結(jié)構(gòu)特點所決定的。其缺點是器件面積大，集電極的連接電阻大。由于現(xiàn)有技術(shù)中的集電極的引出要通過一和集電區(qū)相鄰的另一個有源區(qū)來實現(xiàn)、且該另一個有源區(qū)和集電區(qū)間需要用 STI或者其他場氧來隔離，這樣就大大限制了器件尺寸的進一步縮小。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種鍺硅HBT工藝中垂直寄生型PNP器件，能用作高速、高增益HBT電路中的輸出器件，為電路提供多一種器件選擇，能有效地縮小器件面積、減小PNP器件的集電極電阻、提高器件的性能；本發(fā)明還提供該鍺硅HBT工藝中垂直寄生型PNP器件的制造方法，無須額外的工藝條件，能夠降低生產(chǎn)成本。為解決上述技術(shù)問題，本發(fā)明提供的鍺硅HBT工藝中垂直寄生型PNP器件形成于硅襯底上，有源區(qū)由淺槽場氧隔離，所述垂直寄生型PNP器件包括一集電區(qū)，由形成于所述有源區(qū)中的一 P型離子注入?yún)^(qū)組成，所述集電區(qū)的深度大于或等于所述淺槽場氧的底部深度。一贗埋層，由形成于所述集電區(qū)兩側(cè)的所述淺槽場氧底部的P型離子注入?yún)^(qū)組成，所述贗埋層橫向延伸進入所述有源區(qū)并和所述集電區(qū)形成接觸，在所述贗埋層頂部的所述淺槽場氧中形成有深孔接觸，所述深孔接觸和所述贗埋層接觸并引出集電極。一基區(qū)，由形成于所述有源區(qū)中的一 N型離子注入?yún)^(qū)組成；所述基區(qū)位于所述集電區(qū)上部并和所述集電區(qū)相接觸。一發(fā)射區(qū)，由形成依次形成于所述基區(qū)上的一 P型鍺硅外延層和一 P型多晶硅組成，所述發(fā)射區(qū)和所述基區(qū)相接觸、所述發(fā)射區(qū)的橫向尺寸小于所述基區(qū)的橫向尺寸，在所述P型多晶硅上形成一金屬接觸，該金屬接觸引出發(fā)射極。一 N型多晶硅，所述N型多晶硅形成于所述基區(qū)上部并和所述基區(qū)相接觸，在所述N型多晶硅上形成一金屬接觸，該金屬接觸引出基極。進一步的改進是，所述集電區(qū)的P型離子注入?yún)^(qū)為CMOS工藝中的P阱，注入雜質(zhì)為硼，分兩步注入實現(xiàn)第一步注入劑量為IellcnT2 5el3Cm_2、注入能量為IOOkeV 300keV ；第二步注入劑量為MllcnT2 lel3cnT2、注入能量為30keV IOOkeV ；所述贗埋層的P型離子注入的工藝條件為注入劑量為IeHcm 2 lel6cm_2、能量為小于15keV、注入雜質(zhì)為硼或二氟化硼。所述基區(qū)的N型離子注入?yún)^(qū)的摻雜雜質(zhì)的工藝條件為注入雜質(zhì)為磷或者砷、能量條件為IOOKev 300Kev、劑量為IeHcm2 lel6cnT2 ；所述N型多晶硅和鍺硅HBT的發(fā)射極多晶硅的工藝條件相同，采用離子注入工藝進行摻雜，摻雜工藝條件為 注入劑量為lel3cm_2 le16cm_2、能量為15keV 200keV、注入雜質(zhì)為砷或磷。所述發(fā)射區(qū)的所述P型多晶硅的摻雜雜質(zhì)的工藝條件和CMOS工藝中的P+注入雜質(zhì)相同，所述CMOS 工藝中的P+注入雜質(zhì)的P型離子注入工藝條件為注入劑量為大于lel5Cm_2、注入能量為 IOOkeV 200keV、注入雜質(zhì)為硼或二氟化硼。為解決上述技術(shù)問題，本發(fā)明提供的鍺硅HBT工藝中垂直寄生型PNP器件的制造方法包括如下步驟步驟一、采用刻蝕工藝在硅襯底上形成有源區(qū)和淺溝槽。步驟二、在所述有源區(qū)進行N型離子注入形成基區(qū)；所述基區(qū)的深度小于所述淺溝槽的底部深度。步驟三、在所述淺溝槽底部進行P型離子注入形成贗埋層。步驟四、進行退火工藝，所述贗埋層橫向和縱向擴散進入所述有源區(qū)中。步驟五、在所述淺溝槽中填入氧化硅形成淺槽場氧。步驟六、在所述有源區(qū)中進行P型離子注入形成集電區(qū)，所述集電區(qū)的深度大于或等于所述淺槽場氧的底部深度并和所述贗埋層形成接觸。步驟七、在所述硅襯底上生長一 P型鍺硅外延層并刻蝕所述P型鍺硅外延層，刻蝕后的所述P型鍺硅外延層位于后續(xù)將形成發(fā)射區(qū)的區(qū)域內(nèi)，所述發(fā)射區(qū)的區(qū)域位于所述基區(qū)的正上方、且所述發(fā)射區(qū)的區(qū)域的橫向尺寸小于所述基區(qū)的橫向尺寸，所述P型鍺硅外延層和所述基區(qū)形成接觸。步驟八、在形成有所述P型鍺硅外延層的所述硅襯底上生長第一介質(zhì)層，刻蝕所述第一介質(zhì)層并在所述基區(qū)上方形成發(fā)射區(qū)窗口和基區(qū)引出區(qū)域；所述發(fā)射區(qū)窗口位于所述P型鍺硅外延層上、所述發(fā)射區(qū)窗口的橫向尺寸小于所述P型鍺硅外延層的橫向尺寸；所述基區(qū)引出區(qū)域處于所述發(fā)射區(qū)窗口周圍并通過所述第一介質(zhì)層和所述發(fā)射區(qū)窗口隔離。步驟九、在所述硅襯底上形成一多晶硅，并刻蝕所述多晶硅形成互相隔離的第一多晶硅和第二多晶硅，所述第一多晶硅形成于所述發(fā)射區(qū)窗口上、所述第二多晶硅形成于所述基區(qū)接觸區(qū)域上。步驟十、對所述第一多晶硅進行P型離子注入形成P型多晶硅，對所述第二多晶硅進行N型離子注入形成N型多晶硅；對所述硅襯底進行退火推進。步驟十一、在所述贗埋層頂部的所述淺槽場氧中形成深孔接觸引出集電極；在所述N型多晶硅的頂部形成金屬接觸引出基極；在所述P型多晶硅的頂部形成金屬接觸引出發(fā)射極。進一步的改進是，步驟一中的刻蝕工藝采用氮化硅硬質(zhì)掩模，所述氮化硅硬質(zhì)掩模形成于所述硅襯底的所述有源區(qū)表面上，步驟二中的所述基區(qū)的N型離子注入是穿過所述氮化硅硬質(zhì)掩模注入到所述有源區(qū)中，所述基區(qū)的N型離子注入的工藝條件為注入雜質(zhì)為磷或者砷、能量條件為IOOKev 300Kev、劑量為IeHcnT2 lel6cnT2。步驟三中所述贗埋層的P型離子注入的工藝條件為注入劑量為IeHcm 2 lel6Cm_2、能量為小于15keV、注入雜質(zhì)為硼或二氟化硼；步驟四中的退火的工藝條件為溫度為9001100°C，時間為10分鐘 100分鐘。步驟六中所述集電區(qū)的P型離子注入采用CMOS工藝中的P阱注入工藝，注入雜質(zhì)為硼，分兩步注入實現(xiàn)第一步注入劑量為IellcnT2 5el3Cm_2、注入能量為IOOkeV 300keV ；第二步注入劑量為5elIcnT2 lel3cnT2、注入能量為30keV lOOkeV。步驟八中所述第一介質(zhì)層為氧化硅、氮化硅、氧化硅加氮化硅或氮氧化硅加氮化娃。步驟十中所述P型多晶硅的P型離子注入采用CMOS工藝中的P+注入，工藝條件為注入劑量為大于lel5cnT2、注入能量為IOOkeV 200keV、注入雜質(zhì)為硼或二氟化硼；步驟十中所述N型多晶硅的N型離子注入采用鍺硅HBT的發(fā)射極多晶硅的離子注入工藝，工藝條件為注入劑量為lel3cm_2 lel6cm_2、能量為15keV 200keV、注入雜質(zhì)為砷或磷； 步驟十中的退火推進為快速熱退火，溫度為1000°C，時間為30s。本發(fā)明的鍺硅HBT工藝中垂直寄生型PNP器件具有較大的電流放大系數(shù)和較好的頻率特性，能用作高速、高增益HBT電路中的輸出器件，為電路提供多一種器件選擇；本發(fā)明器件通過采用先進的深孔接觸工藝與P型贗埋層直接接觸，來引出本發(fā)明器件的集電極，使有效的減少器件的面積；另外由于引出位置到集電區(qū)的距離縮短，加上高摻雜的P型贗埋層，能使器件的集電極的電阻有效地減小，從而能提高PNP器件的頻率特性；本發(fā)明器件通過采用多晶硅發(fā)射極，能夠使器件的基極電流減小、而集電極電流不變，從而能夠提高 PNP器件的電流增益。本發(fā)明的制造方法采用現(xiàn)有鍺硅HBT工藝條件，能降低生產(chǎn)成本。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細(xì)的說明圖1是本發(fā)明實施例BiCMOS工藝中的垂直寄生型PNP器件的結(jié)構(gòu)示意圖；圖2A-圖2G是本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件在制造過程中的結(jié)構(gòu)示意圖；圖3A是TCAD模擬的本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件的輸入特性曲線；圖;3B是TCAD模擬的本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件的增
益曲線。
具體實施例方式如圖1所示，是本發(fā)明實施例鍺硅HBT工藝中垂直寄生型PNP器件的結(jié)構(gòu)示意圖， 本發(fā)明實施例鍺硅HBT工藝中垂直寄生型PNP器件，形成于P型硅襯底1上并在所述P型硅襯底1上形成有N型深阱2，有源區(qū)由淺槽場氧3隔離即為淺溝槽隔離(STI)，所述垂直寄生型PNP器件包括一集電區(qū)7，由形成于所述有源區(qū)中的一 P型離子注入?yún)^(qū)組成，所述集電區(qū)7的深度大于或等于所述淺槽場氧3的底部深度；所述集電區(qū)7的P型離子注入?yún)^(qū)為CMOS工藝中的P阱，注入雜質(zhì)為硼，分兩步注入實現(xiàn)第一步注入劑量為lellCm-2 kl3Cm-2、注入能量為IOOkeV 300keV ；第二步注入劑量為MllcnT2 lel3cnT2、注入能量為30keV lOOkeV。一贗埋層6，由形成于所述集電區(qū)7兩側(cè)的所述淺槽場氧3底部的P型離子注入?yún)^(qū)組成，所述贗埋層6橫向延伸進入所述有源區(qū)并和所述集電區(qū)7形成接觸，在所述贗埋層 6頂部的所述淺槽場氧3中形成有深孔接觸12，所述深孔接觸12和所述贗埋層6接觸并引出集電極。所述贗埋層6的P型離子注入的工藝條件為注入劑量為lel4cm 2 le16cnT2、 能量為小于15keV、注入雜質(zhì)為硼或二氟化硼。一基區(qū)5，由形成于所述有源區(qū)中的一 N型離子注入?yún)^(qū)組成；所述基區(qū)5位于所述集電區(qū)7上部并和所述集電區(qū)7相接觸。所述基區(qū)5的N型離子注入?yún)^(qū)的摻雜雜質(zhì)的工藝條件為注入雜質(zhì)為磷或者砷、能量條件為IOOKev 300Kev、劑量為lel4cm 2 lel6cnT2。一發(fā)射區(qū)，由形成依次形成于所述基區(qū)5上的一 P型鍺硅外延層15和一 P型多晶硅10組成，所述發(fā)射區(qū)和所述基區(qū)5相接觸、所述發(fā)射區(qū)的橫向尺寸小于所述基區(qū)5的橫向尺寸，在所述P型多晶硅10上形成有硅化物合金層11和金屬接觸13，該金屬接觸13引出發(fā)射極。一 N型多晶硅9，所述N型多晶硅9形成于所述基區(qū)5上部并和所述基區(qū)5相接觸，在所述N型多晶硅9上形成有硅化物合金層11和金屬接觸13，該金屬接觸13引出基極。所述N型多晶硅9和所述基區(qū)5的接觸區(qū)域、所述P型多晶硅10和所述P型鍺硅外延層15的接觸區(qū)域由第一介質(zhì)層88定義。如圖2A-圖2G所示，為本發(fā)明實施例鍺硅HBT工藝中垂直寄生型PNP器件在制造過程中的結(jié)構(gòu)示意圖，本發(fā)明實施例鍺硅HBT工藝中垂直寄生型PNP器件的制造方法包括如下工藝步驟步驟一、如圖2A所示，采用刻蝕工藝在P型硅襯底1上形成有源區(qū)和淺溝槽3a。 刻蝕工藝采用氮化硅硬質(zhì)掩模4，所述氮化硅硬質(zhì)掩模4的形成方法為首先在所述硅襯底上生長一氮化硅層、再通過光刻刻蝕工藝將要形成所述淺溝槽的區(qū)域的所述氮化硅去除、 使所述氮化硅硬質(zhì)掩模4只覆蓋于所述硅襯底1的所述有源區(qū)表面上。所述氮化硅硬質(zhì)掩模的厚度為300埃 800埃。所述淺溝槽3a形成后，再通過N型深阱注入形成深阱2。步驟二、如圖2B所示，在所述有源區(qū)進行N型離子注入形成基區(qū)5，所述基區(qū)5的深度小于所述淺溝槽3a的底部深度。所述基區(qū)5的N型離子注入是穿過所述氮化硅硬質(zhì)掩模4注入到所述有源區(qū)中，所述基區(qū)5的N型離子注入的工藝條件為注入雜質(zhì)為磷或者砷、能量條件為IOOKev 300Kev、劑量為IeHcm 2 lel6cnT2。所述基區(qū)5的N型離子注入同時注入到了所述淺溝槽3a的底部。步驟三、如圖2C所示，在所述淺溝槽3a底部進行P型離子注入形成贗埋層6。所述贗埋層6的P型離子注入的工藝條件為注入劑量為161如!11_2 1616(^_2、能量為小于 15keV、注入雜質(zhì)為硼或二氟化硼。步驟四、如圖2D所示，進行退火工藝，所述贗埋層6橫向和縱向擴散進入所述有源區(qū)中。所述退火的工藝條件為溫度為900°C 1100°C，時間為10分鐘 100分鐘。步驟五、如圖2E所示，在所述淺溝槽3a中填入氧化硅形成淺槽場氧3。步驟六、如圖2E所示，在所述有源區(qū)中進行P型離子注入形成集電區(qū)7，所述集電區(qū)7的深度大于或等于所述淺槽場氧3的底部深度并和所述贗埋層6形成接觸。所述集電區(qū)7的P型離子注入的采用CMOS工藝中的P阱注入工藝，注入雜質(zhì)為硼，分兩步注入實現(xiàn) 第一步注入劑量為IellcnT2 kl3cnT2、注入能量為IOOkeV 300keV ；第二步注入劑量為 5elIcnT2 lel3cm_2、注入能量為 30keV IOOkeV。步驟七、如圖2F所示，在所述硅襯底上生長一 P型鍺硅外延層15并刻蝕所述P型鍺硅外延層15，刻蝕后的所述P型鍺硅外延層15位于后續(xù)將形成發(fā)射區(qū)的區(qū)域內(nèi)，所述發(fā)射區(qū)的區(qū)域位于所述基區(qū)5的正上方、且所述發(fā)射區(qū)的區(qū)域的橫向尺寸小于所述基區(qū)5的橫向尺寸，所述P型鍺硅外延層15和所述基區(qū)5形成接觸。步驟八、如圖2F所示，在形成有所述P型鍺硅外延層15的所述硅襯底上生長第一介質(zhì)層8，刻蝕所述第一介質(zhì)層8并在所述基區(qū)5上方形成發(fā)射區(qū)窗口和基區(qū)5引出區(qū)域。 所述發(fā)射區(qū)窗口位于所述P型鍺硅外延層15上、所述發(fā)射區(qū)窗口的橫向尺寸小于所述P型鍺硅外延層15的橫向尺寸。所述基區(qū)5引出區(qū)域處于所述發(fā)射區(qū)窗口周圍并通過所述第一介質(zhì)層8和所述發(fā)射區(qū)窗口隔離。所述第一介質(zhì)層8為氧化硅、氮化硅、氧化硅加氮化硅或氮氧化硅加氮化硅。步驟九、如圖2F所示，在所述硅襯底1上即形成有所述P型鍺硅外延層15和所述第一介質(zhì)層8的硅襯底1上形成一多晶硅9a。如圖2G所示，刻蝕所述多晶硅9a形成互相隔離的第一多晶硅和第二多晶硅，所述第一多晶硅形成于所述發(fā)射區(qū)窗口上、所述第二多晶硅形成于所述基區(qū)5接觸區(qū)域上。步驟十、如圖2G所示，對所述第一多晶硅進行P型離子注入形成P型多晶硅10， 對所述第二多晶硅進行N型離子注入形成N型多晶硅9 ；對所述硅襯底進行退火推進。所述P型多晶硅10的P型離子注入采用CMOS工藝中的P+注入，工藝條件為注入劑量為大于lel5cnT2、注入能量為IOOkeV 200keV、注入雜質(zhì)為硼或二氟化硼。所述N型多晶硅9 的N型離子注入采用鍺硅HBT的發(fā)射極多晶硅的離子注入工藝，工藝條件為注入劑量為 lel3em"2 le16cnT2、能量為MkeV 200keV、注入雜質(zhì)為砷或磷。所述退火推進為快速熱退火，溫度為1000°C，時間為30s。步驟^^一、如圖1所示，在所述P型多晶硅9和所述N型多晶硅10上形成硅化物合金層11。在所述贗埋層6頂部的所述淺槽場氧3中形成深孔接觸12引出集電極。在所述N型多晶硅9的頂部形成金屬接觸13引出基極。在所述P型多晶硅10的頂部形成金屬接觸13引出發(fā)射極。最后形成金屬層14實現(xiàn)器件的互連。如圖3A和;3B所示，分別為TCAD模擬的本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件的輸入特性曲線和增益曲線。從中可以看出，由于采用了先進的深孔接觸工藝與P型贗埋層直接接觸，來引出本器件的集電極，器件的面積與現(xiàn)有技術(shù)相比有效的減小了。并且由于引出位置到集電區(qū)的距離縮短，加上高摻雜的P型贗埋層，集電極的電阻也隨之有效地減小，從而有助與提高器件的頻率特性。另外，多晶硅發(fā)射極使PNP管的增益提高；而其他特性，比如輸入特性卻不會受影響。以上通過具體實施例對本發(fā)明進行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種鍺硅HBT工藝中垂直寄生型PNP器件，形成于硅襯底上，有源區(qū)由淺槽場氧隔離，其特征在于，所述垂直寄生型PNP器件包括一集電區(qū)，由形成于所述有源區(qū)中的一 P型離子注入?yún)^(qū)組成，所述集電區(qū)的深度大于或等于所述淺槽場氧的底部深度；一贗埋層，由形成于所述集電區(qū)兩側(cè)的所述淺槽場氧底部的P型離子注入?yún)^(qū)組成，所述贗埋層橫向延伸進入所述有源區(qū)并和所述集電區(qū)形成接觸，在所述贗埋層頂部的所述淺槽場氧中形成有深孔接觸，所述深孔接觸和所述贗埋層接觸并引出集電極；一基區(qū)，由形成于所述有源區(qū)中的一 N型離子注入?yún)^(qū)組成；所述基區(qū)位于所述集電區(qū)上部并和所述集電區(qū)相接觸；一發(fā)射區(qū)，由形成依次形成于所述基區(qū)上的一 P型鍺硅外延層和一 P型多晶硅組成， 所述發(fā)射區(qū)和所述基區(qū)相接觸、所述發(fā)射區(qū)的橫向尺寸小于所述基區(qū)的橫向尺寸，在所述P 型多晶硅上形成一金屬接觸，該金屬接觸引出發(fā)射極；一 N型多晶硅，所述N型多晶硅形成于所述基區(qū)上部并和所述基區(qū)相接觸，在所述N型多晶硅上形成一金屬接觸，該金屬接觸引出基極。
2.如權(quán)利要求1所述的鍺硅HBT工藝中垂直寄生型PNP器件，其特征在于所述集電區(qū)的P型離子注入?yún)^(qū)為CMOS工藝中的P阱，注入雜質(zhì)為硼，分兩步注入實現(xiàn)第一步注入劑量為IellcnT2 kl3cnT2、注入能量為IOOkeV 300keV ；第二步注入劑量為MllcnT2 lel3Cm_2、注入能量為30keV IOOkeV ；所述贗埋層的P型離子注入的工藝條件為注入劑量為IeHcm 2 lel6cm_2、能量為小于15keV、注入雜質(zhì)為硼或二氟化硼。
3.如權(quán)利要求1所述的鍺硅HBT工藝中垂直寄生型PNP器件，其特征在于所述基區(qū)的N型離子注入?yún)^(qū)的摻雜雜質(zhì)的工藝條件為注入雜質(zhì)為磷或者砷、能量條件為IOOKev 300Kev、劑量為IeHcm2 le16cnT2 ；所述N型多晶硅和鍺硅HBT的發(fā)射極多晶硅的工藝條件相同，采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為lel3Cnr2 leiecm—2、能量為MkeV 200keV、注入雜質(zhì)為砷或磷。
4.如權(quán)利要求1所述的鍺硅HBT工藝中垂直寄生型PNP器件，其特征在于所述發(fā)射區(qū)的所述P型多晶硅的摻雜雜質(zhì)的工藝條件和CMOS工藝中的P+注入雜質(zhì)相同，所述CMOS 工藝中的P+注入雜質(zhì)的P型離子注入工藝條件為注入劑量為大于lel5CnT2、注入能量為 IOOkeV 200keV、注入雜質(zhì)為硼或二氟化硼。
5.一種鍺硅HBT工藝中垂直寄生型PNP器件的制造方法，其特征在于，包括如下步驟 步驟一、采用刻蝕工藝在硅襯底上形成有源區(qū)和淺溝槽；步驟二、在所述有源區(qū)進行N型離子注入形成基區(qū)；所述基區(qū)的深度小于所述淺溝槽的底部深度；步驟三、在所述淺溝槽底部進行P型離子注入形成贗埋層；步驟四、進行退火工藝，所述贗埋層橫向和縱向擴散進入所述有源區(qū)中；步驟五、在所述淺溝槽中填入氧化硅形成淺槽場氧；步驟六、在所述有源區(qū)中進行P型離子注入形成集電區(qū)，所述集電區(qū)的深度大于或等于所述淺槽場氧的底部深度并和所述贗埋層形成接觸；步驟七、在所述硅襯底上生長一 P型鍺硅外延層并刻蝕所述P型鍺硅外延層，刻蝕后的所述P型鍺硅外延層位于后續(xù)將形成發(fā)射區(qū)的區(qū)域內(nèi)，所述發(fā)射區(qū)的區(qū)域位于所述基區(qū)的正上方、且所述發(fā)射區(qū)的區(qū)域的橫向尺寸小于所述基區(qū)的橫向尺寸，所述P型鍺硅外延層和所述基區(qū)形成接觸；步驟八、在形成有所述P型鍺硅外延層的所述硅襯底上生長第一介質(zhì)層，刻蝕所述第一介質(zhì)層并在所述基區(qū)上方形成發(fā)射區(qū)窗口和基區(qū)引出區(qū)域；所述發(fā)射區(qū)窗口位于所述P 型鍺硅外延層上、所述發(fā)射區(qū)窗口的橫向尺寸小于所述P型鍺硅外延層的橫向尺寸；所述基區(qū)引出區(qū)域處于所述發(fā)射區(qū)窗口周圍并通過所述第一介質(zhì)層和所述發(fā)射區(qū)窗口隔離；步驟九、在所述硅襯底上形成一多晶硅，并刻蝕所述多晶硅形成互相隔離的第一多晶硅和第二多晶硅，所述第一多晶硅形成于所述發(fā)射區(qū)窗口上、所述第二多晶硅形成于所述基區(qū)接觸區(qū)域上；步驟十、對所述第一多晶硅進行P型離子注入形成P型多晶硅，對所述第二多晶硅進行 N型離子注入形成N型多晶硅；對所述硅襯底進行退火推進；步驟十一、在所述贗埋層頂部的所述淺槽場氧中形成深孔接觸引出集電極；在所述N 型多晶硅的頂部形成金屬接觸引出基極；在所述P型多晶硅的頂部形成金屬接觸引出發(fā)射極。
6.如權(quán)利要求5所述的方法，其特征在于步驟一中的刻蝕工藝采用氮化硅硬質(zhì)掩模，所述氮化硅硬質(zhì)掩模形成于所述硅襯底的所述有源區(qū)表面上，步驟二中的所述基區(qū)的 N型離子注入是穿過所述氮化硅硬質(zhì)掩模注入到所述有源區(qū)中，所述基區(qū)的N型離子注入的工藝條件為注入雜質(zhì)為磷或者砷、能量條件為IOOKev 300Kev、劑量為IeHcm2 lel6cm2。
7.如權(quán)利要求5所述的方法，其特征在于步驟三中所述贗埋層的P型離子注入的工藝條件為注入劑量為IeHcm 2 lel6Cm_2、能量為小于15keV、注入雜質(zhì)為硼或二氟化硼； 步驟四中的退火的工藝條件為溫度為900°C 1100°C，時間為10分鐘 100分鐘。
8.如權(quán)利要求5所述的方法，其特征在于步驟六中所述集電區(qū)的P型離子注入采用CMOS工藝中的P阱注入工藝，注入雜質(zhì)為硼，分兩步注入實現(xiàn)第一步注入劑量為IellcnT2 5el3cm_2、注入能量為IOOkeV 300keV ；第二步注入劑量為5elIcnT2 lel3cnT2、注入能量為 30keV lOOkeV。
9.如權(quán)利要求5所述的方法，其特征在于步驟八中所述第一介質(zhì)層為氧化硅、氮化硅、氧化硅加氮化硅或氮氧化硅加氮化硅。
10.如權(quán)利要求5所述的方法，其特征在于步驟十中所述P型多晶硅的P型離子注入采用CMOS工藝中的P+注入，工藝條件為注入劑量為大于lel5CnT2、注入能量為IOOkeV 200keV、注入雜質(zhì)為硼或二氟化硼；步驟十中所述N型多晶硅的N型離子注入采用鍺硅HBT 的發(fā)射極多晶硅的離子注入工藝，工藝條件為注入劑量為lel3Cm_2 lel6Cm_2、能量為 MkeV 200keV、注入雜質(zhì)為砷或磷；步驟十中的退火推進為快速熱退火，溫度為1000°C， 時間為30s。
全文摘要
本發(fā)明公開了一種鍺硅HBT工藝中垂直寄生型PNP器件，包括集電區(qū)、基區(qū)、發(fā)射區(qū)以及P型贗埋層、N型多晶硅。贗埋層形成于集電區(qū)周圍的淺槽場氧底部并和集電區(qū)形成接觸，通過在贗埋層頂部形成的深孔接觸引出集電極。N型多晶硅形成于基區(qū)上部并用來引出基極。發(fā)射區(qū)由形成于基區(qū)上P型鍺硅外延層和P型多晶硅組成。本發(fā)明還公開了一種鍺硅HBT工藝中垂直寄生型PNP器件的制造方法。本發(fā)明器件能用作高速、高增益BiCMOS電路中的輸出器件，為電路提供多一種器件選擇。本發(fā)明能有效縮小器件面積、減小PNP管的集電極電阻、提高器件的頻率性能。本發(fā)明方法無須額外的工藝條件，能夠降低生產(chǎn)成本。
文檔編號H01L29/06GK102412274SQ20111000670
公開日2012年4月11日 申請日期2011年1月13日 優(yōu)先權(quán)日2011年1月13日
發(fā)明者陳帆, 陳雄斌 申請人:上海華虹Nec電子有限公司